JPS61287305A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS61287305A JPS61287305A JP12903085A JP12903085A JPS61287305A JP S61287305 A JPS61287305 A JP S61287305A JP 12903085 A JP12903085 A JP 12903085A JP 12903085 A JP12903085 A JP 12903085A JP S61287305 A JPS61287305 A JP S61287305A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- resistor
- distortion
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
°(発明の技術分野)
この発明は、増幅回路におけるひずみ低減技術に関する
ものである。
ものである。
(発明の技術的背景)
従来、増幅回路としては第3図に示すようなブロック図
がよく用いられている。図において1.1′は入力端子
であり、コールド側1′は接地されている。ホット側1
は電圧−電流変換部2の非反転入力端子に接続され、そ
の出力は電流増幅部3に入力される。電流増幅部3の出
力はポット側の出力端子4に導かれ、負荷RLが接続さ
れるとともに、抵抗RBを通して、電圧−電流変換部2
の反転入力端子に導かれる。この反転入力端子には抵抗
RAが接続され、抵抗RAの他端は接地される。なお、
負荷RLの他端はコールド側の出力端子4′を通し接地
されている。また、入力端子1−1′間には、バイアス
抵抗Rcが挿入されている。電圧−電流変換部2および
電流増幅部3には各々接地点を基i(として正負電源±
81および±82が供給されている。
がよく用いられている。図において1.1′は入力端子
であり、コールド側1′は接地されている。ホット側1
は電圧−電流変換部2の非反転入力端子に接続され、そ
の出力は電流増幅部3に入力される。電流増幅部3の出
力はポット側の出力端子4に導かれ、負荷RLが接続さ
れるとともに、抵抗RBを通して、電圧−電流変換部2
の反転入力端子に導かれる。この反転入力端子には抵抗
RAが接続され、抵抗RAの他端は接地される。なお、
負荷RLの他端はコールド側の出力端子4′を通し接地
されている。また、入力端子1−1′間には、バイアス
抵抗Rcが挿入されている。電圧−電流変換部2および
電流増幅部3には各々接地点を基i(として正負電源±
81および±82が供給されている。
この構成を有する実際の回路例を第2図に示すが、これ
は、ごく酋通に用いられる負帰還増幅回路であり、第3
図と同一符号の部分は同等内容を示している。
は、ごく酋通に用いられる負帰還増幅回路であり、第3
図と同一符号の部分は同等内容を示している。
次に、動作について、式を用いて説明する。第3図にお
いて、入力電圧をVi、出力電圧をVOとし、電圧−電
流変換部2の実際の入力電圧をVeとする。また、電圧
−電流変換部2の伝達コンダクタンスをG (A/V)
、電流増幅部3の電流増幅率をH〔倍〕とすると、次
式が成立する。
いて、入力電圧をVi、出力電圧をVOとし、電圧−電
流変換部2の実際の入力電圧をVeとする。また、電圧
−電流変換部2の伝達コンダクタンスをG (A/V)
、電流増幅部3の電流増幅率をH〔倍〕とすると、次
式が成立する。
Vi −Ve +(RA/(RA+R8)) ・VO
・−・−(1)GHVe −VO/RL +VO/
(RA +R8) 曲曲曲(2)これらより、 VO= ((RA +RB ) /RA )・(1/
(1+ (RA+RB +RL )/GHRAR
L ))・Vl ・・
・・・・(3)が得られる。
・−・−(1)GHVe −VO/RL +VO/
(RA +R8) 曲曲曲(2)これらより、 VO= ((RA +RB ) /RA )・(1/
(1+ (RA+RB +RL )/GHRAR
L ))・Vl ・・
・・・・(3)が得られる。
ところで、実際の増幅回路は、上記の伝達コンダクタン
スGおよび電流増幅率1−1が信号の振幅によって変動
し、これが増幅回路のひずみの原因となっている。(3
)式において(RA+RB+RL )/Gl−IRA
RLは、通常、1より充分小さいが、伝達コンダクタン
スG、電流増幅率1−1といった変vノ要素〈ひずみ要
素)を含lυでいるため、従来の増幅回路は必ずひずみ
を有している。
スGおよび電流増幅率1−1が信号の振幅によって変動
し、これが増幅回路のひずみの原因となっている。(3
)式において(RA+RB+RL )/Gl−IRA
RLは、通常、1より充分小さいが、伝達コンダクタン
スG、電流増幅率1−1といった変vノ要素〈ひずみ要
素)を含lυでいるため、従来の増幅回路は必ずひずみ
を有している。
(背景技術の問題点)
なお、ここで実際の回路上では、伝達コンダクタンスG
のリニアリティは比較的良好であり、しかも改善が容易
であるので、ひずみへの影響は少ない。これに比べ電流
増幅率1」を有する電流増幅部3は、電力増幅器のよう
に負荷が重く、大電流を必要とするとぎにはリニアリテ
ィが非常に悪くなって、ひずみを著しく悪化させる。こ
れを改善するためにはh/f1のリニアリティの優れた
トランジスタを多数個並列に用いるなどしなければなら
ず、費用もかさんでしまうことになる。
のリニアリティは比較的良好であり、しかも改善が容易
であるので、ひずみへの影響は少ない。これに比べ電流
増幅率1」を有する電流増幅部3は、電力増幅器のよう
に負荷が重く、大電流を必要とするとぎにはリニアリテ
ィが非常に悪くなって、ひずみを著しく悪化させる。こ
れを改善するためにはh/f1のリニアリティの優れた
トランジスタを多数個並列に用いるなどしなければなら
ず、費用もかさんでしまうことになる。
(発明の目的)
この発明は、上記のような従来のものの欠点を除去する
ために成されたもので、適当な値の抵抗を1本追加し、
電圧−電流変換部に供給される電源の基準点を変更する
ことによって、ひずみのほとんどない増幅回路を提供す
ることを目的としている。
ために成されたもので、適当な値の抵抗を1本追加し、
電圧−電流変換部に供給される電源の基準点を変更する
ことによって、ひずみのほとんどない増幅回路を提供す
ることを目的としている。
(発明の実施例)
以下、この発明を図に基づいて説明する。第1図にこの
発明の一実施例を示す。尚、第3図と同等内容のものは
同一符号で示している。そこで、第3図と異なる部分に
ついて述べると、まず、抵抗RDを抵抗RAと接地間に
挿入している。また、電源上81の基準点を変更し、抵
抗RAと抵抗ROの接続点へ移している。他は、第3図
と同じである。実際の回路例を示すと、第4図のように
なり、第1図と同等内容の部分は同一符号で示している
。
発明の一実施例を示す。尚、第3図と同等内容のものは
同一符号で示している。そこで、第3図と異なる部分に
ついて述べると、まず、抵抗RDを抵抗RAと接地間に
挿入している。また、電源上81の基準点を変更し、抵
抗RAと抵抗ROの接続点へ移している。他は、第3図
と同じである。実際の回路例を示すと、第4図のように
なり、第1図と同等内容の部分は同一符号で示している
。
(実施例の動作・作用)
次にこの発明の動作を第1図に基いて説明する。
各部に流れる信F I流を、図に示したように 11.
12、i3、i4とする。ここで 11は、電流子81
より流れ出し、電圧−電流変換部2から電流増幅部3に
流れ込む電流である。12は負荷RLを流れる電流、
i3は負荷帰還回路網を形成している抵抗Re 、RA
を流れる電流である。また、14は抵抗RDを流れる′
Fl流である。
12、i3、i4とする。ここで 11は、電流子81
より流れ出し、電圧−電流変換部2から電流増幅部3に
流れ込む電流である。12は負荷RLを流れる電流、
i3は負荷帰還回路網を形成している抵抗Re 、RA
を流れる電流である。また、14は抵抗RDを流れる′
Fl流である。
以上の記号を用いると次の各式が得られる。
il −GVe ・・・・・・・・・・・・
(4)@ il −i2 + i3
(5)VO−RL−i2 ・・・・・・・・
・・・・(6)Vo −(no+R8)−i:+
+RD # i4 (7)Vi −RA−i3+
RD e i4 +Ve ・= (8)i1+
i4− i3 ・・・・・
・・・・(9)これらより、vlとVOの関係を導き出
すと、VO−((RA+Ra+((H−1)/トI)
・RD )/RA) ・(1/ (1+ ((H
−1)/1−1)・(RD /RA > + (RA
+RB +RD 十RL−G−Re RD ) /GH
RA RL ) ) ・・・・・・・・
・(10)が得られる。ここで、一般に電流増幅率!−
1> > 1であり、電流増幅率Hが多少変動してもす
なわちひずみがあっても、(H−1>/Hはほとんどひ
ずまず、はぼ1となる。また、後で例示する通り、RD
<<RAとなるので、(1o)式において、(RA
+Re 4− ((l−1−1)/1−I) R
D )/RA 中(RA +R8+RD ) /
RA −一定 ・・・・・・・・・(1
1)((H−1)/H) ・(RD/RA) +
RD/RAK == (RA+Rs +RD +R
L −GRa RD )/Gl−IRARL・・・・・
・・・・(13) とおくと、信号の振幅によって値が大きく変動する要素
がある(Tなわちひずむ要因があることになる)のは、
このKだけに絞ることができる。したがって、このKが
上記と同様に常に一定値を保てば、第1図の回路の出力
電圧にひずみが発生しないことになる。ここでは、ひず
みの大きい電流増幅率1」の影響を避けることを考え、
K−0となる条件を求めると、(13)式から、 RD = (RA +Re +RL )/
(GRB −1) ・・・・・・・・・ (1
4)となる。すなわち、抵抗RDを(14)式が成立す
るように決定し、電圧−電流変換部にリニアリティの良
い回路を採用することによって出力のひずみを限りなく
ゼロに近づけることができる。
(4)@ il −i2 + i3
(5)VO−RL−i2 ・・・・・・・・
・・・・(6)Vo −(no+R8)−i:+
+RD # i4 (7)Vi −RA−i3+
RD e i4 +Ve ・= (8)i1+
i4− i3 ・・・・・
・・・・(9)これらより、vlとVOの関係を導き出
すと、VO−((RA+Ra+((H−1)/トI)
・RD )/RA) ・(1/ (1+ ((H
−1)/1−1)・(RD /RA > + (RA
+RB +RD 十RL−G−Re RD ) /GH
RA RL ) ) ・・・・・・・・
・(10)が得られる。ここで、一般に電流増幅率!−
1> > 1であり、電流増幅率Hが多少変動してもす
なわちひずみがあっても、(H−1>/Hはほとんどひ
ずまず、はぼ1となる。また、後で例示する通り、RD
<<RAとなるので、(1o)式において、(RA
+Re 4− ((l−1−1)/1−I) R
D )/RA 中(RA +R8+RD ) /
RA −一定 ・・・・・・・・・(1
1)((H−1)/H) ・(RD/RA) +
RD/RAK == (RA+Rs +RD +R
L −GRa RD )/Gl−IRARL・・・・・
・・・・(13) とおくと、信号の振幅によって値が大きく変動する要素
がある(Tなわちひずむ要因があることになる)のは、
このKだけに絞ることができる。したがって、このKが
上記と同様に常に一定値を保てば、第1図の回路の出力
電圧にひずみが発生しないことになる。ここでは、ひず
みの大きい電流増幅率1」の影響を避けることを考え、
K−0となる条件を求めると、(13)式から、 RD = (RA +Re +RL )/
(GRB −1) ・・・・・・・・・ (1
4)となる。すなわち、抵抗RDを(14)式が成立す
るように決定し、電圧−電流変換部にリニアリティの良
い回路を採用することによって出力のひずみを限りなく
ゼロに近づけることができる。
なお、(14)’式において、通常は1<<GRBであ
り、また、電圧ゲインを20 dB程度以上持たせるζ
、RA<<Reが成立する。ざらに、電力増幅器などで
は負荷RLが重いため、RL <<RBとなることが一
般的である。これらを考慮に入れると(14)式は、 RD 中 Re/GRa −1/G
・・−・−−・−−(15)と近
似することができる。たとえば第4図の回路において、
初段の差動FETトランジスタQ1、Q2の伝達フンダ
クタンスgmが10(mA/V)、2段目のトランジス
タQ3の電流増幅率h/eが200だとすると、 G =(llnXh/e= 10X1(iaX20
0 =2 (A/V) (16)となり、 RD中1/2 = 0.5 ((]) ・・・・
・・・・・(17)とすることにより、ひずみの大幅な
低減をはかることができることになる。なお、約20d
Bの電圧ゲインを13ようとする場合は、たとえば抵
抗RA=1にΩ、Rs=10にΩとすることになるが、
先に述べたように通常RD<<RAが成立する。
り、また、電圧ゲインを20 dB程度以上持たせるζ
、RA<<Reが成立する。ざらに、電力増幅器などで
は負荷RLが重いため、RL <<RBとなることが一
般的である。これらを考慮に入れると(14)式は、 RD 中 Re/GRa −1/G
・・−・−−・−−(15)と近
似することができる。たとえば第4図の回路において、
初段の差動FETトランジスタQ1、Q2の伝達フンダ
クタンスgmが10(mA/V)、2段目のトランジス
タQ3の電流増幅率h/eが200だとすると、 G =(llnXh/e= 10X1(iaX20
0 =2 (A/V) (16)となり、 RD中1/2 = 0.5 ((]) ・・・・
・・・・・(17)とすることにより、ひずみの大幅な
低減をはかることができることになる。なお、約20d
Bの電圧ゲインを13ようとする場合は、たとえば抵
抗RA=1にΩ、Rs=10にΩとすることになるが、
先に述べたように通常RD<<RAが成立する。
また、(14)式から、RL << (RA+R8)の
とき抵抗RDの最適値は負荷RLの値にほとんど関係が
ないことがわかる。このことは(13)式においてに=
0どなる条件に負荷RLはほとんど関係なく、したがっ
て、負荷RLをRL << (RA+R8)なる範囲内
で変化させても出力電圧の変化がほと/υどないことを
意味し、出力電流は負荷RLに応じて変化する。換言寸
れば、出力インピーダンスが限りなくゼロに近くなると
いうことになる。
とき抵抗RDの最適値は負荷RLの値にほとんど関係が
ないことがわかる。このことは(13)式においてに=
0どなる条件に負荷RLはほとんど関係なく、したがっ
て、負荷RLをRL << (RA+R8)なる範囲内
で変化させても出力電圧の変化がほと/υどないことを
意味し、出力電流は負荷RLに応じて変化する。換言寸
れば、出力インピーダンスが限りなくゼロに近くなると
いうことになる。
なお、上記の説明では、電圧−電流変換部の伝達コンダ
クタンスGのリニアリティを良くして用いるものとして
説明したが、(3)式と(10)式を比較すればわかる
ように、抵抗RDを上記の値に設定しさえすれば、伝達
コンダクタンスGのリニアリティを特に改善しなくても
(13)式におけるKの値をゼロに近づけることができ
るので大幅なひずみ低減が可能である。
クタンスGのリニアリティを良くして用いるものとして
説明したが、(3)式と(10)式を比較すればわかる
ように、抵抗RDを上記の値に設定しさえすれば、伝達
コンダクタンスGのリニアリティを特に改善しなくても
(13)式におけるKの値をゼロに近づけることができ
るので大幅なひずみ低減が可能である。
さらに、(13)式におけるに=Oなる条ぞ1には電流
増幅率ト1は関係していないため、電流増幅部のリニア
リティの良し悪しは問われない。言い換えれば、電流増
幅率Hのリニアリティは悪くてもかまわないということ
であり、安価な素子でずませることもできる。
増幅率ト1は関係していないため、電流増幅部のリニア
リティの良し悪しは問われない。言い換えれば、電流増
幅率Hのリニアリティは悪くてもかまわないということ
であり、安価な素子でずませることもできる。
第5図に他の一実施例を示し、第1図と同等内容部分は
同一符号で示す。この例では電源+83が存在するが、
電圧−電流変換部内のため、基準点を電源±81と同じ
にしである。ただし、この回路例では電源+83には信
号電流は流れない(直流定電流のみ流れる)ため、基準
点を電源上B1とは別にして接地してもよい。
同一符号で示す。この例では電源+83が存在するが、
電圧−電流変換部内のため、基準点を電源±81と同じ
にしである。ただし、この回路例では電源+83には信
号電流は流れない(直流定電流のみ流れる)ため、基準
点を電源上B1とは別にして接地してもよい。
また、以上の例では、直流増幅回路を示したが、抵抗R
Aに直列にコンデン゛りを挿入し、交流増幅回路として
もよい。
Aに直列にコンデン゛りを挿入し、交流増幅回路として
もよい。
さらに、伝達コンダクタンスGが周波数特性を有づ゛る
とぎには、抵抗RDのかわりに(14)式や(15)式
で求められるインピーダンス特性に相当する回路網を用
いればよい。
とぎには、抵抗RDのかわりに(14)式や(15)式
で求められるインピーダンス特性に相当する回路網を用
いればよい。
(発明の効果)
以上のように、この発明によれば、ひずみを限りなくゼ
ロに近づけることができ、また、出力インピーダンスも
限りなくゼロに近づけることができる。しかも電流増幅
部の電流増幅率1」のリニアリティが悪くても、ひずみ
の極小な増幅回路を実現することができる。
ロに近づけることができ、また、出力インピーダンスも
限りなくゼロに近づけることができる。しかも電流増幅
部の電流増幅率1」のリニアリティが悪くても、ひずみ
の極小な増幅回路を実現することができる。
第1図はこの発明の増幅回路の一実施例を示すブロック
図 第2図は従来の増幅回路の例を示す回路図第3図は従来
の増幅回路の例を示すブロック図第4図はこの発明の増
幅回路の一実施例を示す回路図 第5図はこの発明の増幅回路の他の実施例を示す回路図
である。
図 第2図は従来の増幅回路の例を示す回路図第3図は従来
の増幅回路の例を示すブロック図第4図はこの発明の増
幅回路の一実施例を示す回路図 第5図はこの発明の増幅回路の他の実施例を示す回路図
である。
Claims (2)
- (1) a)非反転入力端子と反転入力端子を有し、この2端子
間の電圧に比例した電流を出力する伝達コンダクタンス
(G)を有する電圧−電流変換手段と、 b)上記電圧−電流変換手段から出力された電流を増幅
する電流増幅手段と、 c)上記電圧−電流変換手段を駆動するための第1の電
源と、 d)上記電流増幅手段を駆動するための第2の電源と、 e)上記電圧−電流変換手段の非反転入力端子に入力電
圧のホット側を印加する手段と、 f)入力電圧のコールド側および、上記第2の電源の基
準点を接地する手段と、 g)上記電流増幅手段の出力と、上記電圧−電流変換手
段の反転入力端子との間に接続された第1の抵抗(R_
B)と、 h)上記電圧−電流変換手段の反転入力端子と、上記第
1の電源の基準点との間に接続された第2の抵抗(R_
A)と、 i)上記第1の電源の基準点と、接地との間に接続され
た第3の抵抗(R_D)と、 を備え、 上記電流増幅手段の出力と接地間に負荷(抵抗値R_L
)を接続するようにしたことを特徴とする増幅回路。 - (2)上記第3の抵抗(R_D)を、 R_D=(R_A+R_B+R_L)/(GR_B−1
)なる値近傍に設定したことを特徴とする特許請求の範
囲第1項記載の増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12903085A JPS61287305A (ja) | 1985-06-13 | 1985-06-13 | 増幅回路 |
DE19863619556 DE3619556A1 (de) | 1985-06-13 | 1986-06-11 | Verstaerkerschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12903085A JPS61287305A (ja) | 1985-06-13 | 1985-06-13 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61287305A true JPS61287305A (ja) | 1986-12-17 |
JPH0431441B2 JPH0431441B2 (ja) | 1992-05-26 |
Family
ID=14999385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12903085A Granted JPS61287305A (ja) | 1985-06-13 | 1985-06-13 | 増幅回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS61287305A (ja) |
DE (1) | DE3619556A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007312A1 (en) * | 2006-07-10 | 2008-01-17 | Bobinados De Transformadores S.L. | Power amplifier |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1528201A (en) * | 1975-02-24 | 1978-10-11 | Rca Corp | Differential amplifier |
JPS6134749Y2 (ja) * | 1979-09-28 | 1986-10-09 | ||
NL8003905A (nl) * | 1980-07-07 | 1982-02-01 | Philips Nv | Versterkerschakeling met zeer lage vervorming. |
JPS5753112A (en) * | 1980-09-16 | 1982-03-30 | Toshiba Corp | Sepp power amplifier |
DE3232442A1 (de) * | 1982-09-01 | 1984-03-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Operationsverstaerkeranordnung |
DE3234400A1 (de) * | 1982-09-16 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-verstaerkerschaltung |
JPS603098A (ja) * | 1983-06-20 | 1985-01-09 | 株式会社日立製作所 | 電圧電流変換回路 |
-
1985
- 1985-06-13 JP JP12903085A patent/JPS61287305A/ja active Granted
-
1986
- 1986-06-11 DE DE19863619556 patent/DE3619556A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
JPH0431441B2 (ja) | 1992-05-26 |
DE3619556C2 (ja) | 1988-03-03 |
DE3619556A1 (de) | 1986-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3390093B2 (ja) | 差動増幅器 | |
JP4168327B2 (ja) | ダイナミックバイアス法を採用した線形c級増幅器 | |
US4547741A (en) | Noise reduction circuit with a main signal path and auxiliary signal path having a high pass filter characteristic | |
JP2677635B2 (ja) | 増幅装置 | |
KR930002040B1 (ko) | 증폭기 | |
US6731165B1 (en) | Electronic amplifier | |
JPS63185107A (ja) | 電圧制御型電流源 | |
JPS61287305A (ja) | 増幅回路 | |
JP3061674B2 (ja) | 利得制御回路 | |
US3854101A (en) | Differential amplifiers | |
US3958135A (en) | Current mirror amplifiers | |
Cherry | An engineering approach to the design of transistor feedback amplifiers | |
EP0198478A2 (en) | Amplifier circuit | |
US4286226A (en) | Amplifier with electrically controlled gain, with output suitable for direct coupling | |
JPS61219208A (ja) | 利得可変増幅器 | |
US4629998A (en) | Variable gain equalizer with a mirror circuit having opposite phase relationship between input and output currents | |
JPH0215381Y2 (ja) | ||
JPH0355907A (ja) | 演算増幅器 | |
JP3352104B2 (ja) | カレントミラー回路 | |
US6281750B1 (en) | Transistor amplifier | |
JPH03117013A (ja) | 分布型増幅器 | |
JPH0495406A (ja) | 差仂増巾回路 | |
JPH0346406A (ja) | 可変利得増幅器 | |
JPS6269712A (ja) | 利得制御回路 | |
JPS60102005A (ja) | 可変利得増幅回路 |