JPH0355907A - 演算増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、増幅器（アンプ）に関し、特に、広バンド幅
の演算増幅器（オペアンプ）に関する。

（従来技術の説明） オペアンプは、複数の複雑な機能のブロック（例：　Ａ
／Ｄコンバータ、Ｄ／Ａコンバータ、機器アンプ、電圧
調整器）から構成されている。このオペアンプは、差動
入力とシングルエンド出力とを有している。理想的には
、オペアンプの差動モード電圧ゲイン（差動入力間に印
加される信号の増幅）は、無限大で、共通モード電圧ゲ
イン（接地基準と差動入力間に印加される信号の堆幅）
は、ゼロである。さらに、理想のオペアンプのバンド幅
は、無限大である。しかし、現実のオペアンプは、理想
からはほど遠い。無限ではない差動モード電圧ゲインと
限られたバンド幅は、オペアンプを通過する信号をひず
ませてしまう。

従来のオペアンプ１０１（非反転アンプ１００として使
用される）が第３図に示されている。アンブ１００の入
力はＶ　として、出力はＶ。ＵＴとＩＮ して示されている。アンブ１００の入力と出力はそこに
かかる信号電圧としても使用される。オペアンプ１０１
は電圧Ｖ＋とＶ−で駆動される。オペアンプ１０１への
非反転入力（＋）と反転入力（−）は、それぞれアンプ
１００の入力ｖＩＮと、抵抗１０２，１０３のフィード
バック回路へ接続される。抵抗１０３は、オペアンプ１
０１の出力に接続され、そこからの電圧をフィードバッ
クし、抵抗１０２，１０３により形成される電圧分割器
により減衰され、オペアンブ１０１の反転入力に接続さ
れる。抵抗１０２．１０３のそれぞれの第１出力、第２
出力、共通出力Ｒ　　　を用いて、電圧分割器のゲイ１
０２１　１０３ン（ロス）は、以下のように表現される
。

アンプ１００の閉ループ電圧ゲインは、以下のように表
現される。

ここで、Ａｄは、オペアンブ１０１の差動モード電圧ゲ
インであり、共通モード電圧ゲインは、あっても無視さ
れる。オペアンブ１０１が、理想的なアンプならば、す
なわち、Ａｄ一無限大ならば、アンブ１００のゲインは
、１／Ｋである。オペアンプ１０１として実際のオペア
ンプを低周波数で、使用すると、アンブ１００の全体の
電圧ゲインは、丁度１／Ｋにはならない。それは、差動
モード電圧ゲインＡｄが有限だからである。さらに、ア
ンプ１００のゲインは、１７Ｋから、入力信号周波数（
ｖＩＮへ印加される）の増加とともに、減少する。この
理由は第４図に示され、以下に説明する。

第４図には、実際のアンプの簡潔ゲイン（ｄ　Ｂ）対周
波数が示されている（任意単位）。カーブ１１０は、オ
ペアンプ１０１（第１図）の差動電圧ゲインＡ，である
。低周波数（ＯＨｚから’ＯＬにわたる）における差動
電圧ゲインＡｄは、非常に大きく、約８０−１００ｄＢ
で、ゲインが周波数ｆＭでＯｄＢ　（単位ゲイン）に到
達するまで、下降する。この周波数はゲインバンド幅積
周波数と称される。このゲインバンド幅積は、オーペア
ンプの性能を表すのに利点のある数字である。ｆＯＬす
なわち、開ループ支配的極周波数は、オペアンブ１０１
に導入される支配的極（オペアンプ１０１へのキャパシ
タ内部、図示せず）から得られ、オペアンブ１０１の高
差動ゲインに起因するアンプ１００（第３図）の安定性
を確保する。

上記したように、アンプ１００の全体電圧ゲインは、入
力信号の周波数がｆ。Ｌ以上増加すると、１／Ｋから偏
る。アンブ１００の閉ループ電圧ゲインの上記の式から
分るように、オペアンブ１０１の差動電圧ゲインが減少
すると、アンプ１００のゲインは１／Ｋより減少する。

これは、理想的カーブ１１１（実線）からのずれとして
示される点線のカーブとして示される。ゲインの減少は
、アンプ１００により増幅された広バンド幅へのひずみ
の原因である。例えば、アンブ１００により増幅された
パルスまたはＨＩＦＩオーディオ信号は、丸るめられ、
歪む。さらに、出力電圧を調整するためにアンブ１００
を使用した電圧調整器は、理想ほど速く電圧調整器への
負荷変化には追従せず、電圧調整器の出力部に多数およ
び／または大周波数のバイパスキャパシタを必要とする
。前記オペアンプを使用したアンプの安定性を損なわず
に、オペアンプにより増幅された信号の歪みを最小化す
るために、広バンド幅のオペアンプを提供することは必
要である。

（発明の概要） 本発明のこれらの目的は、所定の差動モードゲインと所
定の共通モードゲインを有する演算アンプ（オペアンプ
）により達成される。このオペアンプは、所望の閉ルー
プゲイン１／Ｋを有するアンプを形成するよう構成され
、このアンプは、所定のゲイン（ロス）Ｋのフィードバ
ック回路を利用し、アンプの所望の閉ループゲイン１／
Ｋからの偏り量は、差動モードゲイン、共通モードゲイ
ン、偏り量に対するフィードバックロスの関係式により
決定される。

本発明の一実施例によれば、基準電圧Ｖ　と所ｒ 定ゲイン（ロス）Ｋのフィードバック回路を有する電圧
調整器１１０を形戊するよう構成される。

電圧調整器からの出力電圧の所望出力電圧Ｖ　／『 Ｋからの偏差量は、差動モードゲイン、共通モードゲイ
ン、偏差量に対するフィードバックロスの関係式により
決定される。

更に、アンプを設計する方法と、上記のオペアンプを利
用する電圧調整器が開示される。

本発明の実施例によれば、上記のオペアンプは、トラン
スコンダクタンスｇ　の、作動入力、第１川 出力、第２出力、共通出力を有する差Ｇ、第１出力、第
２出力、共通出力　を有する差Ｇの共通出力に接続Ｃ される第１抵抗、入力と、出力電流からに入力電流への
転送比がＧの少なくとも１つの出力を有するその人力は
差Ｇの第１出力に接続される電流ミラー、第１出力、第
２出力、共通出力，を有する電流ミラーの出力に接続さ
れる負荷抵抗を有する差動アンブの差動モード電圧ゲイ
ンは、ｇｍＧＲＬ　　　　　　　（３） にほぼ等しく、共通モード電圧ゲインは、ＧＲ，／２Ｒ
０　　　　（４） にほぼ等しいことを特徴とする。

（実施例の説明） オペアンプの差動モード電圧ゲインを減少させることに
より、開ループ支配的極周波数（ｆｏＬ）は、その安定
性は、差動モード電圧ゲインの減少とともに限界になら
ないので、かなり増加する。

差動モード電圧ゲインの減少を補償するために、オペア
ンプは、所定の共通モード電圧ゲインを有するよう構成
される。

第３図に示すように、オペアンブ１０１は、非反転アン
プ１００を形成するよう構成され、このアンブ１００は
、ｆＯＬ以下の周波数に対して、実質的に１／Ｋの電圧
ゲインを有する。第２式が共通モード電圧ゲインを含む
よう書き直されると、アンプ１００の閉ループ電圧ゲイ
ンは、以下の式になる。

ここで、Ａｄはオペアンプの差動モードゲインで、Ａ　
は共通モードゲインで、Ｋは抵抗Ｒ１ｏ２、ＲＣ １０３により形成される電圧分割回路のゲイン（ロス）
である。閉ループ電圧ゲインに対する第５式を書き直し
、アンプ１００の所望の電圧ゲイン１／Ｋとすると、閉
ループ電圧ゲインは以下の式で表される。

ここで、εはアンブ１００の閉ループ電圧ゲインの所望
の電圧ゲインからの偏差（エラー）量を表す。第５，６
式を組み合わせて、εについてとくと、以下のようにな
る。

Ａｃが１／Ｋに等しい （理想的な場合） と、 Ａｄ のいかんにかかわらず、εはゼロである。しかし、実際
の大量生産されたオペアンプは、これを実現するに十分
な精度の部品でもって構成されていない。そのため、差
動ゲインＡｄは、Ａｃの理想からの偏差を補償するため
に、用いられる。アンプ１００を単位ゲインバッファと
して用いる場合（即ち、閉ループゲインがほぼ１とする
）、抵抗Ｒ１ｏ２は、除去され、オペアンブ１０１への
反転入力は、その出力に接続される。この場合、Ａｏは
、ほぼ１で、Ａ，は以下のように決定される。

所望の電圧ゲイン１／ｋを有する差動モードゲインと共
通モードゲインの両方を有するオペアンプ１０１を有す
るアンプ１００を設計するために、アンプ１００の所望
のバンド幅がまず決定される。

アンブ１００の所望のバンド幅が分かると、支配的極が
増幅されるべき最大周波数よりも遥かに高くオペアンプ
１０１にセットされる。これにより、周波数の増大に伴
いオペアンブ１０１によるゲイン減少に起因する最小ひ
ずみしか増幅信号に発生させないことになる。オペアン
プ１０１の差動ゲインは、オペアンプ１０１の製造工程
の間の処理のばらつきに起因する差動ゲインのばらつき
のあるアンプ１００の安定性を確保するために、十分な
位相マージンを提供するよう、決定される。

必要な差動モードゲインが一旦確立されると、最小共通
モードゲイ゜ンＡ　と最大共通モードゲイＣ ンＡ　は、差動モードゲインとアンプ１００の所Ｃ 望のバンド幅内の周波数で、所望の閉ループゲインεか
らの最大許容偏差から決定される。Ａ　にＣ ついて、第７式を解くと、以下のようになる。

ここで、εは十にも一にもなるので、上記の式を解くと
、最小のＡ　と最大のＡ　が得られる。オＣ　　　　　
　　　　　　Ｃ ペアンプ１０１を実装する集積回路の製造工程の間の処
理にばらつきがあるので、素子の値はばらつき、Ａｄは
、ある範囲に亘って変化する。それゆえに、上記の式を
用いる際には、最小期待差勤ゲイン値が使用されるべき
である。オペアンプ１０１は、処理の偏りを有しても、
Ａ　が最小人。

Ｃ と最大Ａ　の間に止まり、必要なＡ，とＡ。を提Ｃ 供するよう設計される。

［例示］ アンプ１００（第３図）を設計する上記の技術を用いた
例を以下に述べる。ここでは、オペアンプ１０１は、例
示的最小差動ゲインＡｄが１０００（６　０　ｂ　Ｂ）
である。アンプ１００が、所望の閉ループ電圧ゲインが
５　（１／Ｋ−５）で、最大ゲイン偏差εが±０．１％
であると、計算上の共通モード電圧ゲインＡ　は、４か
ら６にわたり変Ｃ 動ずる。共通モード電圧ゲインがない（Ａ　　−０）Ｃ と、εは、約−０．５％である。逆に、０，１％のεに
対して、従来のオペアンプ１０１（実ｉ的に、共通モー
ド電圧ゲインがない）を用いると、Ａ，は、少なくとも
５０００　（７４ｄＢ）である。

同様なゲインバンド幅積について、アンプ１００は、従
来のオペアンプを用いて、約５倍のバンド幅を有してい
る。オペアンプ１０１の具体例は、第１．２図を参照し
て以下に説明する。

アンプ１００（第３図）を設計する上記の技術を用いた
第２の例を以下に述べる。しかし１これは、負荷に所定
の（調節された）出力電圧を提供するものである。この
例の電圧調整器１１０は第５図に示されている。この電
圧調整器１１０は、従来のオペアンプを用いた公知の電
圧調整器よりも、変化（負荷の消費電力の変化）の応答
が早い（より広いバンド幅）利点を有する。第５図にお
いて、電圧調整器１１０は、非調整電圧Ｖ　で駆動され
、所定の（調節された）出力電圧Ｖ。ＵＴを負荷（図示
せず）に提供するものである。基準電圧Ｖ　（一般的に
はバンドギャップ基準電圧）は、ｒ オペアンブ１１１の非反転入力（＋）に接続され、抵抗
１１２．１１３からなる電圧分割器は、オペアンブ１１
１からの出力電圧をその反転入力（一）に戻す。オペア
ンブ１１１の出力に接続される負荷にかかる出力電圧ｖ
ｏＵＴは、ほぼＶ，／Ｋである。ここで、Ｋは、抵抗１
１２，１１３により形威される電圧分割器のゲイン（ロ
ス）で、以下の式により表される。

ここで、ＲＲ　　　は、抵抗１１２．１１３１１２１　
１１３ の抵抗値を表す。出力電圧が８ｖで、基準電圧Ｖ，が１
．３３Ｖであると、閉ループ電圧ゲイン１７Ｋは、６で
ある。上記の例で、同一例で、Ａ，を１０００，εを±
０．１％を用いる（出力電圧ｖｏＵＴが８Ｖで偏差を８
ｍＶ以内に保持する）と、Ａ，は、約５から８の間で変
動する。しかし、Ａｄが１００に減少すると、εを±０
．１％以下にすると、Ａ　は、約５．９から６．１の間
で変動Ｃ する。

Ａ　の許容度が狭いが、Ａｄを減少させると、Ｃ 電圧調整器のバンド幅をＡｄが１０００のオペアンプ１
１１を有する場合の１０倍にし、従来のオペアンプを有
する場合の５０倍にする。このような電圧調整器の「バ
ンド幅」が広がることにより、負荷変動に対する応答が
速くなる。これにより、負荷変動を吸収するために、電
圧調整器１０１の出力側の多数の大きなバイパスキャパ
シタの必要性を減少させる。例えば、パワーデジタルＩ
ＣＥこのような電圧調整器を用いると、必要とされるバ
イパスキャパシタ小さくそして少なくなる。一般的に、
キャパシタの数と／またはサイズは、１桁あるいは２桁
のオーダーで減少する。

［実施例コ 上記の２つの実施例は、相補型ＣＭＯＳ技術を用いたオ
ペアンブ１０（第１図）、バイポーラ技術を用いたオペ
アンブ２０（第２図）として具体化される。

第１図において、差動ゲイン段は、ＦＥＴＩＩ，１２で
形成され、それぞれ、オペアンブ１０の反転入力と非反
転入力に接続される。ＦＥＴ１２のドレインは、単一電
流ミラー１３に接続される。

この電流ミラー１３は、■−を基準とし、ＦＥＴ１４．
１５、１６で形或され、ＦＥＴＩＩへの負荷として機能
する。なお、ＦＥＴ１４，１５は、ほぼ同じサイズであ
る。ＦＥＴ１６は、ＦＥＴ１５の電流をミラーリング（
ＩＩＩｉｒｒｏｒｉｎｇ）　Ｌ、負荷抵抗１７を駆動す
る。ここでは、ＦＥＴ１６からＦＥＴ１５へ流れる電流
の比は、所定の電流ミラー電流転送比Ｇ　である。この
電流転送比は、ＦＥＣ ７１５．１６のサイズの比で決定される。他の形の電流
ミラーは、電流ミラー１３の代わりに使用されうる。そ
の例として、カスケード電流ミラーウィルソン型電流ミ
ラーがある。抵抗１７は、オペアンブ１０の差動モード
と共通モードの全体の電圧ゲインを設定する。抵抗１８
は、ＦＥＴＩＩ，１２の共通ソースに接続され、オペア
ンプ１０の共通モード電圧ゲインを設定する。更に、Ｆ
ＥＴ１１．１２により規定される差動ゲイン段のトラン
スコンダクタンスを表すｇ　用いると、差動モ膳 一ド電圧ゲインは、以下の式により表わされる。

Ａｄ”Ｒ１７ｇｍＧｃ；　　　　　　　（　１　０　）
共通モード電圧ゲインは、次式により表わされる。

ここで、Ｒ１７’　Ｒ１ｇは、それぞれ、抵抗１７．１
８の抵抗値である。

ＦＥＴＩＩ，１２のトランスコンダクタンスは、ほぼ同
一である。更に別のアンプ段もオペアンブ１０に追加し
、出力ノードＯＵＴに接続されうる。

このアンプ（例：パワーバッファ）は、オペアンブ１０
用に、十分な駆動力をあたえ、外部負荷を駆動する。

第２図において、バイボーラトランジスタ２２，２３に
より形成される差動ゲイン段は、アンプ２０の反転入力
（−）非反転入力（＋）に接続される。バイボーラトラ
ンジスタ２３のコレクタは、単一電流ミラー２４に接続
され、単一電流ミラー２４は、Ｖ＋の基準電圧を有する
バイボーラトランジスタ２３の活性負荷として動作する
。電流ミラー２４は、トランジスタ２５．２６．２７と
抵抗２８．２９．３０を有する。電流ミラー２４は、所
定の電流転送比Ｇ，を有する。この電流転送比Ｇ，は、
電流ミラー２４の出電流（トランジスタ２７からの）を
トランジスタ２３からの電流ミラ−２４への入電流で割
った比である。電流ミラー２４の動作は公知であるが、
ここでは、トランジスタ２５．２７の大きさの比と、抵
抗２８．３０の抵抗値の比が電流転送比Ｇ，を決定する
。抵抗３１は、電流ミラー２４からの電流に対して負荷
として働き、出力ノードＯＵＴの出力電圧が提供される
。全体のゲイン（共通モードと差動モード）は、抵抗３
１の抵抗値により決定される。抵抗３２は、トランジス
タ２２．２３により形威される差動対の共通エミッタに
接続され、オペアンプ２０に共通モードゲインＡ　を提
供する。それ故、Ｃ オペアンブ２０の差動モードゲインと共通モードゲイン
は以下で表される。

Ａ，１　−ＧｂＲ３１ｇｍ；　　　　　　（　１　２　
）？こで、Ｒ３、とＲ３■は、抵抗３１と３２の抵抗値
で、ｇｍは、トランジスタ２２．２３により形成される
差Ｇのトランスコンダクタンスである。トランジスタ２
２．２３のトランスコンダクタンスは、ほぼ同一である
。第１図のオペアンプ１０と同様、他のアンプ（例：パ
ワーバッファ）も出力ノードＯＵＴに接続され、電力を
必要とする負荷（例：第５図の電圧調整器１１０）を駆
動する。

上記の説明は、本発明の一実施例に関するもので、この
技術分野の当業者であれば、本発明の種々の変形例が考
え得るが、それらはいずれも本発明の技術的範囲の包含
される。

尚、特許請求の範囲に記載された参照番号は、容易なる
発明の理解のためで、その範囲を制限するよう、解釈さ
れるべきではない。

【図面の簡単な説明】

第１図は、本発明によりＣＭＯＳ技術で形成された演算
増幅器の回路ダイアグラム、 第２図は、本発明によりバイボーラ技術で形威された演
算増幅器の回路ダイアグラム、 第３図は、アンプを形或するよう構成された演算増幅器
の図、 第４図は、開ループ構成、閉ループ構成の演算増幅器の
ゲイン対周波数プロット図、 第５図は、電圧調整器を形或するよう構成するよう演算
量曽幅器の図である。 出　願　人：アメリカン　テレフォン　アンドＦＩＧ．
Ｊ ＩＯＯ ＦＩＧ．４ ｌｉｔ適敷 ｆＨｚ１

Claims (8)

【特許請求の範囲】
1. （１）所望の閉ループゲイン１／Ｋを有し、所定ゲイン
   （ロス）Ｋのフィードバック回路（１０２、１０３）を
   利用するアンプ（１００）を形成するよう構成される、
   差動モードゲインＡ＿ｄの演算増幅器において、 所定の共通モードゲインＡ＿ｃを有し、 アンプの所望の閉ループゲイン１／Ｋからの偏差量は、
   次式により決定される ［（Ａ＿ｄ＋Ａ＿ｃ）／２］／［（１／Ｋ）＋Ａ＿ｄ−
   （Ａ＿ｃ／２）］−１ことを特徴とする演算増幅器。
2. （２）共通モードゲインＡ＿ｃは、所望の閉ループゲイ
   ン１／Ｋにほぼ等しい ことを特徴とする請求項１記載の演算増幅器。
3. （３）共通モードゲインと閉ループゲインは、ほぼ１に
   等しい ことを特徴とする請求項２記載の演算増幅器。
4. （４）基準電圧Ｖ＿ｒと所定ゲイン（ロス）Ｋのフィー
   ドバック回路（１１２、１１３）を有する電圧調整器（
   １１０）を形成するよう構成され、差動モードゲインＡ
   ＿ｄの演算増幅器において、所定の共通モードゲインＡ
   ＿ｃを有し、 電圧調整器からの出力電圧の所望電圧Ｖ＿ｒ／Ｋからの
   偏差量は、次式により決定される ［Ａ＿ｄ＋（Ａ＿ｃ／２）］／［（１／Ｋ）＋Ａ＿ｄ−
   （Ａ＿ｃ／２）］−１ことを特徴とする演算増幅器。
5. （５）共通モードゲインＡ＿ｃは、１／Ｋにほぼ等しい ことを特徴とする請求項４記載の演算増幅器。
6. （６）トランスコンダクタンスｇ＿ｍ、差動入力、第１
   出力、第２出力、共通出力を有する差動入力段（１１、
   １２、２２、２３）、 抵抗値Ｒ＿ｃを有し、差動入力段の共通出力に接続され
   る第１抵抗（１８、３２）、 入力と、出力電流からに入力電流への転送比がＧの少な
   くとも１つの出力を有し、その入力は差動入力段の第１
   出力に接続される電流ミラー（１３、２４）、 抵抗値Ｒ＿Ｌを有し、電流ミラーの出力に接続される負
   荷抵抗（１７、３１）、 を有し、 差動アンプの差動モード電圧ゲインは、 ｇ＿ｍＧＲ＿Ｌにほぼ等しく、 共通モード電圧ゲインは、 ＧＲ＿Ｌ／２Ｒ＿ｃにほぼ等しい ことを特徴とする演算増幅器。
7. （７）差動入力段の第２出力は、第１電圧源（Ｖ−）に
   接続され、差動アンプは、ＣＭＯＳ技術で形成される ことを特徴とする請求項６記載の演算増幅器。
8. （８）差動入力段の第２出力は、第１電圧源（Ｖ＋）に
   接続され、 電流ミラーは、第１電圧源の基準になり、 差動アンプは、バイポーラ技術で形成されることを特徴
   とする請求項６記載の演算増幅器。