JP2677635B2 - 増幅装置 - Google Patents

増幅装置

Info

Publication number
JP2677635B2
JP2677635B2 JP63267323A JP26732388A JP2677635B2 JP 2677635 B2 JP2677635 B2 JP 2677635B2 JP 63267323 A JP63267323 A JP 63267323A JP 26732388 A JP26732388 A JP 26732388A JP 2677635 B2 JP2677635 B2 JP 2677635B2
Authority
JP
Japan
Prior art keywords
amplifier
transistor
coupled
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63267323A
Other languages
English (en)
Other versions
JPH01152805A (ja
Inventor
ピエテル・ヘリート・ブランケン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH01152805A publication Critical patent/JPH01152805A/ja
Application granted granted Critical
Publication of JP2677635B2 publication Critical patent/JP2677635B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は相互アドミッタンス回路と、相互インピーダ
ンス増幅器とを具える増幅装置であって、前記の相互ア
ドミッタンス回路の入力端子は増幅装置の入力端子に結
合されており、前記の相互インピーダンス増幅器の入力
端子は相互アドミッタンス回路の出力端子に結合され、
前記の相互インピーダンス増幅器の出力端子は増幅装置
の出力端子に結合されており、前記の相互インピーダン
ス増幅器の伝達関数の係数は第１周波数F1以上で一次減
少を呈し且つ第２周波数F2以上で二次減少を呈し、前記
の相互インピーダンス増幅器は電流負帰還回路によって
負帰還されるようになっている増幅装置に関するもので
ある。
この種類の増幅装置は1975年12月に発行された技術文
献“アイ・イー・イー・イー・ジャーナル・オブ・ソリ
ッド−ステート・サーキュイッツ（IEEE Journal of So
lid−State Circuits）”の第424〜431頁から既知であ
る。この文献の第５図に示す負帰還相互インピーダンス
増幅器は電圧増幅器を以って構成され、その入力端子は
入力抵抗により接地されている。この入力端子に電流を
供給することにより入力抵抗の両端間に電圧を生ぜし
め、次にこの電圧を電圧増幅器により増幅せしめる。こ
の電圧増幅器の出力端子は電流負帰還を行う相互コンダ
クタンス増幅器によりこの電圧増幅器の入力端子に結合
されている。
この既知の増幅装置では、電流負帰還回路が、既知の
相互インピーダンス増幅器においては比較的大きな相互
インピーダンス増幅器の入力抵抗に比べて大きな出力抵
抗を有する相互コンダクタンス増幅器を以って構成され
ている。しかし、相互コンダクタンス増幅器を用いるこ
とにより、例えばビデオ出力増幅器の場合におけるよう
に相互インピーダンス増幅器の出力信号の大きな電圧ス
イングに対処する必要があるという欠点を生じる。しか
し、このような相互コンダクタンス回路は簡単に実現す
ることができない。相互インピーダンス増幅器の入力抵
抗値が有限値であることにより生じる他の欠点は、この
入力抵抗値が、存在する寄生キャパシタンスと相俟って
増幅装置の帯域幅を制限するということである。
比較的大きな帯域幅を有する増幅装置は例えば高精細
度テレビジョン、カラーグラフィック表示装置、コンピ
ュータモニタおよび高サンプリング周波数でサンプリン
グされる信号のデジタル信号処理にとって必要である。
しかし、既知の増幅装置の帯域幅はこのようなものに使
用するにはあまりにも制限されすぎている。
従って、本発明の目的は増幅装置よりも大きな帯域幅
を有する増幅装置を提供せんとするにある。
本発明は、相互アドミッタンス回路と、相互インピー
ダンス増幅器とを具える増幅装置であって、前記の相互
アドミッタンス回路の入力端子は増幅装置の入力端子に
結合されており、前記の相互インピーダンス増幅器の入
力端子は相互アドミッタンス回路の出力端子に結合さ
れ、前記の相互インピーダンス増幅器の出力端子は増幅
装置の出力端子に結合されており、前記の相互インピー
ダンス増幅器の伝達関数の関係は第１周波数F1以上で一
次減少を呈し且つ第２周波数F2以上で二次減少を呈し、
前記の相互インピーダンス増幅器は電流負帰還回路によ
って負帰還されるようになっている増幅装置において、
前記の電流負帰還回路は負帰還インピーダンスを以って
構成され、第２周波数F2以下のこの負帰還インピーダン
スの伝達関数の係数の逆数が相互インピーダンス増幅器
の伝達関数の係数よりも小さく、この負帰還インピーダ
ンスの伝達関数の係数は第３周波数F3以上で一次減少を
呈し、従って負帰還相互インピーダンス増幅器の伝達関
数の係数が前記の第３周波数にほぼ等しい第４周波数以
上で一次減少を呈するとともに第２周波数F2以上にある
第５周波数F5以上で二次減少を呈するようになってお
り、前記の相互アドミッタンス回路の伝達関数の係数は
前記の第４周波数F4にほぼ等しい第６周波数以上で一次
増大を呈し、従って増幅装置の伝達関数の係数が前記の
第５周波数F5以上で一次減少を呈するようになってお
り、前記の相互インピーダンス増幅器が低オーム抵抗の
電流入力端子を有し、その入力インピーダンスの伝達関
数の係数が少なくとも第５周波数F5以下の周波数に対し
負帰還インピーダンスの伝達関数の係数よりも小さくな
っていることを特徴とする。
本発明に用いる相互インピーダンス増幅器は既知の相
互インピーダンス増幅器と相違して低オーム抵抗の電流
入力端子を有し、寄生キャパシタンスにより生ぜしめら
れる遷移周波数が著しく高くなる為、これらの寄生キャ
パシタンスによる影響は著しく少なくなる。第３周波数
F3以上の負帰還インピーダンスの伝達関数の係数（モジ
ュラス）の一次増大の結果である第４周波数F4以上の負
帰還相互インピーダンス増幅器の伝達関数の係数の一次
減少は、第４周波数にできるだけ等しく選択された第６
周波数F6以上での相互アドミッタンス回路の伝達関数の
係数の一次増大により補償される。従って、本発明によ
る増幅装置の伝達関数の係数の一次減少は第２周波数F2
よりも大きい第５周波数F5以上になるまで生じない。
少なくとも45゜の位相余裕度を得る為に、本発明によ
る増幅装置の第１実施例では、第２周波数を第５周波数
F5のほぼ1/5よりも大きくするのが好ましい。実際に
は、相互インピーダンス増幅器の伝達関数の係数は一般
に第２周波数F2以上に位置する他の遷移周波数以上で三
次或いはそれ以上の高次の減少を呈し、これに増大する
移相を伴う為、第２周波数F2が第５周波数F5よりも著し
く小さい場合は、この第５周波数F5に対する移相は135
゜よりも大きくなり得るものであって、従って位相余裕
度は所望の最小位相余裕度45゜よりも小さくなる。
本発明による増幅装置の第２実施例では、第３周波数
F3を第５周波数F5のほぼ1/5よりも大きくするのが好ま
しい。実際には、本発明による増幅装置をビデオ出力増
幅器として用いる場合に第３周波数F3を比較的低く選択
する場合、また相互アドミッタンス回路の伝達関数にお
ける第６周波数F6が負帰還相互インピーダンス増幅器の
伝達関数における第６周波数F6が負帰還相互インピーダ
ンス増幅器の伝達関数における周波数F4に完全に等しく
ない場合には、目に見うる低周波妨害が画像に現われ
る。妨害が高周波で生じる場合には、すなわち周波数
F3,F4およびF6が高い場合には、これらの妨害が目に見
うる割合は著しく少なくなる。
第3C図につき詳細に説明するように、本発明の第３の
実施例では第３周波数F3を第２周波数F2よりも大きくし
ないのが好ましい。
本発明による増幅装置の第１構成例では、負帰還イン
ピーダンスが抵抗およびコンデンサの並列回路を有する
ようにする。
本発明による増幅装置の第２構成例では、相互アドミ
ッタンス回路が抵抗およびコンデンサの並列回路を有す
るようにする。
本発明による増幅装置の第３構成例では、前記の相互
アドミッタンス回路が、抵抗及びコンデンサの並列回路
により縮退される差動増幅器であり、相互アドミッタン
ス増幅器の出力抵抗値を比較的高くする。
本発明による増幅装置の第４構成例では前記の相互ア
ドミッタンス回路が、相互コンダクタンス増幅器及び相
互サセプタンス増幅器の並列回路を有する相互アドミッ
タンス増幅器であるようにする。
この構成例の場合、前記の相互コンダクタンス増幅器
が、抵抗により縮退される差動増幅器を有し、前記の相
互サセプタンス増幅器がコンデンサにより縮退される差
動増幅器を有しているようにすることができる。
増幅装置の伝達関数の可能な最も平坦な振幅特性を得
る為には、相互アドミッタンス回路の伝達関数の係数の
一次増大が、第３周波数F3で生じる負帰還回路の伝達関
数の係数の一次増大の結果である負帰還相互インピーダ
ンス増幅器の伝達関数の係数の一次減少とできるだけ同
じ周波数F4で生ずるようにすることが重要である。従っ
て、本発明による増幅装置では、前記の相互アドミッタ
ンス回路が、相互アドミッタンス増幅器の伝達関数にお
ける第６周波数F6を調整する調整手段を有しているよう
にするのが好ましい。簡単な構成では、これらの調整手
段を、抵抗の抵抗値およびコンデンサのキャパシタンス
の双方またはいずれか一方を調整する手段を以て構成す
ることができる。
前記の第４構成例に適合する増幅装置の他の構成例で
は、前記の調整手段が第１調整回路と第２調整回路とを
具え、第１調整回路では、相互アドミッタンス増幅器の
入力端子における入力電圧及び相互コンダクタンス増幅
器の相互コンダクタンスに依存する電流のどの部分を相
互アドミッタンス増幅器の電流出力端子に流すかを第１
調整抵抗によって決定しうるようになっており、前記の
第２調整回路では、相互アドミッタンス増幅器の入力端
子における入力電圧と相互サセプタンス増幅器の相互サ
セプタンスとに依存する電流のどの部分を相互アドミッ
タンス増幅器の電流出力端子に流すかを第２調整抵抗に
よって決定しうるようにすることができる。
第１および第２調整回路には前記の調整回路の少なく
とも一方に２つの交差結合差動増幅器が設けられ、その
出力端子が相互アドミッタンス増幅器の出力端子に結合
され且つ入力端子が抵抗により縮退される他の差動増幅
器のそれぞれの出力端子に結合され、この他の縮退差動
増幅器の第１入力端子が調整抵抗の摺動接点に結合され
ているとともに第２入力端子が基準電圧端子に結合され
ているようにすることができる。
相互インピーダンス増幅器の電流入力端子を極めて低
いオーム抵抗とし、相互インピーダンス増幅器の入力段
の伝達関数を直線性とした本発明による増幅装置の第５
構成例では、前記の相互インピーダンス増幅器が入力段
を有し、この入力段は第１差動増幅器と第２差動増幅器
とを有し、第１差動増幅器は第１及び第２トランジスタ
を有し、第１トランジスタのエミッタは第２トランジス
タのエミッタ及び第１電流源に結合され、第１トランジ
スタのコレクタは相互インピーダンス増幅器の入力端子
に結合され、第２トランジスタのコレクタは基準電圧端
子に結合され、前記の第２差動増幅器は第３及び第４ト
ランジスタを有し、第３トランジスタのエミッタは第４
トランジスタのエミッタ及び第２電流源に結合され、第
３及び第４トランジスタのベースは第２及び第１トラン
ジスタのベース及びコレクタにそれぞれ結合され、第４
トランジスタのコレクタは入力段の第１出力端子に結合
され、第３トランジスタのコレクタは入力段の第２出力
端子に結合されているようにする。
相互インピーダンス増幅器の電流入力端子を極めて低
いオーム抵抗し、相互インピーダンス増幅器の入力段の
伝達関数の直線性を大きく、帯域幅を大きくした本発明
による増幅装置の第６構成例では、前記の相互インピー
ダンス増幅器が入力段を有し、この入力段は第１差動増
幅器と、第２差動増幅器と、第５トランジスタと、第６
トランジスタとを有し、第１差動増幅器は第１及び第２
トランジスタを有し、第１トランジスタのエミッタは第
２トランジスタのエミッタ及び第１電流源に結合され、
第１トランジスタのコレクタは相互インピーダンスの入
力端子に結合され、第２トランジスタのコレクタは基準
電圧端子に結合され、前記の第２差動増幅器は第３及び
第４トランジスタを有し、第３トランジスタのエミッタ
は第４トランジスタのエミッタ及び第２電流源に結合さ
れ、第１および第２トランジスタのベースは第４および
第３トランジスタのベースおよびコレクタにそれぞれ結
合され、前記の第５トランジスタのベースは相互インピ
ーダンス増幅器の入力端子に結合され、第５トランジス
タのエミッタは第４トランジスタのコレクタに結合さ
れ、第５トランジスタのコレクタは入力段の第１出力端
子に結合され、前記の第６トランジスタのベースは基準
電圧端子に結合され、第６トランジスタのエミッタは第
３トランジスタのコレクタに結合され、第６トランジス
タのコレクタは入力段の第２出力端子に結合されている
ようにする。
前記の第５および第６構成例による相互インピーダン
ス増幅器の入力段の入力インピーダンスは、前記の第２
トランジスタのコレクタが第３差動増幅器を経て基準電
圧端子に結合され、この第３差動増幅器の出力端子は第
２トランジスタのコレクタに結合され、前記の第３差動
増幅器の反転入力端子は相互インピーダンス増幅器の入
力端子に結合され、前記の第３差動増幅器の非反転入力
端子は基準電圧端子に結合されているようにすることに
より更に減少せしめることができる。
前記の第５および第６構成例では、相互インピーダン
ス増幅器の出力信号が例えばビデオ出力増幅器における
場合のように大きな電圧スイングを有するようにする場
合には、相互インピーダンス増幅器の入力段の出力端子
に結合されたトランジスタのコレクタ−ベース接合にま
たがって大きな電圧が生じるおそれがある。これを防止
する為にこの構成例では更に、前記の相互インピーダン
ス増幅器の入力段の第１および第２出力端子に結合され
たコレクタが共通ゲート構造に配置した電界効果トラン
ジスタにより入力段の前記の第１および第２出力端子に
それぞれ結合されているようにする。
他の例では、本発明による増幅装置の前記の第５およ
び第６構成例において、前記の相互インピーダンス増幅
器の入力段の第１出力端子が出力段の第１入力端子に結
合され、前記の相互インピーダンス増幅器の入力段の第
２出力端子が電流ミラー回路により出力段の第２入力端
子に結合され、前記の出力段の出力端子が相互インピー
ダンス増幅器の出力端子に結合されているようにするこ
とができる。
前記の出力段はプッシュプル増幅器を以って構成で
き、その適切な構成例では前記のプッシュプル増幅器は
第1,第2,第３および第４電界効果トランジスタを有し、
第１電界効果トランジスタのゲートおよびドレインは出
力段の第２入力端子に結合され、第２電界効果トランジ
スタのゲートは第１電界効果トランジスタのゲートに結
合され、第２電界効果トランジスタのソースは出力段の
出力端子に結合され、第３電界効果トランジスタのソー
スは出力段の出力端子に結合され、第３電界効果トラン
ジスタのゲートは出力段の第１入力端子に結合され、第
４電界効果トランジスタのソースは第１電界効果トラン
ジスタのソースに結合され、第４電界効果トランジスタ
のゲートおよびドレインは第３電界効果トランジスタの
ゲートに結合され、第１および第２電界効果トランジス
タは第３および第４電界効果トランジスタの導電型とは
逆の導電型をしているようにすることができる。
本発明は集積化した増幅回路にも関するもので、この
増幅回路は本発明による増幅装置に適した相互アドミッ
タンス回路および相互インピーダンス増幅器の双方また
はいずれか一方を有することを特徴とする。
この集積増幅回路の好ましい構成例では、この集積増
幅回路内の抵抗の抵抗値とこの集積増幅回路の外部にお
ける抵抗の抵抗値との商を相互アドミッタンス内の電流
に乗じる電流乗算回路を有しているようにする。
また本発明は増幅器を有する表示装置にも関するもの
であり、この表示装置は、前記の増幅器が本発明による
増幅装置を具えていることを特徴とする。
以下図面につき説明する。
第1A図は入力電流iiが供給される入力端子27を有する
負帰還相互インピーダンス増幅装置を示し、入力端子27
は電流減算回路１により電圧増幅器10の非反転入力端子
９に接続され、この非反転入力端子９は入力抵抗rinに
より接地され極めて高い入力インピーダンスを有する。
電圧増幅器10の反転入力端子11は基準電圧源12を経て接
地されている。電流減算回路１の出力端子７から得られ
る電流ieは入力抵抗rinの両端間に電圧を生ぜしめ、こ
の電圧が電圧増幅器10により増幅される。この電圧増幅
器10の出力端子13は負帰還相互インピーダンス増幅装置
の出力端子15に接続されている。この負帰還相互インピ
ーダンス増幅装置の出力端子15は、相互コンダクタンス
増幅器19を有する電流負帰還回路の第１入力端子17にも
接続されており、この電流負帰還回路の第２入力端子21
は基準電位端子23に接続され、この基準電位端子は基準
電位源24を経て接地されている。相互コンダクタンス増
幅器19の相互コンダクタンス、すなわち出力電流ifと入
力電圧V0との間の伝達比はこの増幅器に含まれている抵
抗rfによって決定される。相互コンダクタンス増幅器19
の出力端子25は電流減算回路１に接続されている。
第1A図の負帰還相互インピーダンス増幅器の伝達関数
は次式により与えられる。
ここにｋ＝rin/rfであり、A1は電圧増幅器10の伝達関
数である。A1・ｋの係数が１よりも著しく大きい場合に
は、上記の式の右辺はほぼrin・1/kに等しくなる。逆の
場合には、右辺はほぼrin・A1に等しくなる。A1の係数
が1/kの係数とほぼ同じである周波数に対し、A1・ｋの
移相が−180゜に接近する場合には、安定性に関する問
題が生じる。A1・ｋの係数が１に等しい場合のA1・ｋの
移相と−180゜の移相との間の少なくとも45゜の位相余
裕度が満足な安定性に対し望ましいものとみなされる。
関連の可能な係数および位相ボード線図を示す第1B図
においては、ファクタrinを簡単化のために省略してあ
る。この第1B図の上側半分では、太い実線が周波数に対
してプロットした伝達関数A1の係数を示している。伝達
関数A1の係数は第１周波数F1以上で一次減少を呈する。
すなわち、伝達関数A1と関連する振幅特性の傾斜が係数
ボード線図において0dB/十進の傾斜から−20dB/十進の
傾斜に切換わる。また第1B図はｋの３つの異なる値k1,k
2およびk3に対する1/kの係数を周波数に対してプロット
した破線、一点鎖線および細い実線でそれぞれ示してい
る。第1B図の下側半分では、太い実線がA1の移相を、細
い実線がｋの移相を、破線が積A1・Ｋの移相をそれぞれ
周波数に対してプロットして示しており、ｋおよび積A1
・ｋのプロットはｋの係数に依存していない。ｋに対し
値k1を選択する場合、負帰還相互インピーダンス増幅装
置の帯域幅は、係数ボード線図におけるA1の振幅特性と
1/k1の振幅特性との交点x1の横座標によって決定される
周波数に制限される。位相ボード線図から明らかなよう
に約90゜の位相余裕度がある為、安定性の問題は生じな
い。しかし、帯域幅が可能なものよりも狭くなる。ｋに
対し値k2を選択する場合には、負帰還相互インピーダン
ス増幅装置の帯域幅は値k1と関連する値に比べて、第1B
図の上側半分におけるA1の振幅特性と1/k2の振幅特性と
の交点S2の横座標に等しい周波数F2まで増大する。しか
し、第1B図の下側半分から明らかなように、位相余裕度
は前述したように最小所望位相余裕度に等しい約45゜に
減少する。ｋに対し値k3を選択する場合には、帯域幅は
第1B図の上側半分でA1の振幅特性と1/k3の振幅特性との
交点X3の横座標によって決定される周波数まで更に増大
されるも、第1B図の下側半分において明らかなように、
位相余裕度は約０゜に減少し、負帰還相互インピーダン
ス増幅装置の安定性は不十分となる。従って、負帰還で
ない相互インピーダンス増幅装置の所定の振幅特性に対
し、既知の負帰還相互インピーダンス増幅装置の帯域幅
を負帰還でない相互インピーダンス増幅装置の伝達関数
における第２周波数F2よりも大きく選択することができ
ないことが明らかである。その理由は、この周波数F2以
上で安定性問題が生じる為である。設計を考慮すると、
帯域幅と安定性との間のこの接近した関係は不所望なこ
とである。この第２周波数F2に対しまさに1/kの振幅特
性がA1の振幅特性と交差するようにｋを選択すれば、こ
の最大の帯域幅が達成されることも明らかである。
第2A図は本発明による増幅器回路配置に用いる負帰還
相互インピーダンス増幅装置を示す。相互インピーダン
ス増幅器211の入力端子209は負帰還相互インピーダンス
増幅装置の入力端子27に接続されている。相互インピー
ダンス増幅器211の出力端子213は負帰還相互インピーダ
ンス増幅装置の出力端子15に接続されており、更に抵抗
rfとコンデンサCfとの並列回路を有する電流負帰還回路
を経て相互インピーダンス増幅器211の入力端子209に接
続されている。第1A図の相互インピーダンス増幅装置と
の第１の相違は寄生キャパシタンスによって生じる遮断
周波数が第2A図の相互インピーダンス増幅器211の低入
力インピーダンスの為により高くなるということであ
る。第２の相違は、この低入力インピーダンスの為に、
第1A図の相互コンダクタンス増幅器19の場合のように電
流負帰還回路が高出力インピーダンスを有するというこ
とを最早や必要としなくすることである。第３の相違
は、第2A図の電流負帰還回路の伝達関数の係数が抵抗rf
およびコンデンサCfによって決定される周波数F3以上で
一次増大を呈するということである。第４の相違は、電
流ieが入力抵抗rinによって、後に電圧増幅器によって
増幅される電圧に変換されずに電流−電圧増幅器によっ
て直接増幅されるということである。
この負帰還相互インピーダンス増幅装置の伝達関数は
次式によって与えられる。
ここにｋ＝1/zfであり、zfは抵抗rfおよびコンデンサ
Cfの前記の並列回路のインピーダンスであり、A2は相互
インピーダンス増幅器211の伝達関数である。
第2B図の上側半分では、太い実線が周波数に対してプ
ロットしたA2の係数を示し、この場合も第１周波数F1以
上で一次減少が生じ、第２周波数F2以上で二次減少が生
じる。1/kの係数は周波数に対してプロットした細い実
線により線図的に示してある。ｋの伝達関数は、本例の
場合第２周波数F2よりも小さく選択した第３周波数F3以
上で一次増大を呈し、従って1/kの伝達関数は一次減少
を呈する。前記の式（２）の右辺による負帰還相互イン
ピーダンス増幅装置の伝達関数の係数は周波数に対し破
線でプロットしてある。この伝達関数の係数は第３周波
数F3にほぼ等しい第４周波数F4以上で一次減少を呈する
為、負帰還相互インピーダンス増幅装置の帯域幅がこの
第４周波数F4に等しい。この一次減少は、A2の振幅特性
と1/kの振幅特性との間の交点S5の横座標によって決定
される第５周波数F5以上で二次減少に切換わる。この周
波数F5は相互インピーダンス増幅器の伝達関数における
第２周波数F2よりも大きい。
第2B図の下側半分では、太い実線がA2の移相を、細い
実線がｋの移相を、破線が積A2・ｋの移相をそれぞれ周
波数に対しプロットして示している。この第2B図の下側
半分に示しているように、周波数F3が周波数F2よりも小
さい本例では、各周波数、特に周波数F5に対する移相が
90゜よりも大きくならず、移相余裕度が充分であり、従
って安全性の問題が生じない。
第3A図は本発明による増幅装置を示すブロック線図で
あり、第2A図に示す相互インピーダンス増幅器211が相
互アドミッタンス回路305と縦続接続配置されている。
この相互アドミッタンス回路305の入力端子303には入力
電圧Viが供給される。この相互アドミッタンス回路305
の相互アドミッタンス、すなわち出力電流iiと入力電圧
Viとの間の伝達関数はこの回路に含まれている抵抗riお
よびコンデンサciの双方によって決定される。相互アド
ミッタンス回路305の出力端子301は負帰還相互インピー
ダンス増幅器の入力端子27に接続する。本発明による増
幅装置の伝達関数は次式で与えられる。
ここにｋ＝1/zfであり、Ｂは相互アドミッタンス回路
305の伝達関数である。
第3B図には相互アドミッタンス回路305の特性曲線を
点線で示してあり、増幅装置全体の振幅特性を一点鎖線
で示してある。相互インピーダンス増幅器A2および負帰
還相互インピーダンス増幅器の振幅特性を第2B図の上側
半分におけるのと同様にそれぞれ太い実線および破線で
示してある。
相互アドミッタンス回路305の伝達関数係数は、負帰
還相互インピーダンス増幅器211の伝達関数係数がそれ
以上で一次減少を呈する周波数とほぼ同じ周波数以上
で、すなわち第2B図の上側半分における点S4の横座標に
よって決定される周波数F4以上で一次増大を呈する。こ
れにより、第3B図に一点鎖線で示すような増幅装置全体
に対する振幅特性が得られる。負帰還相互インピーダン
ス増幅器211の伝達関数係数の一次減少は相互アドミッ
タンス回路305の伝達関数係数の一次増大によって補償
される為、増幅装置全体の振幅特性は周波数F5まで平坦
となる。周波数F5以上ではこの振幅特性は一次減少を呈
する。その理由は、相互インピーダンス増幅器211の伝
達関数係数の二次減少が伝達関数係数の一次増大によっ
て部分的にしか補償されない為である。帰還ループの外
部に配置した相互アドミッタンス回路の移相は安定性に
とって重要でない為、第3B図には係数ボード線図のみを
示してある。
第3B図から明らかなように、増幅装置全体の帯域幅は
周波数F5に等しく、従って負帰還されない相互インピー
ダンス増幅器の伝達関数における第２周波数F2よりも大
きくなる。更に、帯域幅と安定性との間にもはやいかな
る関係もない。
第3C図に示す例では、負電流帰還回路の伝達関数にお
ける周波数F3が相互インピーダンス増幅器の伝達関数に
おける周波数F2よりも大きく、特に周波数F2の５倍に選
択されている。第3C図の上側半分では、相互インピーダ
ンス増幅器211の伝達関数A2の振幅特性が太い実線によ
り線図的に示されており、負電流帰還回路の伝達関数zf
＝1/kが細い実線により示されており、負帰還相互イン
ピーダンス増幅器の伝達関数が破線により示されてい
る。点線は相互アドミッタンス回路305の伝達関数Ｂの
振幅特性を示し、一点鎖線は本発明による増幅装置全体
の伝達関数の振幅特性を示す。第1B,2B,3Bおよび3C図に
示す例は、相互インピーダンス増幅器の伝達関数におけ
る三次およびそれよりも高い極の影響を考慮しなかった
点で理想化したものであることに注意すべきである。
第3C図の下側半分ではA2の位相特性を太い実線により
示してあり、ｋの特性を細い実線で示してあり、A2×ｋ
の特性を破線で示してある（実数値の乗算は図面に示す
対応するdB値の乗算に相当する）。本例における周波数
F3は周波数F2よりも大きく、F3＝５×F2に選択している
為、移相は最初は90゜の移相から135゜の移相に増大
し、次に、周波数領域が低から高に移る場合に90゜の移
相に減少する。このことは、F3がF2よりも小さく且つ移
相が最初90゜の移相から減少し再び増大した第2B図に示
す状態と対照をなすものである。従って、安定性を考慮
すると、周波数F3を周波数F2よりも小さく選択すると好
ましく、周波数F5を周波数F3よりもわずかだけ大きくす
る場合には確かにその通りとなり、位相余裕度は第3C図
の下側半分に示すような状態で90゜よりも小さくなる。
ここに示す約90゜の位相余裕度は45゜の最小の所望位相
余裕度のほぼ２倍であるが、前述したように周波数F2よ
りも大きく相互アドミッタンス増幅器の伝達関数に生じ
る他の周波数遷移による悪影響は図面では考慮していな
い。
第4A図は本発明による増幅装置に用いる簡単な相互ア
ドミッタンス回路を示しており、この相互アドミッタン
ス回路は入力端子303と出力端子301との間に抵抗riおよ
びコンデンサCiの並列回路のみを有している。周波数F6
を周波数F4にできるだけ等しくする為に、この並列回路
の伝達関数における第６周波数F6を、可変型の抵抗を用
いるか或いは可変型のコンデンサを用いるか或いはこれ
らの双方を用いることにより調整しうるようにする。
第4B図は本発明による増幅装置に用いる相互アドミッ
タンス増幅器を示す。この例の利点は、出力インピーダ
ンスが第4A図に示す並列回路のみの場合よりも高く、従
ってより正確な伝達比が得られるということである。相
互アドミッタンス増幅器315は２つのトランジスタTi1お
よびTi2を有する差動増幅器を以て構成されており、こ
れらトランジスタのベースは反転および非反転入力端子
303をそれぞれ構成し、エミッタは第１電流源Ii1および
第２電流源Ii2によりそれぞれ接地されている。抵抗ri
およびコンデンサCiはこれらのエミッタ間に並列に配置
されている。トランジスタTi1のコレクタは出力端子301
に直接結合され、トランジスタTi2のコレクタは電流ミ
ラー回路Miを経て前記の出力端子301に接続されてい
る。電流ミラー回路Miの共通端子317は電源端子に接続
されている。
動作は以下の通りである。入力電圧Viが並列回路を流
れる電流ircを生ぜしめる。この電流はトランジスタTi1
のエミッタからこのトランジスタを経てそのコレクタ
に、従って出力端子301に流れる。電流ircはトランジス
タTi2のコレクタからこのトランジスタを経てそのエミ
ッタにも流れる。トランジスタTi2を流れる電流は電流
ミラー回路Miによって鏡像関係とされ、従ってその出力
端子313を経て出力端子301に流れ、出力電流iiが2ircに
等しくなる。
第4C図は音発明による増幅装置に用いる相互アドミッ
タンス増幅器を示すもので、この場合増幅装置の利得
と、周波数F6（この周波数以上で相互アドミッタンス増
幅器の伝達関数が一次増大する）との双方を調整しうる
調整回路が設けられている。相互アドミッタンス増幅器
は相互コンダクタンス増幅器415rと相互サセプタンス増
幅器415cとの並列回路を有する。相互コンダクタンス増
幅器415rは第１調整回路417rを有し、この第１調整回路
により、相互アドミッタンス増幅器325の入力端子303に
おける入力電圧Viと相互コンダクタンス増幅器415rにお
ける固定抵抗riとに依存し、この固定抵抗riを通る電流
irのうちのどの部分を相互アドミッタンス増幅器325の
電流出力端子に流すかを決定する。相互サセプタンス増
幅器415cは第２調整回路417cを有し、この第２調整回路
により、相互アドミッタンス増幅器325の入力端子303に
おける入力電圧Viと相互サセプタンス増幅器415cにおけ
る固定コンデンサCiとに依存し、この固定コンデンサCi
を通る電流icのうちどの部分を相互アドミッタンス増幅
器325の電流出力端子301に流すかを決定する。第１調整
回路417rに対する相互コンダクタンス増幅器415rの一部
分419rと、第２調整回路417cに対する相互サセプタンス
増幅器415cの一部分419cとは第4B図の相互アドミッタン
ス増幅器315とほぼ同じであり、相違点はこれらの部分4
19rおよび419cに電流ミラー回路がなく、勿論、相互コ
ンダクタンス増幅器415rの部分419rにコンデンサが設け
られておらず、相互サセプタンス増幅器415cの部分419
に抵抗が設けられていないということである。調整回路
417rおよび417cは互いに同じである。簡単の為に相互コ
ンダクタンス増幅器415rのみを説明する。相互サセプタ
ンス増幅器415cの説明は相互コンダクタンス増幅器に関
する説明からその添字“r"を“c"で置換え、“抵抗ri"
を“コンデンサCi"と読替えることにより理解しうる。
相互コンダクタンス増幅器415rは２つのトランジスタ
Tr1およびTr2を有する差動増幅器を含む部分419rを以っ
て構成されており、これらトランジスタのベースが非反
転および反転入力端子303を構成し、エミッタが第１電
流源Ir1および第２電流源Ir2によってそれぞれ接地され
ている。これらのエミッタ間には抵抗ri′が配置されて
いる。トランジスタTr1のコレクタは電源電圧端子に接
続されている。トランジスタTr2のコレクタは第１調整
回路417rの入力端子418rに接続されており、この第１調
整回路417rのこの入力端子は２つのトランジスタTr3お
よびTr4のエミッタに接続されている。トランジスタTr3
のベースは基準電圧Vrの点に接続され、そのコレクタは
相互アドミッタンス増幅器の電流出力端子301に接続さ
れている。トランジスタTr4のコレクタは電源電圧端子
に接続されている。電源電圧端子と出力端子301との間
には0.5×Ir2の電流を生じる電流源が接続されている。
トランジスタIr4のベースは調整抵抗Prの摺動接点412r
に接続され、この調整抵抗の第１固定接点414rは電源電
圧端子に接続され、第２固定接点416は接地されてい
る。
簡単の為に、信号電圧および信号電流のみを考慮し、
トランジスタのベース電流を無視すると、相互コンダク
タンス増幅器は以下のように動作する。入力端子303に
おける入力電圧Viは電流iiを固定抵抗riに流す。この電
流はトランジスタTr2のコレクタにも流れる。調整抵抗P
rによって調整できる、トランジスタTr4のベースにおけ
る電圧がトランジスタTr3のベースにおける基準電圧VR
に等しい場合には、電流irの半分がトランジスタTr3お
よびTr4を流れ、従って相互アドミッタンス増幅器325の
出力端子301を通る出力電流iiは0.5×irに等しくなる。
調整抵抗Prによって調整できる、トランジスタTr4のベ
ースにおける電圧が増大する場合にはトランジスタTr4
のコレクタ電流も増大し、これに比例してトランジスタ
Tr3のコレクタ電流が減少し、従って電流irの減少部分
が出力端子301を通って流れる。トランジスタTr4のベー
スにおける電圧が、電流がトランジスタTr3を全く流れ
ないような値になる場合には、出力電流iiは０に等しく
なる。上述した場合と逆に、調整抵抗Prにより調整しう
る、トランジスタTr4のベースにおける電圧がトランジ
スタTr3のベースにおける基準電圧VRに対して減少する
場合には、電流irの増大部分が出力端子301を通って流
れる。
第4D図は相互コンダクタンス増幅器425rを示し、これ
には第4C図と同様に相互サセプタンス増幅器を並列に配
置し、本発明による増幅装置に対する相互アドミッタン
ス増幅器を得るようにしうる。相互コンダクタンス増幅
器425rは調整回路427rと、適切な相互コンダクタンス増
幅器429rと、電流増倍回路431rとを有している。
本発明による増幅装置を集積化する場合、固定抵抗
ri′を集積化（内部）抵抗とすることができ、一方、相
互インピーダンス増幅器の負帰還抵抗rfを外部抵抗とす
ることができる。その結果、これら２つの抵抗の温度依
存性が異なり、増幅装置の利得が変化する。内部抵抗ri
を流れる電流に、分子が内部抵抗により決定され分母が
外部抵抗により決定される分数を乗じることにより、実
効相互コンダクタンス抵抗に外部負帰還抵抗rfと同じ温
度依存性を与えることができる。この乗算は例えば1982
年８月に発行された“アイ・イー・イー・イー・ジャー
ナル・オブ・ソリッド−ステート・サーキュイッツ（IE
EE Journal of Solid−State Circuits）”の第713〜71
5頁に記載されているようにして行なうことができる。
本発明による増幅装置に用いるようにしたこのような
電流増倍回路の好適例は第4D図に示す回路431rである。
内部抵抗は抵抗r1であり、外部抵抗は抵抗r2である。電
流増倍回路431rは以下のように構成されている。５つの
トランジスタTI1〜TI5が第１電流ミラーに構成されてい
る。すなわちこれらトランジスタのベースが相互接続さ
れ、エミッタが相互接続されている。これらトランジス
タTI1〜TI5のトランジスタTI3はそのコレクタがトラン
ジスタTI6を経てベースに接続されている為に入力トラ
ンジスタとして機能する。このトランジスタTI6のベー
スは入力トランジスタTI3のコレクタに接続され、この
トランジスタTI6のコレクタは正の電源端子に接続さ
れ、このトランジスタTI6のエミッタはトランジスタTI1
〜TI5のベースに接続されておりこれらトランジスタに
対しベース電流を供給する。
同様に４個のトランジスタTJ1〜TJ4が第２電流ミラー
に設けられている。これらトランジスタTJ1〜TJ4のトラ
ンジスタTJ4は、そのコレクタがトランジスタTJ6を経て
ベースに接続されている為に入力トランジスタとして機
能する。上述した２つの電流ミラーのエミッタは接地さ
れている。これらのエミッタは所望に応じ適切に選択し
た抵抗を経て接地するようにすることができる。
入力トランジスタTI3のコレクタはトランジスタTI7の
コレクタにも接続されており、このトランジスタTI7の
エミッタはトランジスタTI8のベースに接続されている
とともに抵抗r1を経て正の電源端子に接続されており、
この正の電源端子にはトランジスタTI8のエミッタも接
続されている。トランジスタTI8のコレクタはトランジ
スタTI4のコレクタおよびトランジスタTI7のベースに接
続されている。
入力トランジスタTJ4のコレクタはトランジスタTJ7の
コレクタにも接続されており、このトランジスタTJ7の
エミッタはトランジスタTJ8のベースおよび端子403に接
続されている。トランジスタTJ8のエミッタは正の電源
端子および端子405に接続されている。端子403および40
5間には抵抗r2が配置されている。トランジスタTJ8のコ
レクタはトランジスタTJ5のコレクタおよびトランジス
タTJ7のベースに接続されている。
電流増倍回路431rは以下のように動作する。トランジ
スタTI4およびTI5はミラー回路に設けられている為、ト
ランジスタTI8およびTJ8も同じ電流を流し、従ってトラ
ンジスタTI8およびTJ8のベースエミッタ電圧も等しくな
る。これらトランジスタTI8およびTJ8のベース−エミッ
タ接合には抵抗r1およびr2がそれぞれ並列に配置されて
いる為、抵抗r1を流れる電流Ｉと抵抗r2を流れる電流Ｊ
との比はこれら抵抗の抵抗値間の比に排他的に依存す
る。電流ＩおよびＪはそれぞれの電流ミラーのトランジ
スタTI7およびTJ7をそれぞれ経て入力トランジスタTI3
およびTJ4を通り、従ってトランジスタTI1〜TI5のすべ
てが電流Ｉを流し、トランジスタTJ〜TJ4のすべてが電
流Ｊを流す。
トランジスタTI1およびTI2は第4c図の電流源Ir1およ
びIr2に匹敵しうるものであり、トランジスタTr1および
Tr2における電流Ｉに等しい調整電流をそれぞれ生じ、
これらトランジスタTr1およびTr2は抵抗ri′と相俟って
第4c図の相互コンダクタンス増幅器415rの部分419に匹
敵しうる適切な相互コンダクタンス増幅器429rを構成す
る。トランジスタTr1のコレクタはトランジスタTI9のエ
ミッタに接続され、このトランジスタTI9のベースは基
準電圧端子VR3に、コレクタは正の電源端子にそれぞれ
接続されている。同様にトランジスタTr2のコレクタは
トランジスタTI10のエミッタに接続され、このトランジ
スタTI10のベースは基準電圧端子VR3に、コレクタは正
の電源端子にそれぞれ接続されている。トランジスタTI
9およびTI10のエミッタはそれぞれトランジスタTJ9およ
びTJ10のベースにも接続されており、これらトランジス
タTJ9およびTJ10のエミッタは相互接続されており且つ
トランジスタTJ2およびTJ3のコレクタにそれぞれ接続さ
れており、従って調整電流ＪがこれらトランジスタTJ9
およびTJ10を流れる。トランジスタTJ10のコレクタは調
整回路427rの入力端子428rに接続されている。トランジ
スタTJ9のコレクタは電源電圧端子に接続されている。
トランジスタTJ1のコレクタは調整回路427rの端子430r
に接続されている。
抵抗riを流れる電流irに係数r1/r2＝J/Iを乗じる電流
増倍は以下のようにして行なう。トランジスタTI9およ
びTI10のベースは基準電圧端子VR3に接続されており、
従って固定電位を有する為、これらのトランジスタのエ
ミッタ電位はバイポーラトランジスタのベース−エミッ
タ電圧VBEおよびコレクタ電流Ic間の既知の指数関係式 VBE＝（kT/q）×ln（Ic/Is） に応じてこれらトランジスタTI9およびTI10を流れてコ
レクタ電流に直接依存する。トランジスタTJ9およびTJ1
0のエミッタ電位は等しい為、これらトランジスタを流
れるコレクタ電流は上記と同じ指数関係式に応じて、ト
ランジスタTI9およびTI10のエミッタ電位に等しいこれ
らトランジスタのベース電位にそれぞれ依存するように
なる。上記の指数関係式は、トランジスタTI9およびTI1
0のエミッタ電位、従ってトランジスタTJ9およびTJ10の
ベース電位のそれぞれにおける変化UBはir/Iに正比例
し、且つトランジスタTJ9およびTJ10のコレクタ電流に
おける変化jrはＪ・UBに正比例し、従ってjr/irはJ/Iに
等しくなるということを意味する。
ir＝Vi/ri′である為、 となる。内部抵抗r1およびriおよび温度係数は相殺され
る為、電流jrの温度依存性は外部抵抗r2によって排他的
に決定される。従って、本発明による増幅装置の伝達比
も良好に分る。その理由は、内部抵抗r1およびri′の抵
抗値の広がりが相殺され、従って増幅装置の伝達比の広
がりが外部抵抗r2およびrfにおける広がりにほぼ排他的
に依存し、一般に著しく小さく或いは内部抵抗における
広がりよりも小さくなりうる。後者の利点は、図面に示
すのと相違し相互コンダクタンス増幅器の相互コンダク
タンスを調整回路により調整しえない場合に特に重要で
ある。
調整回路427rは第4C図の調整回路417rと同じ機能を有
するも、この調整回路417rと比べて、調整抵抗Prの摺動
子412rの移動が出力電流iiをより一層比例して変化させ
るとともに、信号電流iiの値はこの信号電流が変化分と
なる調整電流によってではなく調整抵抗Prによって排他
的に適合せしめられるという利点を有する。
調整回路427rは以下のように構成されている。電流jr
が流れる入力端子428rと電流Ｊが流れる調整回路427rの
端子430rとは２つの交差結合差動増幅器に接続されてお
り、これら差動増幅器はトランジスタTr3,Tr4およびT
r5,Tr6をそれぞれ有している。トランジスタTr3,Tr4の
相互接続エミッタは入力端子428rに接続され、トランジ
スタTr5,Tr6の相互接続エミッタは端子430rに接続され
ている。トランジスタTr3のコレクタは相互コンダクタ
ンス増幅器425rの出力端子301およびトランジスタTr5の
コレクタに接続され且つ電流源Irを経て電源電圧端子に
接続されている。トランジスタTr4のコレクタはトラン
ジスタTr6のコレクタと同様に電源電圧端子に接続され
ている。
トランジスタTr3,Tr6の相互接続ベースおよびトラン
ジスタTr4,Tr5の相互接続ベースよりそれぞれ成るこれ
ら２つの交差結合差動増幅器の入力端子は、抵抗Ｒによ
って縮退（デジェネレート）され２つのトランジスタTr
9,Tr10を有する他の差動増幅器の出力端子にそれぞれ接
続されている。トランジスタTr9のベースより成るこの
他の縮退差動増幅器の第１入力端子は調整抵抗Prの摺動
接点412rに接続され、トランジスタTr10のベースより成
る第２入力端子は基準電圧端子Vr1に接続されている。
トランジスタTr9のエミッタは電流源Ir3を経て接地され
ているとともに抵抗Ｒを経てトランジスタTr10のエミッ
タに接続され、このトランジスタTr10のエミッタも電流
源Ir4を経て接地されている。トランジスタTr9のコレク
タはトランジスタTr4のベースおよびトランジスタTr7の
エミッタに接続されている。トランジスタTr10のコレク
タはトランジスタTr3のベースおよびトランジスタTr8の
エミッタに接続されている。トランジスタTr7およびTr8
のベースは基準電圧端子Vr2に接続され、これらトラン
ジスタのコレクタは正の電源端子に接続されている。
調整回路427rは以下のように動作する。調整抵抗Prに
よって調整しうるトランジスタTr9のベースにおける電
圧がトランジスタTr10のベースにおける基準電圧Vr1に
等しい場合には、これらトランジスタのコレクタに同じ
電流が流れ、これら電流によりこれらトランジスタTr7
およびTr8の両端間にそれぞれ同じ電圧降下を生ぜし
め、従ってトランジスタTr3およびTr6のベース電圧はト
ランジスタTr4およびTr5のベース電圧に等しくなり、信
号電流jrの半分がトランジスタTr3およびTr4にそれぞれ
流れ、従って出力信号電流は0.5×jrに等しくなる。調
整抵抗Prにより調整しうるトランジスタTr9のベースに
おける電圧が基準電圧Vr1に比べて増大する場合には、
これに比例してトランジスタTr10のコレクタ電流が減少
し、トランジスタTr3およびTr6のベースとトランジスタ
Tr4およびTr5のベースとの間に増大する電圧差が生じ、
従って出力端子301を経て流れる信号電流jrの部分が増
大する。上述したのとは逆の場合で調整抵抗Prにより調
整できるトランジスタTr9のベースにおける電圧が基準
電圧Vr1に比べて減少する場合には、出力端子301を流れ
る信号電流jrの部分がこれに応じて減少する。
第5A図は、第１実施例の入力段501Aを有し、本発明に
よる増幅装置に用いる負帰還相互インピーダンス増幅器
503を示す。この相互インピーダンス増幅器503の入力端
子209は入力段501Aに接続されており、この入力段には
第１トランジスタT1および第２トランジスタT2を含む第
１差動増幅器が設けられており、第１トランジスタT1の
エミッタは第２トランジスタT2のエミッタおよび第１電
流源11に接続されている。第１トランジスタのコレクタ
は相互インピーダンス増幅器A2の入力端子209に接続さ
れ、第２トランジスタT2のコレクタは基準電圧端子VREF
に接続されている。入力段501Aには第３トランジスタT3
および第４トランジスタT4を含む第２差動増幅器も設け
られており、第３トランジスタT3のエミッタは第４トラ
ンジスタT4のエミッタおよび第２電流源I2に接続されて
いる。第１トランジスタT1および第２トランジスタT2の
ベースは第４トランジスタT4および第３トランジスタT3
のベースおよびコレクタにそれぞれ接続されている。入
力段501Aには更に第５トランジスタT5が設けられてお
り、この第５トランジスタT5のベースは相互インピーダ
ンス増幅器503の入力端子209に接続され、この第５トラ
ンジスタのエミッタは第４トランジスタT4のコレクタに
接続され、この第５トランジスタのコレクタは電界効果
トランジスタT8のソースに接続され、このトランジスタ
T8のゲートは基準電圧端子V5に接続され、このトランジ
スタT8のドレインは入力段501Aの第１出力端子523に接
続されている。この入力段501Aには第６トランジスタT6
も設けられており、このトランジスタT6のベースは基準
電圧端子VREFに、エミッタは第３トランジスタT3のコレ
クタに、コレクタは電界効果トランジスタT7のソースに
それぞれ接続されており、電界効果トランジスタT7のゲ
ートは基準電圧端子V5に接続され、そのドレインは入力
段501Aの第２出力端子525に接続されている。
入力段501Aの第１出力端子523は出力段517の第１入力
端子519に接続され、入力段501Aの第２出力端子525は電
流ミラー回路Ｍを経てプッシュプル増幅器より成る出力
段517の第２入力端子515に結合されている。電流ミラー
回路Ｍの共通端子511は正の高電圧の電源電圧端子に接
続されている。前記のプッシュプル増幅器517は第１電
界効果トランジスタ01、第２電界効果トランジスタ02、
第３電界効果トランジスタ03および第４電界効果トラン
ジスタ04を以って構成され、第１電界効果トランジスタ
01のゲートおよびドレインは出力段517の第２入力端子5
15に接続され、第２電界効果トランジスタ02のゲートは
第１電界効果トランジスタ01のゲートに接続され、第２
電界効果トランジスタ02のソースは出力段517の出力端
子521に接続され、この出力端子521は相互インピーダン
ス増幅器503の出力端子213に接続され、第２電界効果ト
ランジスタ02のドレインは正の高電圧の電源電圧端子に
接続され、第３電界効果トランジスタ03のソースは出力
段517の出力端子521に接続され、第３電界効果トランジ
スタ03のゲートは出力段517の第１入力端子519に接続さ
れ、第３電界効果トランジスタ03のドレインは接地さ
れ、第４電界効果トランジスタ04のソースは第１電界効
果トランジスタ01のソースに接続され、第４電界効果ト
ランジスタ04のゲートおよびドレインは第３電界効果ト
ランジスタ03のゲートに接続されている。第１および第
２電界効果トランジスタ01,02は第３および第４電界効
果トランジスタ03,04の導電型と逆の導電型となってい
る。
簡単の為に信号電圧および信号電流のみを考慮し、ト
ランジスタのベース電流を無視するものとすると、第5A
図の回路は以下の通りに動作する。まず最初に、トラン
ジスタT1〜T6より成る上述した回路が実際に極めて低い
入力インピーダンスを呈するということを説明する。相
互インピーダンス増幅器A2の入力端子209を流れる電流i
eはトランジスタT1を流れる為、このトランジスタのベ
ース・エミッタ接合にまたがって電圧ie×rdが生じ（こ
こにrdはトランジスタT1の微分抵抗に等しい）、すなわ
ちこの電圧は300Kの温度で25mV/I1/2）に等しくなる。
電流ieはトランジスタT2をも流れる為、このトランジタ
のベース−エミッタ接合にまたがって電圧−ie×rdが生
じる。電流I1がｍ×I2に等しいものとすると、電流ｍ×
ieがトランジスタT5,T4およびT3,T6を流れ、これらトラ
ンジスタのベース−エミッタ接合にまたがってｍ×ie×
rd/mおよび−ｍ×ie×rd/mに等しい電圧がそれぞれ生じ
る。前述したところから明らかなように、相互インピー
ダンス増幅器503の入力端子209を流れる電流はこの入力
端子と基準電圧端子VREFとの間に４×ie×rdに等しい電
圧を生ぜしめる為、入力インピーダンスは微分抵抗rdの
４倍にしかならない。
ｍに等しい電流利得も上述した回路構成で達成され
る。このことは、関連の入力段の利得および帯域幅の積
を所定の値にした場合、その帯域幅が1/m倍に減少する
ということを意味する。これと関連してｍの値をほぼ２
に等しくするのが好ましい。
前述したように本発明による増幅装置をビデオ出力増
幅器として用いる場合には、電流ミラー回路Ｍの電源端
子511および電界効果トランジスタ02のドレインにおけ
る電源電圧を例えば250Vとする。電界効果トランジスタ
T7およびT8が設けられていないものとすると、トランジ
スタT5およびT6のコレクタ−ベース電圧はこの例で200V
よりも高くなり、従って低電圧トランジスタを使用でき
なくなる。電界効果トランジスタのドレイン−ゲート接
合は通常の集積回路処理でこのような電圧効果をより良
好に対処しうる為、トランジスタT7およびT8を回路中に
電圧バッファとして配置する。これら電界効果トランジ
スタは著しく低い電圧が生じる適用分野では省略しうる
こと勿論である。バイポーラ高電圧トランジスタが可能
な集積回路処理を用いる場合には、上述したように本発
明増幅装置をビデオ出力増幅器に適用する場合でも、ト
ランジスタT7およびT8を省略でき、トランジスタ01〜04
をバイポーラトランジスタとすることができる。
第5B図は本発明による増幅装置に用いる相互インピー
ダンス回路の入力段の第２実施例501Bを示す。本例の場
合の第5A図の入力段501Aとの相違は、トランジスタT1お
よびT2のコレクタがこれらトランジスタのベースに接続
され、トランジスタT3のコレクタはそのベースに接続さ
れずに第5B図の入力段501Bの第２出力端子525に直接接
続され、トランジスタT4のコレクタはそのベースに接続
されずに入力段501Bの第１出力端子523に直接接続され
ているということである。本例の利点は、入力インピー
ダンスが２×rdにしかならないということである。
第5B図の実施例では、入力インピーダンスが更に減少
する。その理由は、トランジスタT2のコレクタが基準電
圧端子VREFに接続されておらずに、差動増幅器550の出
力端子540に接続され、この差動増幅器の反転入力端子5
60がトランジスタT1のコレクタに接続され、非反転入力
端子570が基準電圧端子VREFに接続されている為であ
る。入力インピーダンスは第5A図による入力段の実施例
でも減少せしめうる。
本発明の上述した実施例は極めて好適な実施例である
が、本発明はこれらの実施例に限定されるものではな
い。負帰還回路の伝達関数係数がある周波数以上で一次
減少を呈する当該周波数とほぼ同じ周波数以上で相互ア
ドミッタンス回路の伝達関数の係数が一次増大を呈すれ
ば、いかなる相互アドミッタンス回路も満足なものとな
る。相互アドミッタンス回路に１つ以上の調整回路が設
けられている場合には、第4C図および4D図に示す調整回
路以外の調整回路も満足なものとなる。すなわち、図示
の電子的ポテンショメータは種々の可能なもののうちの
２つにすぎない。或いはまた、本発明の範囲内で、互い
に逆位相の出力信号を生じる２つの出力端子を有する相
互アドミッタンス回路を選択することもでき、この場合
これらの出力端子を相互インピーダンス増幅器の反転お
よび非反転入力端子にそれぞれ結合する。負帰還電流if
が供給される相互インピーダンス増幅器の電流入力端子
は信号電流iiが供給される電流入力端子と必ずしも一致
させる必要はない。本発明による相互インピーダンス増
幅器にはより多くの出力端子、例えば２つの出力端子を
設け、一方の出力端子を電流負帰還回路に結合し、他方
の出力端子を増幅装置により制御される装置（例えば表
示装置の表示管）に結合するようにすることができる。
本発明による増幅装置全体に亘って、設計者が好ましい
と思えば本発明の範囲を逸脱することなく前述したのと
は異なる素子或いは技術又はこれらの双方を選択するこ
とができる。
【図面の簡単な説明】
第1A図は、既知の負帰還相互インピーダンス増幅器を示
すブロック線図、 第1B図は、第1A図に関連の可能な係数および位相を示す
ボード線図、 第2A図は、本発明による増幅装置に用いる負帰還相互イ
ンピーダンス増幅器を示すブロック線図、 第2B図は、第2A図に関連の可能な係数および位相を示す
ボード線図、 第3A図は、第2A図の負帰還相互インピーダンス増幅器の
例を用いる本発明による増幅装置を示すブロック線図、 第3B図は、第2B図の負帰還相互インピーダンス増幅器の
例を用いる関連の可能な係数を示すボード線図、 第3C図は、第3A図に例示するような本発明による増幅装
置と関連する他の可能な係数および位相を示すボード線
図、 第4A図は、本発明による増幅装置に用いる簡単な相互ア
ドミッタンス回路を示す回路図、 第4B図は、本発明による増幅装置に用いる相互アドミッ
タンス増幅器を示す回路図、 第4C図は、本発明による増幅装置に用いるものであっ
て、伝達関数における第６周波数F6を調整する簡単な調
整回路を有する相互アドミッタンス増幅器を示す回路
図、 第4D図は、本発明による増幅装置における相互アドミッ
タンス増幅器に用いるものであって、相互アドミッタン
ス増幅器の伝達関数における第６周波数F6を調整する調
整回路と、電流増倍回路とを有する相互コンダクタンス
増幅器を示す回路図、 第5A図は、本発明による増幅装置に用いるものであっ
て、入力段の第１実施例を有する負帰還相互インピーダ
ンス増幅器を示す回路図、 第5B図は、第5A図に示す相互アドミッタンス増幅器用の
入力段の第２実施例を示す回路図である。 １……電流減算回路、10……電圧増幅器 12,24……基準電圧源 19,415r,425r,429r……相互コンダクタンス増幅器 211……相互インピーダンス増幅器 305……相互アドミッタンス回路 315,325……相互アドミッタンス増幅器 415c……相互サセプタンス増幅器 417r……第１調整回路、417c……第２調整回路 427r……調整回路、431r……電流増倍回路 501A,501B……入力段 503……負帰還相互インピーダンス増幅器 517……出力段（プッシュプル増幅器）

Claims (24)

    (57)【特許請求の範囲】
  1. 【請求項１】相互アドミッタンス回路と、相互インピー
    ダンス増幅器とを具える増幅装置であって、前記の相互
    アドミッタンス回路の入力端子は増幅装置の入力端子に
    結合されており、前記の相互インピーダンス増幅器の入
    力端子は相互アドミッタンス回路の出力端子に結合さ
    れ、前記の相互インピーダンス増幅器の出力端子は増幅
    装置の出力端子に結合されており、前記の相互インピー
    ダンス増幅器の伝達関数の係数は第１周波数F1以上で一
    次減少を呈し且つ第２周波数F2以上で二次減少を呈し、
    前記の相互インピーダンス増幅器は電流負帰還回路によ
    って負帰還されるようになっている増幅装置において、 前記の電流負帰還回路は負帰還インピーダンスを以って
    構成され、第２周波数F2以下のこの負帰還インピーダン
    スの伝達関数の係数の逆数が相互インピーダンス増幅器
    の伝達関数の係数よりも小さく、この負帰還インピーダ
    ンスの伝達関数の係数は第３周波数F3以上で一次減少を
    呈し、従って負帰還相互インピーダンス増幅器の伝達関
    数の係数が前記の第３周波数にほぼ等しい第４周波数以
    上で一次減少を呈するとともに第２周波数F2以上にある
    第５周波数F5以上で二次減少を呈するようになってお
    り、 前記の相互アドミッタンス回路の伝達関数の係数は前記
    の第４周波数F4にほぼ等しい第６周波数以上で一次増大
    を呈し、従って増幅装置の伝達関数の係数が前記の第５
    周波数F5以上で一次減少を呈するようになっており、 前記の相互インピーダンス増幅器が低オーム抵抗の電流
    入力端子を有し、その入力インピーダンスの伝達関数の
    係数が少なくとも第５周波数F5以下の周波数に対し負帰
    還インピーダンスの伝達関数の係数よりも小さくなって
    いることを特徴とする増幅装置。
  2. 【請求項２】請求項１に記載の増幅装置において、前記
    の第２周波数F2が第５周波数F5のほぼ５分の１よりも大
    きいことを特徴とする増幅装置。
  3. 【請求項３】請求項１または２に記載の増幅装置におい
    て、前記の第３周波数F3が第５周波数F5のほぼ５分の１
    よりも大きいことを特徴とする増幅装置。
  4. 【請求項４】請求項１〜３のいずれか一項に記載の増幅
    装置において、前記の第３周波数F3が第２周波数F2より
    も大きくないことを特徴とする増幅装置。
  5. 【請求項５】請求項１〜４のいずれか一項に記載の増幅
    装置において、前記の負帰還インピーダンスが抵抗及び
    コンデンサの並列回路を有していることを特徴とする増
    幅装置。
  6. 【請求項６】請求項１〜５のいずれか一項に記載の増幅
    装置において、前記の相互アドミッタンス回路が抵抗及
    びコンデンサの並列回路を有していることを特徴とする
    増幅装置。
  7. 【請求項７】請求項１〜５のいずれか一項に記載の増幅
    装置において、前記の相互アドミッタンス回路が、抵抗
    及びコンデンサの並列回路により縮退される差動増幅器
    を有する相互アドミッタンス増幅器であることを特徴と
    する増幅装置。
  8. 【請求項８】請求項１〜５のいずれか一項に記載の増幅
    装置において、前記の相互アドミッタンス回路が、相互
    コンダクタンス増幅器及び相互サセプタンス増幅器の並
    列回路を有する相互アドミッタンス増幅器であることを
    特徴とする増幅装置。
  9. 【請求項９】請求項８に記載の増幅装置において、前記
    の相互コンダクタンス増幅器が、抵抗により縮退される
    差動増幅器を有し、前記の相互サセプタンス増幅器がコ
    ンデンサにより縮退される差動増幅器を有していること
    を特徴とする増幅装置。
  10. 【請求項１０】請求項１〜６のいずれか一項に記載の増
    幅装置において、前記の相互アドミッタンス回路が、こ
    の相互アドミッタンス回路の伝達関数における第６周波
    数F6を調整する調整手段を有していることを特徴とする
    増幅装置。
  11. 【請求項１１】請求項７〜９のいずれか一項に記載の増
    幅装置において、前記の相互アドミッタンス増幅器が相
    互アドミッタンス増幅器の伝達関数における第６周波数
    F6を調整する調整手段を有していることを特徴とする増
    幅装置。
  12. 【請求項１２】請求項10または11に記載の増幅装置にお
    いて、前記の調整手段は、抵抗の抵抗値及びコンデンサ
    の容量値の双方またはいずれか一方を調整する手段を以
    って構成されていることを特徴とする増幅装置。
  13. 【請求項１３】請求項11に記載の増幅装置において、前
    記の調整手段が第１調整回路と第２調整回路とを具え、
    第１調整回路では、相互アドミッタンス増幅器の入力端
    子における入力電圧及び相互コンダクタンス増幅器の相
    互コンダクンスに依存する電流のどの部分を相互アドミ
    ッタンス増幅器の電流出力端子に流すかを第１調整抵抗
    によって決定しうるようになっており、前記の第２調整
    回路では、相互アドミッタンス増幅器の入力端子におけ
    る入力電圧と相互サセプタンス増幅器の相互サセプタン
    スとに依存する電流のどの部分を相互アドミッタンス増
    幅器の電流出力端子に流すかを第２調整抵抗によって決
    定しうるようになっていることを特徴とする増幅装置。
  14. 【請求項１４】請求項13に記載の増幅装置において、前
    記の調整回路の少なくとも一方に２つの交差結合差動増
    幅器が設けられ、その出力端子が相互アドミッタンス増
    幅器の出力端子に結合され且つ入力端子が抵抗により縮
    退される他の差動増幅器のそれぞれの出力端子に結合さ
    れ、この他の縮退差動増幅器の第１入力端子が調整抵抗
    の摺動接点に結合されているとともに第２入力端子が基
    準電圧端子に結合されていることを特徴とする増幅装
    置。
  15. 【請求項１５】請求項１〜14のいずれか一項に記載の増
    幅装置において、前記の相互インピーダンス増幅器が入
    力段を有し、この入力段は第１差動増幅器と第２差動増
    幅器とを有し、第１差動増幅器は第１及び第２トランジ
    スタを有し、第１トランジスタのエミッタは第２トラン
    ジスタのエミッタ及び第１電流源に結合され、第１トラ
    ンジスタのコレクタは相互インピーダンス増幅器の入力
    端子に結合され、第２トランジスタのコレクタは基準電
    圧端子に結合され、前記の第２差動増幅器は第３及び第
    ４トランジスタを有し、第３トランジスタのエミッタは
    第４トランジスタのエミッタ及び第２電流源に結合さ
    れ、第３及び第４トランジスタのベースは第２及び第１
    トランジスタのベース及びコレクタにそれぞれ結合さ
    れ、第４トランジスタのコレクタは入力段の第１出力端
    子に結合され、第３トランジスタのコレクタは入力段の
    第２出力端子に結合されていることを特徴とする増幅装
    置。
  16. 【請求項１６】請求項１〜14のいずれか一項に記載の増
    幅装置において、前記の相互インピーダンス増幅器が入
    力段を有し、この入力段は第１差動増幅器と、第２差動
    増幅器と、第５トランジスタと、第６トランジスタとを
    有し、第１差動増幅器は第１及び第２トランジスタを有
    し、第１トランジスタのエミッタは第２トランジスタの
    エミッタ及び第１電流源に結合され、第１トランジスタ
    のコレクタは相互インピーダンス増幅器の入力端子に結
    合され、第２トランジスタのコレクタは基準電圧端子に
    結合され、前記の第２差動増幅器は第３及び第４トラン
    ジスタを有し、第３トランジスタのエミッタは第４トラ
    ンジスタのエミッタ及び第２電流源に結合され、第１お
    よび第２トランジスタのベースは第４および第３トラン
    ジスタのベースおよびコレクタにそれぞれ結合され、前
    記の第５トランジスタのベースは相互インピーダンス増
    幅器の入力端子に結合され、第５トランジスタのエミッ
    タは第４トランジスタのコレクタに結合され、第５トラ
    ンジスタのコレクタは入力段の第１出力端子に結合さ
    れ、前記の第６トランジスタのベースは基準電圧端子に
    結合され、第６トランジスタのエミッタは第３トランジ
    スタのコレクタに結合され、第６トランジスタのコレク
    タは入力段の第２出力端子に結合されていることを特徴
    とする増幅装置。
  17. 【請求項１７】請求項15または16に記載の増幅装置にお
    いて、前記の第２トランジスタのコレクタが第３差動増
    幅器を経て基準電圧端子に結合され、この第３差動増幅
    器の出力端子は第２トランジスタのコレクタに結合さ
    れ、前記の第３差動増幅器の反転入力端子は相互インピ
    ーダンス増幅器の入力端子に結合され、前記の第３差動
    増幅器の非反転入力端子は基準電圧端子に結合されてい
    ることを特徴とする増幅装置。
  18. 【請求項１８】請求項15〜17のいずれか一項に記載の増
    幅装置において、前記の相互インピーダンス増幅器の入
    力段の第１および第２出力端子に結合されたコレクタが
    共通ゲート構造に配置した電界効果トランジスタにより
    入力段の前記の第１および第２の出力端子にそれぞれ結
    合されていることを特徴とする増幅装置。
  19. 【請求項１９】請求項15〜18のいずれか一項に記載の増
    幅装置において、前記の相互インピーダンス増幅器の入
    力段の第１出力端子が出力段の第１入力端子に結合さ
    れ、前記の相互インピーダンス増幅器の入力段の第２出
    力端子が電流ミラー回路により出力段の第２入力端子に
    結合され、前記の出力段の出力端子が相互インピーダン
    ス増幅器の出力端子に結合されていることを特徴とする
    増幅装置。
  20. 【請求項２０】請求項19に記載の増幅装置において、前
    記の出力段はプッシュプル増幅器を以って構成されてい
    ることを特徴とする増幅装置。
  21. 【請求項２１】請求項20に記載の増幅装置において、前
    記のプッシュプル増幅器は第1,第2,第３および第４電界
    効果トランジスタを有し、第１電界効果トランジスタの
    ゲートおよびドレインは出力段の第２入力端子に結合さ
    れ、第２電界効果トランジスタのゲートは第１電界効果
    トランジスタのゲートに結合され、第２電界効果トラン
    ジスタのソースは出力段の出力端子に結合され、第３電
    界効果トランジスタのソースは出力段の出力端子に結合
    され、第３電界効果トランジスタのゲートは出力段の第
    １入力端子に結合され、第４電界効果トランジスタのソ
    ースは第１電界効果トランジスタのソースに結合され、
    第４電界効果トランジスタのゲートおよびドレインは第
    ３電界効果トランジスタのゲートに結合され、第１およ
    び第２電界効果トランジスタは第３および第４電界効果
    トランジスタの導電型とは逆の導電型をしていることを
    特徴とする増幅装置。
  22. 【請求項２２】請求項１〜21のいずれか一項に記載した
    増幅装置に適した相互アドミッタンス回路および相互イ
    ンピーダンス増幅器を有することを特徴とする集積増幅
    回路。
  23. 【請求項２３】請求項22に記載の集積増幅回路におい
    て、この集積増幅回路内の抵抗の抵抗値とこの集積増幅
    回路の外部における抵抗の抵抗値との商を相互アドミッ
    タンス内の電流に乗じる電流乗算回路を有していること
    を特徴とする集積増幅回路。
  24. 【請求項２４】請求項１〜21のいずれか一項に記載の増
    幅装置を有する増幅器を具えることを特徴とする表示装
    置。
JP63267323A 1987-10-28 1988-10-25 増幅装置 Expired - Fee Related JP2677635B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8702559 1987-10-28
NL8702559 1987-10-28

Publications (2)

Publication Number Publication Date
JPH01152805A JPH01152805A (ja) 1989-06-15
JP2677635B2 true JP2677635B2 (ja) 1997-11-17

Family

ID=19850823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63267323A Expired - Fee Related JP2677635B2 (ja) 1987-10-28 1988-10-25 増幅装置

Country Status (5)

Country Link
US (1) US4872209A (ja)
EP (1) EP0314218B1 (ja)
JP (1) JP2677635B2 (ja)
KR (1) KR970005286B1 (ja)
DE (1) DE3856194T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130201A (ja) * 1987-11-16 1989-05-23 Nakamichi Corp 制御方法
US5512856A (en) * 1994-12-23 1996-04-30 At&T Corp. Method and apparatus for nonlinear compensation
US5734294A (en) * 1996-02-15 1998-03-31 Raytheon Company Large swing wide band high order programmable active filters
GB9821361D0 (en) * 1998-10-02 1998-11-25 Secr Defence Brit Frequency to frequency de-randomiser circuit
US7009438B2 (en) * 1999-10-08 2006-03-07 Lucent Technologies Inc. Trans-admittance trans-impedance logic for integrated circuits
KR200235040Y1 (ko) * 2000-12-29 2001-09-26 한국전력공사 다기능 편출용 디형 랙크 구조
KR100530738B1 (ko) * 2001-08-11 2005-11-28 한국전자통신연구원 트랜스어드미턴스 증폭기
KR100530740B1 (ko) * 2001-08-11 2005-11-28 한국전자통신연구원 주파수-종속 부성 저항기
US7332971B2 (en) 2004-06-10 2008-02-19 Agency For Science, Technology And Research Multi-gigabit/s transimpedance amplifier for optical networks
US8531241B1 (en) * 2011-01-26 2013-09-10 Applied Micro Circuits Corporation System and method for process, voltage, temperature (PVT) stable differential amplifier transfer function
EP2779438B1 (en) * 2013-03-15 2016-10-26 Dialog Semiconductor B.V. DC blocker for a high gain amplifier circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660773A (en) 1970-02-05 1972-05-02 Motorola Inc Integrated circuit amplifier having an improved gain-versus-frequency characteristic

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4574249A (en) * 1981-09-08 1986-03-04 At&T Bell Laboratories Nonintegrating lightwave receiver
US4540952A (en) * 1981-09-08 1985-09-10 At&T Bell Laboratories Nonintegrating receiver
NL8300078A (nl) * 1983-01-11 1984-08-01 Philips Nv Versterkerschakeling.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660773A (en) 1970-02-05 1972-05-02 Motorola Inc Integrated circuit amplifier having an improved gain-versus-frequency characteristic

Also Published As

Publication number Publication date
KR970005286B1 (ko) 1997-04-15
EP0314218A1 (en) 1989-05-03
DE3856194T2 (de) 1998-12-24
EP0314218B1 (en) 1998-05-27
KR890007492A (ko) 1989-06-20
DE3856194D1 (de) 1998-07-02
JPH01152805A (ja) 1989-06-15
US4872209A (en) 1989-10-03

Similar Documents

Publication Publication Date Title
JP3505120B2 (ja) 絶対温度、容量及びクロック周波数に比例する基準信号を発生するスイッチトキャパシタバイアス回路
Meyer et al. A DC to 1-GHz differential monolithic variable-gain amplifier
JP2677635B2 (ja) 増幅装置
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
JP3390093B2 (ja) 差動増幅器
AU2007219317A1 (en) Differential Amplifier with Current Source Controlled through Differential Feedback
KR890001892B1 (ko) 전압가산회로
JPH07112132B2 (ja) 広帯域差動増幅器
US6710654B2 (en) Bipolar class AB folded cascode operational amplifier for high-speed applications
JPH0714135B2 (ja) フィルタ回路
JPH01161904A (ja) 移相発振器
EP0475507B1 (en) Amplifier arrangement
US4779057A (en) Cascode amplifier with nonlinearity correction and improve transient response
KR930002040B1 (ko) 증폭기
JP3404209B2 (ja) トランスインピーダンス増幅器回路
JPH03278610A (ja) 平衡フィルタ回路
US6710655B2 (en) Bipolar emitter couple pair transconductor for high speed operational amplifiers
JPH07142941A (ja) 増幅器出力段
JPH0346581Y2 (ja)
JPH06216662A (ja) 増幅器の位相補償回路
JP2901248B2 (ja) 可変リアクタンス回路
EP0673111A1 (en) Differential pair arrangement
JP2679402B2 (ja) オフセット補償回路およびそれを用いた増幅器
JP3283112B2 (ja) エミッタホロワ回路
JPH0630425B2 (ja) 広帯域可変利得増幅回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees