JP2679402B2

JP2679402B2 - オフセット補償回路およびそれを用いた増幅器

Info

Publication number: JP2679402B2
Application number: JP2319038A
Authority: JP
Inventors: 博仁小塙
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1990-11-21
Filing date: 1990-11-21
Publication date: 1997-11-19
Anticipated expiration: 2012-11-19
Also published as: JPH04188906A

Description

【発明の詳細な説明】産業上の利用分野本発明は、増幅器の入力電流を補償するバイアス回路
に係わり、高入力インピーダンスのエミッタホロワ回路
や差動回路等のバイアス回路に関する。

従来の技術半導体集積回路（以下、ICという）において、種々の
増幅器や信号処理回路が用いられている。入出力のイン
ピーダンス変換回路として、従来より第６図のようなエ
ミッタホロワ回路が知られている。

以下に、第６図を参照しながら説明する。

図に示すように、このエミッタホロワ回路は、トラン
ジスタ１のエミッタが電流源２に接続されており、ベー
スが電源端子３と接地電位との間を抵抗R₁とR₂で抵抗分
割された電圧を印加されて直流動作の設定が行われる。
そして、交流の入力信号は結合容量４を介して信号源５
からトランジスタ１のベースに入力される。出力信号は
出力端６に出力され、入出力間の利得は１である。この
増幅回路は、入力インピーダンスが高く、出力インピー
ダンスが低いという特徴がある。

次に、回路の動作電圧の設定し易さ、温度特性の良好
さからICに多用される差動回路について説明する。

以下に、第７図を参照しながらバイアス回路および差
動増幅回路の従来例について説明する。

第７図に示すように、従来の差動増幅回路はトランジ
スタ７および８のエミッタが互いに結合され、その結合
点に電流源９が接続される。トランジスタ７および８の
コレクタにはそれぞれ他端が電源端子３に接続された負
荷抵抗R₅およびR₆の一端に接続されて差動増幅回路を構
成する。

差動入力端であるトランジスタ７および８のベース
は、電圧源10からバイアス用の抵抗R₃およびR₄を介して
直流バイアスされる。

この構成で、直流的な動作点が設定され、負荷抵抗R₅
とR₆およびR₃とR₄の抵抗値を等しくし、トランジスタ７
と８を同一特性にすれば、差動増幅回路の出力端11と12
に等しい直流電圧が出力される。そして、信号源５の交
流電圧が結合容量４を介してトランジスタ７のベースに
入力されると、出力端11と12に絶対値が等しくて逆位相
の交流電圧が出力される。出力端11および12の直流的な
動作電圧が等しいと、その出力端に次段の差動増幅回路
の入力端を直接接続することが可能となる。このこと
は、外部端子の数が限定されるICにおいて、高利得の増
幅回路を構成する上で好都合である。

一般的に、IC内部に構成される抵抗は、絶対値のバラ
ツキおよび温度係数が大きく、このことは回路の特性バ
ラツキを少なくするという面で不利である。しかしなが
ら、ICの同一チップ内に構成されるトランジスタおよび
抵抗は、素子の電気的特性やその温度特性の整合性が良
い。このことが素子の相対特性を揃えていればバランス
の良い電気的特性が得られる差動増幅回路がICに多用さ
れる理由となっている。

発明が解決しようとする課題しかし、第６図の従来のエミッタホロワ回路では、ト
ランジスタ１のベース電流I_Bが抵抗R₁に流れることによ
って、トランジスタ１のベース電位V_Bがとなり、単純にV_CCをR₁とR₂で抵抗分割した場合に対し
て（−I_B・R₁）R₂/（R₁＋R₂）のオフセット電圧を発生
する。第６図の従来例では、高入力インピーダンスを実
現するために、バイアス用の抵抗R₁およびR₂を高抵抗に
すると、オフセット電圧が大きくなり、ベース電位が抵
抗分割比で単純に決定されない、トランジスタの直流電
流増幅率h_FEの温度変化によってベース電位が温度変化
する等の問題が生じる。

本発明の第１の目的は、出力端に接続されるトランジ
スタ１のベース電流を相殺し、トランジスタ１のベース
電流が信号源およびバイアス回路に影響しないオフセッ
ト補償回路を提供することにある。

もう一つの従来例である第７図の差動増幅回路に基づ
いて高入力インピーダンスの増幅器を構成するとき、動
作点のバランスを維持するには抵抗R₃およびR₄を同じよ
うに高抵抗にしなければならない。この時、信号源５の
内部インピーダンスは一般的に比較的低い値であり、ト
ランジスタ７のベースに飛来ノイズが混入する心配がほ
とんど無い。しかし、トランジスタ８のベース入力側は
高入力インピーダンスになり、トランジスタ８のベース
から飛来ノイズが混入しやすくなる。例えば、拡散抵抗
で構成された抵抗R₄の酸化膜上に他の回路ブロックの配
線層を覆わしたり、トランジスタ８のベースと抵抗R₂を
結ぶ配線と他の回路ブロックの配線とが隣接したりする
と、配線間で容量結合や誘導結合が発生し、その結果、
他の回路ブロックの信号が混入するというクロストーク
の問題が発生する。また、抵抗R₄の抵抗値が高くなる
と、抵抗から発生する熱雑音が大きくなり、増幅器のSN
比が悪化する。

そこで、このような問題だけを解決するのであれば、
第８図に示すようにトランジスタ８のベースをバイアス
用電圧源10に直結し、ベース端子を低インピーダンスに
すればよい。しかし、トランジスタ７のベース電流I_B7
が抵抗R₃を介してベースに供給されるため、抵抗R₃の電
圧降下が差動対トランジスタ7,8の直流動作電流I₁,I₂の
バランスを崩す原因となる。

ボルツマン定数をＫ、絶対温度をＴ、単位電荷量を
ｑ、トランジスタの直流電流増幅率をh_FEとすると、I₁
とI₂の電流比はで表わされ、（２）式より差動対トランジスタ7,8の電
流動作電流の比が、h_FEおよび抵抗R₃の大きさで変化す
ることが判る。

負荷抵抗R₅,R₆の値が等しい時、この電流比が１以外
の値になると、負荷抵抗R₅とR₆の間で端子間電圧の差が
生じる。ある周囲温度に限って言えば、I₁とI₂の比とR₅
とR₆の比を逆比例にすれば、入力端にオフセット電圧が
生じても出力端でオフセット電圧を解消できる。しか
し、h_FEおよび拡散抵抗は大きな温度係数を有している
ため、温度によって出力オフセット電圧が変化すること
になり、このようなR₅とR₆の抵抗比でオフセット電圧を
調整する手段は根本対策とはならない。

差動回路の出力端にオフセット電圧が発生すると、差
動回路の出力端に接続された増幅器13がその電圧をさら
に増幅することにより、後段増幅器の出力端14のオフセ
ット電圧が大きくなり過ぎて多段直結の増幅器を構成す
ることが困難となる。

本発明の第２の目的は、バイアス用抵抗が無限大に近
い値であっても、差動対トランジスタの電流バランスを
平衡に保たれる差動増幅回路のバイアス手段を提供する
ことである。

課題を解決するための手段第１の目的を達成するために本発明のオフセット補償
回路は、所定の第１のバイアス電圧がベースに印加さ
れ、コレクタに第１の電流原と入力端子とを接続し、エ
ミッタに第２の電流源を接続した第１のトランジスタに
よって構成され、前記入力端子にベースを接続しエミッ
タに第３の電流源を接続した増幅用の第２のトランジス
タの直流動作エミッタ電流の値と、前記第１および第２
の電流原の電流値とを等しく設定される。

第２の目的を達成するために本発明の増幅器は、所定
の第１のバイアス電圧がベースに印加され、コレクタに
第１の電流源と入力端子とを接続し、エミッタに第２の
電流源を接続した第１のトランジスタと、前記入力端子
にベースを接続した増幅用の第２のトランジスタと、前
記第２のトランジスタのエミッタとエミッタを共通接続
し、ベースに第２のバイアス電圧が印加された第３のト
ランジスタとを備え、前記第2,第３のトランジスタが平
衡動作している時のエミッタ電流と前記第1,第２の電流
源の電流が等しく設定された構成となっている。

作用第１の構成によって、第１の電流源の電流から第１の
トランジスタのコレクタ電流を差し引いた電流が、第２
のトランジスタのベースに供給され、前記差し引いた電
流と第２のトランジスタのベース電流が均衡することに
よって、増幅器の入力インピーダンスが高くでき、第２
のトランジスタにベースバイアスを与える手段に影響し
ないオフセット補償回路が実現できる。

第２の構成によって、第１の電流源の電流から第１の
トランジスタのコレクタ電流を差し引いた電流が、第２
のトランジスタのベースに供給され、第2,第３のトラン
ジスタからなる差動対トランジスタが平衡状態となる条
件で、前記差し引いた電流と第２のトランジスタのベー
ス電流が均衡し、第２のトランジスタのベース電位が第
２のバイアス電源の電圧と等しくなり、特にバイアス用
抵抗を必要としない差動増幅回路が実現できる。

実施例第１図を参照しながら第１の実施例について説明す
る。

第１の実施例の目的は、増幅器用のトランジスタのベ
ース電流を相殺して、増幅器の入力インピーダンスを高
くし、ベースに与えるバイアス手段にベース電流を流さ
ないオフセット補償回路を提供することにある。

第１図に示すように、第１の実施例は、電源電圧V_CC
と接地電位間を抵抗R₁およびR₂によって抵抗分割して増
幅器用のトランジスタ１のベースにバイアス電圧を与え
るバイアス回路と、トランジスタ１のエミッタに第３の
電流源２と出力端６が接続されたエミッタホロワ回路
と、ベースが第１の電圧源15に接続され、コレクタがト
ランジスタ１のベースと第１の電流源16に接続され、エ
ミッタに第２の電流源17に接続された第１のトランジス
タ18によるオフセット補償回路とによって構成される。

第１の実施例の動作について説明する。

このような回路構成全体としては入出力のインピーダ
ンス変換器として機能し、入力信号はトランジスタ１の
ベースに接続された結合容量４を介して信号源５から入
力され、出力端６に利得１で低インピーダンスで出力さ
れる。

第１の電流源16、第２の電流源17、第３の電流源２の
電流値を全て等しくし、第１のトランジスタ18と第２の
トランジスタ１に整合性の良いトランジスタを選択する
と、第１の電流源16の電流から第１のトランジスタ18の
コレクタ電流を差し引いた電流の値が、トランジスタ18
のベース電流の値に対応し、その電流がオフセットの補
償電流となる。そして、第２のトランジスタ１のベース
電流は前記補償電流によって補給されるため、抵抗R₁,R
₂から成るバイアス回路からトランジスタ１のベースに
電流を供給する必要性がなくなる。すなわち、バイアス
回路はトランジスタ１のベースに電圧を与えるだけで良
く、抵抗R₁およびR₂が高抵抗であっても、トランジスタ
１のベースのバイアス電圧が抵抗分割比で決定すること
ができ、トランジスタのh_FEの温度変化によってバイア
ス電圧が変化することが無くなり、高入力インピーダン
スのエミッタホロワ回路の回路設計が容易になる。

なお、IC内部に整合性の良いトランジスタを形成する
手段としては、トランジスタの形状を大きくし、同一形
状のものを、同一方向に、近接して配置する手段が有す
ることは従来より知られている。また、バイアス回路
は、固定電圧源から一本の抵抗を介してトランジスタ１
のベースに印加する手段であっても同様の降下が得られ
る（図示せず）。また、増幅器としてエミッタホロワ回
路を用いて説明したが、トランジスタ１のエミッタと接
地電位間にコンデンサを付加し、コレクタに負荷抵抗を
付加してコレクタから出力信号を取出すような増幅器で
あっても同様の効果が得られる（図示せず）。

次に第２図を参照しながら第２の実施例について説明
する。

第２の実施例の目的は、本発明のオフセット補償回路
によって第２のトランジスタのベース電流を相殺し、ホ
ールド電圧の変動が少ないサンプルホールド回路を提供
することにある。

第２図は、第１図と同一機能の部分に同一番号を付し
ている。第２図に示すように、第２の実施例は、トラン
ジスタ１のエミッタに第３の電流源２と出力端６が接続
されたエミッタホロワ回路と、ベースが第１の電圧源15
に接続され、コレクタがトランジスタ１のベースと第１
の電圧源16に接続され、エミッタに第２の電流源17に接
続された第１のトランジスタ18によるオフセット補償回
路と、第２のトランジスタ１のベースと接地電位間に接
続される容量20による保持回路と、信号源５とトランジ
スタ１のベースの間に接続されたスイッチ手段19により
構成される。スイッチ手段は、リレーのような機械的な
スイッチ、またはMOS型トランジスタ，バイポーラトラ
ンジスタのような電子的なスイッチのどちらを用いても
よい。

第２の実施例の動作について説明する。

このような構成のサンプルホールド回路は、スイッチ
手段19が閉じている時、容量20に蓄積される電荷は信号
源５の電圧に応じて充放電し、エミッタホロワ用のトラ
ンジスタ１は、ベースに印加される信号源５の電圧に応
じて動作し、信号源５の電圧からベース・エミッタ間電
圧（以下V_BEという）だけシフトした電圧を出力端に出
力する。

制御信号によってスイッチ手段19が開放され時は、エ
ミッタホロワ回路の出力端６は容量20に保持された電圧
からV_BEだけシフトした電圧を出力する。この時、容量2
0から電荷が抜ける電流経路があると、保持電圧が一定
に保つことができない。トランジスタ１が導通状態を維
持するにはベース電流の供給が必要であるが、このベー
ス電流はオフセット補償回路から補給されるため、容量
20の電荷の移動を防止でき、一定の電圧が保持できる好
適なサンプルホールド回路が実現できる。

次に第３図を参照しながら第３の実施例について説明
する。

第３の実施例の目的は、本発明のオフセット補償回路
によって第２のトランジスタのベース電流を相殺し、入
力バイアス抵抗を用いなくても差動対トランジスタの直
流動作電流のバランスが保たれ、入力オフセット電圧が
発生しない差動増幅回路を提供することにある。

第３図は、従来例の第８図および第1,第２の実施例の
第１図，第２図と同一箇所が同一番号で付与されてい
る。

第３図に示すように、第３の実施例は、コレクタが第
１の電流源16と差動回路の一方のトランジスタ７のベー
スに接続され、ベースが第１の電圧源15に接続され、エ
ミッタが第２の電流源17に接続された第１のトランジス
タ18によるオフセット補償回路と、ベースが第２の電圧
源10に接続された第３のトランジスタ８と前記第２のト
ランジスタ７のエミッタが共通接続され、その共通接続
点に電流源９が接続され、前記第2,第３のトランジスタ
のコレクタに負荷抵抗R₅,R₆がそれぞれ接続された差動
回路により構成される。

このように構成において、差動回路が平衡状態にある
直流動作時の第２のトランジスタ７のエミッタ電流の電
流値と、第１の電流源16および第２の電流源17の電流値
を等しく設定すれば、差動対のトランジスタ7,8が平衡
状態を保つのに必要なトランジスタ７のベース電流はオ
フセット補償回路から補給され、トランジスタ7,8のベ
ース・エミッタ間電圧が等しい状態になるためにトラン
ジスタ７のベース電位は電圧源10の電圧と等しくなる。
言い換えれば、電流源９の電流値を第1,第２の電流源1
6,17の電流値の２倍にすれば、入力オフセット電圧がな
い差動回路が構成できる。

トランジスタ７のベースバイアスは、オフセット補償
回路によってなされるために、第７図，第８図に示す従
来例のように、電圧源10とトランジスタ７のベース間の
バイアス用の抵抗R₃が特に必要とされない。トランジス
タ7,8のエミッタ抵抗をr_e7,r_e8とすると、差動回路の入
力インピーダンスは（r_e7＋r_e8）（h_FE＋//R₃で表わさ
れるが、第３の実施例では抵抗R₃を特に必要としない事
と、トランジスタ８のベースが電圧源10に接続されるこ
とにより低インピーダンスになっていることから、高入
力インピーダンスでオフセット電圧がなく、飛来ノイズ
やクロストークの影響を受けにくい差動回路が実現でき
る。

電圧源15の電圧は、信号源５の入力信号レベルと電圧
源10の電圧との兼合いで決定されるが、トランジスタ18
が飽和状態にならないように留意して、所定の値に設定
する。このような差動回路は、負荷抵抗R₅,R₆を同一抵
抗値にし、トランジスタ7,8のコレクタに次段の差動回
路13の入力端を接続すれば多段直結の差動回路が構成さ
れる。

次に、第４図を参照しながら第４の実施例について説
明する。

第４図は、差動回路の出力形態が異なるが、第３図の
差動回路の入力バイアスの手段を具体化した具体例であ
り、第３図と同一箇所が同一番号で付与されている。

第４図の実施例の差動回路は、トランジスタ21〜24の
ベースを共通接続した端子25に固定電圧を加え、それぞ
れのエミッタに接続された抵抗R₇〜R₁₀によって各コレ
クタ電流を設定する。

第１の電流源16は、トランジスタ24と、そのコレクタ
電流をカレントミラーする逆極性のトランジスタ26,27,
28から成るカレントミラー回路とで構成する、そして、
第２の電流源17はトランジスタ23で構成し、電流源９は
トランジスタ21と22を並列接続して構成する。そして、
差動回路31は、差動対トランジスタ7,8のエミッタの共
通接続点がトランジスタ21,22のコレクタに接続され、
トランジスタ７のベースがオフセット補償回路の出力端
に接続され、トランジスタ８のベースが第２の電圧源10
にバイアスされ、トランジスタ７のコレクタ電流がトラ
ンジスタ29,30より成るカレントミラー回路でミラーさ
れ、その出力端であるトランジスタ30のコレクタがトラ
ンジスタ８のコレクタに接続されて構成される。オフセ
ット補償回路32は、ベースが第１の電圧源に接続され、
コレクタが第１の電流源であるトランジスタ27のコレク
タと差動回路31の入力端に接続され、エミッタが第２の
電流源であるトランジスタ23のコレクタに接続されたト
ランジスタ18によって構成される。以上述べたように、
第４の実施例は差動回路31とオフセット補償回路32で構
成される。

この構成において、トランジスタ21〜24が同一特性と
し、抵抗R₇〜R₁₀が同一抵抗値のものとし、差動対トラ
ンジスタ7,8と第１のトランジスタ18が同一特性であっ
て、前記カレントミラー回路のミラー比が１で、差動対
トランジスタ7,8のアクティブ・ロードとなるトランジ
スタ29,30のミラー比が１であるものとする。

このように回路条件に設定すると、回路動作を考える
上で楽であり、回路設計やマスク設計が容易になる。例
えば、第４図に示す差動回路31は、負荷がアクティブロ
ードになっているため、トランジスタ７のコレクタ電流
がトランジスタ８のコレクタに流れ込み、アクティブロ
ードのミラー比によって差動対トランジスタ7,8の動作
電流が変化し、そのミラー比の変化が入力オフセット電
圧に影響する。そこで、アクティブロードのミラー比が
１以外の時、差動対トランジスタ7,8のエミッタ面積比
をアクティブロードのミラー比に合せて、差動対トラン
ジスタ7,8の飽和電流I_Sの比をミラー比に合せ込むこと
によって、差動回路の入力または出力のオフセット電圧
を調整する手段がある。しかし、この手段をICに適用し
た場合、トランジスタの形状が異なることによって拡散
プロフィールが変化し、バラツキの大きさがトランジス
タの大きさによって変化することになり、回路特性のバ
ラツキを押さえることが困難になる。

IC内に形成される素子間で整合性を持たせる場合は、
素子がトランジスタであっても、抵抗であっても、同一
形状にし、同一方向に配置し、整合性を持たせる素子同
志を近接し、素子形状を大きくする等の配慮を行えば、
容量に整合性が保たれる。しかし、これらの手段は素子
特性の相対バラツキをできる限りゼロに近づける手段で
あって、素子の相対バラツキをゼロにはできないと言っ
てもよい。

第２の電圧源10と第２のトランジスタ７のベースに接
続された抵抗R₁₃は、第３の実施例で説明したようにオ
フセット補償回路32および差動回路31が理想的に設計さ
れていれば特に必要の無いものである。しかし、素子の
相対バラツキによって、トランジスタ27とトランジスタ
23が電流が少し不平衡になっても、余分な電流が抵抗R
₁₃を介して電圧源10に迂回して流れ、抵抗R₁₃はオフセ
ット電圧のバラツキを小さくする役目を果たすことがで
きる。

第４図の差動回路の出力手段は、アクティブロードの
出力トランジスタ30と差動対トランジスタ８のコレクタ
同志の接続点と、電圧源33との間に接続された抵抗R₁₄
が、差動回路の負荷抵抗となり、抵抗R₁₄の両端に交流
電圧が出力される。そして、この回路の特色は、電圧源
33の電圧を任意に選ぶことによって、出力端34に接続さ
れる増幅器の動作点に合せ込みができることである。

最後に、第５図を参照しながら第５の実施例について
説明する。

第５の実施例の目的は、本発明のオフセット補償回路
で初段差動回路の入力電流の補償を行い、入力バイアス
抵抗を用いなくても差動回路の電流バランスを保ち、次
段の差動回路の入力直流電圧が任意に設定できる多段直
結差動増幅回路を提供することにある。

第５図は、第４図の実施例、第８図の従来例と同一箇
所には同一番号が付与されている。

第５の実施例の差動回路は、トランジスタ21〜24とト
ランジスタ35のベースを共通接続した端子25に固定電圧
を加え、そのエミッタに接続される抵抗R₇〜R₁₀とR₁₅を
同一抵抗値に設定し、トランジスタ21〜24と35のそれぞ
れが同一電流が発生する電流源を構成する。トランジス
タ24のコレクタは、逆極性のトランジスタ26,28で構成
されるカレントミラーの入力手段に接続され、ダイオー
ド電圧を発生させる逆極性のトランジスタ26のベースに
逆極性のトランジスタ27,36,37,38のベースを共通接続
し、入力手段のトランジスタ26およびそれらのトランジ
スタエミッタに接続される抵抗R₁₁,R₁₂,R₁₆〜R₁₈を同一
抵抗値とし、トランジスタ27,36,37,38が同一電流を発
生する電流源を構成する。オフセット補償回路32は、第
１の電流源であるトランジスタ27のコレクタが第１のト
ランジスタ18のコレクタに接続され、第２の電流源であ
るトランジスタ23のコレクタがトランジスタ18のエミッ
タに接続され、トランジスタ18のベースが第２の電圧源
10に接続されて構成される。初段の差動回路39は、ベー
スがオフセット補償回路の出力端であるトランジスタ18
のコレクタに接続されたトランジスタ７と、ベースが第
２の電圧源10に接続されたトランジスタ８とのエミッタ
間を抵抗R₁₉で接続し、トランジスタ7,8のエミッタにト
ランジスタ21,22のコレクタを接続し、トランジスタ８
のコレクタに第３の電圧源33にバイアスされた抵抗14の
一端と第４の電流源であるトランジスタ36のコレクタに
接続されて構成される。次段の差動回路40は、エミッタ
が抵抗R₂₀で結合された差動対トランジスタ41,42のベー
スが抵抗R₁₄の両端にそれぞれ接続される。以上のよう
に、第５の実施例は、オフセット補償回路32と、初段の
差動回路39と、次段の差動回路40によって構成された多
段直結の差動回路である。

このような構成の回路動作について説明する。第３の
実施例で説明したように、初段の差動回路39は、トラン
ジスタ21,22,23,27のコレクタ電流が等しく設定されて
いれば、オフセット補償回路32の出力端からトランジス
タ７のベース電流が補給され、第２の電圧源10の電圧と
等しい電位にバイアスされる。したがって、トランジス
タ７のベースと第２の電圧源10との間に抵抗を付加して
ベースバイアスを加える必要が無いため、差動回路の入
力インピーダンスが大きくできる。また、トランジスタ
７のベースに接続される信号源５の内部インピーダンス
が小さく、トランジスタ８のベースに接続される電圧源
10の内部インピーダンスも小さいために、この差動回路
39は隣接する他の信号ラインから信号が誘導して混入す
る危険性が少ない利点がある。

トランジスタ８の負荷インピーダンスは、トランジス
タ36のコレクタが高インピーダンスであるため、次段の
差動回路40の入力インピーダンスと抵抗R₁₄の並列抵抗
で考えれば良い。しかし、差動回路40の入力インピーダ
ンスはh_FE・R₂₀となるため、トランジスタ８の負荷イン
ピーダンスは抵抗R₂₀とほぼ等しいと考えれば良い。

初段の差動回路39は、結合容量４を介して信号源５の
入力信号が印加されると、（R₁₄/R₁₉）倍された交流信
号が抵抗R₁₄の両端に出力される。出力電圧の直流成分
は、電圧源33の電圧によって決定され、トランジスタ８
および36が飽和しない範囲であれば任意に設定すること
ができ、初段の差動回路の動作点に合せるのに都合が良
い。例えば、初段の差動回路の出力端43をV_CC/2を中心
に電源電圧V_CCに近い値の振幅を出力しようとした場
合、電圧源44をV_CC/2の値に設定し、電圧源33をV_CCに近
づけて設定すれば良いわけてある。

第５の実施例では、第１の電圧源と第２の電圧源を共
用化して、電圧源10に第１のトランジスタ18のベースを
接続している。これは、多段直結の差動回路を適用され
る場合は、トータルの利得が大きくなるため、入力信号
レベルが小さく、そのレベルが数十mV以下であることが
一般的であるから、トランジスタ18が飽和する心配がな
いのでこのような構成でもかまわない。

なお、第５の実施例において、次段の差動回路が初段
と逆極性のトランジスタで構成されているが、次段の差
動回路の入力においても初段と同じようにトランジスタ
41のベース電流が抵抗R₁₄に流れ込むことによってオフ
セット電圧を発生する。しかし、初段の入力に換算する
と初段の差動回路の利得分の１で考えられるので、初段
の入力オフセット補償さえできていればあまり問題にな
ることはない。

しかし、多段直結差動増幅回路全体のオフセットを補
償するには、次段増幅器にもそれを構成するトランジス
タと同一型のトランジスタで構成されたオフセット補償
回路を付加するとさらに改善されることは言うまでもな
い。

発明の効果以上のように本発明によれば、第１の電流源16の電流
から第１のトランジスタ18のコレクタ電流を差し引いた
電流が、第２のトランジスタ１のベースに供給され、前
記差し引いた電流と第２のトランジスタのベース電流が
均衡することによって、増幅器の入力インピーダンスが
高くでき、第２のトランジスタに電圧を印加するバイア
ス手段があれば、例えばそのバイアス手段が電流供給能
力がなくても動作する増幅器が実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるオフセット補償
回路およびそれを用いたエミッタホロワ回路の回路図、
第２図は本発明の第２の実施例におけるオフセット補償
回路およびそれを用いたサンプルホールド回路の回路
図、第３図はオフセット補償回路およびそれを用いた差
動増幅回路の回路図、第４図，第５図は第３図の具体例
の回路図、第６図は従来のエミッタホロワ回路の回路
図、第７図，第８図は従来の差動増幅回路の回路図。 1,18……トランジスタ、2,16,17……電流源、３……電
源端子、４……結合容量、５……信号源、15……電圧
源、19……スイッチ手段、20……容量。

Claims

(57)【特許請求の範囲】

【請求項１】所定の第１のバイアス電圧がベースに印加
され、コレクタに第１の電流源と入力端子とを接続し、
エミッタに第２の電流源を接続した第１のトランジスタ
によって構成され、前記入力端子にベースを接続しエミッタに第３の電流源
を接続した増幅用の第２のトランジスタの直流動作エミ
ッタ電流の値と、前記第１および第２の電流源の電流値
とを等しく設定したことを特徴とするオフセット補償回
路。
【請求項２】所定の第１のバイアス電圧がベースに印加
され、コレクタに第１の電流源と入力端子とを接続し、
エミッタに第２の電流源を接続した第１のトランジスタ
と、前記入力端子にベースを接続した増幅用の第２のトラン
ジスタとを備え、前記第１および第２の電流源の電流値と前記第２のトラ
ンジスタの直流動作エミッタ電流の値とが等しく設定さ
れたことを特徴とする増幅器。
【請求項３】第２のトランジスタのエミッタとエミッタ
を共通接続し、ベースに第２のバイアス電圧が印加され
る第３のトランジスタを備えた特許請求の範囲（２）記
載の増幅器。
【請求項４】第３のバイアス電圧の電位点に接続された
負荷抵抗の一端と、第４の電流源とが第３のトランジス
タのコレクタに接続され、前記第４の電流源が前記第２
のトランジスタの直流動作エミッタ電流と等しく設定さ
れたことを特徴とする特許請求の範囲（３）記載の増幅
器。