JP4031630B2 - オシレータ回路等の電子デバイスによって生成される交流信号の振幅制御 - Google Patents
オシレータ回路等の電子デバイスによって生成される交流信号の振幅制御 Download PDFInfo
- Publication number
- JP4031630B2 JP4031630B2 JP2001317953A JP2001317953A JP4031630B2 JP 4031630 B2 JP4031630 B2 JP 4031630B2 JP 2001317953 A JP2001317953 A JP 2001317953A JP 2001317953 A JP2001317953 A JP 2001317953A JP 4031630 B2 JP4031630 B2 JP 4031630B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- electronic device
- branch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005259 measurement Methods 0.000 claims description 59
- 230000010355 oscillation Effects 0.000 claims description 16
- 101100272680 Paracentrotus lividus BP10 gene Proteins 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000035945 sensitivity Effects 0.000 claims description 10
- 238000005513 bias potential Methods 0.000 claims description 6
- 230000010363 phase shift Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Measurement Of Current Or Voltage (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、オシレータ・デバイス等の、実質的に一定振幅の交流出力信号を生成することが意図された振幅制御付き電子デバイスに関する。
【0002】
【従来の技術】
オシレータ回路等の電子デバイスによって生成される交流出力信号の振幅を制御するためのソリューションは、一般に振幅制御・ループを伴う電子デバイスを提供することと同じである。この振幅制御・ループは、通常、出力信号の振幅を表す測定電圧を生成することが意図された測定ブランチを包含し、その種の測定電圧が基準値と比較されて制御信号またはスレーブ信号が生成され、それが、出力信号をあらかじめ決定済みの値に従わせる目的で電子デバイスに印加される。
【0003】
【発明が解決しようとする課題】
このソリューションの欠点は、出力信号の振幅を表す測定電圧を生成させる測定ブランチが、一般に温度変化に対して鋭敏であり、さらに製造プロセスにおける変動に対して鋭敏であるという事実にある。この鋭敏性は、制御信号に対する直接的な影響を有し、その結果、この種のソリューションにおいては、一定振幅の出力信号を保証することができない。
【0004】
したがって本発明は、出力信号の振幅制御が、特に、温度ならびに製造プロセスにおける変動から実質的に独立している電子デバイスを提供することを主目的とする。
【0005】
上記の主目的を満たす振幅制御付き電子デバイスについては、米国特許第3,828,270号においてすでに説明されている。この文献は、交流出力信号を生成するためのデバイスについて説明しており、当該デバイスは、交流出力信号の振幅を表す測定電圧を生成するための測定ブランチ、基準電圧を生成するための基準ブランチ、および測定電圧と基準電圧を比較し、出力信号の振幅の制御信号を生成するための比較手段を含む。測定ブランチおよび基準ブランチは、温度ならびに製造プロセスの変動に対して類似の鋭敏性を持つように整合されている。しかしながらこのデバイスは、基準電圧を生成するための追加のソースを必要とするだけでなく、この基準電圧の値をセットするための減衰器を必要とし、それらの減衰器の特性を手で調整しなければならない。
【0006】
したがって本発明のもう1つの目的は、設計において従来技術のソリューションよりシンプルであり、特に低消費電力応用に適したソリューションを提供することである。
【0007】
【課題を解決するための手段】
以上から本発明は、実質的に一定の振幅の交流出力信号を出力に生成するための振幅制御付き電子デバイスであって、前記出力信号の振幅を表す測定電圧を生成するための測定ブランチ、基準電圧を生成するための基準ブランチであり、前記測定ブランチと整合されており、前記基準電圧が有する温度ならびに製造プロセスの変動に対する鋭敏性が、前記測定電圧の鋭敏性と実質的に等しい基準ブランチと、前記測定電圧と前記基準電圧を比較し、それに応じて、前記出力信号の振幅を制御すべき前記電子デバイスの制御端子に印加される制御信号を生成するための比較器と、を備え、前記基準電圧を生成するために、前記基準ブランチの入力で、電圧基準が選択的に切り替えられることを特徴とする。
【0008】
好都合な実施態様は、従属項のテーマを構成する。
【0009】
本発明によれば、したがって、電子デバイスの出力信号の振幅を表す測定電圧を生成する測定ブランチと整合された基準ブランチの出力に基準電圧が生成され、特にその基準電圧は、測定ブランチの入力で電圧基準を切り替えることによって獲得される。測定ブランチと基準ブランチを整合させた結果、温度ならびに製造プロセスの変動に対するこれらの電圧の鋭敏性が実質的に等しくなり、それにより、それらの電圧の比較に応答して生成される制御信号が実質的にそれらの変動から独立したものとなる。
【0010】
電圧基準の切り替え周波数は、特に、電子デバイスの出力において生成される交流信号の周波数より低くなるように選択し、それにより制御・システムの消費電力を低くしている。
【0011】
好ましくは、電圧基準の切り替え周波数を、この電子デバイスによって生成される交流出力信号の周波数から導く。結果的に、これは、基準電圧を生成するための追加のソースを使用する必要をなくす。
【0012】
本発明のこのほかの特徴および利点については、限定を意図しない例として示す添付図面を参照した以下の説明を読むことによってより明らかなものとなろう。
【0013】
【発明の実施の形態】
図1は、弱い反転モードで動作する整合MOSトランジスタを使用した本発明の第1の実施形態を示した機能ブロック図である。この図1に例示されているように、参照番号1により示した電子デバイスは、出力11に交流出力信号S1を出力し、その信号の振幅を制御することが望まれている。電子デバイス1は、たとえばオシレータ回路とすることができるが、振幅の制御が望まれる交流出力信号を生成するそのほかの任意の電子デバイスとすることも可能であり、その一例として電力増幅器が挙げられる。
【0014】
交流出力信号S1は、参照番号20を用いて示した第1のブランチ、すなわち測定ブランチに印加される。そのブランチは制御の対象となる信号S1の振幅を表す測定電圧Voutをその出力に提供する。この測定電圧Voutは、比較器30によって基準電圧Vrefと比較される。比較器30は、測定結果に応じた制御信号Scを出力し、それを電子デバイス1の制御端子12に印加する。
【0015】
冒頭部分において述べているように、出力信号S1の振幅を表す測定電圧Voutを生成する測定ブランチ20は、温度ならびに製造プロセスの変動に対して鋭敏である。測定ブランチ20のこの鋭敏性を補償し、かつ実質的にそれを取り除くために、本発明によれば、温度ならびに製造プロセスの変動に対する鋭敏性が測定電圧Voutの鋭敏性と実質的に等しい基準電圧Vrefが生成される。
【0016】
そのため、本発明は、基準電圧Vrefを生成するための、測定ブランチと整合させた第2のブランチ、すなわち基準ブランチを使用している。図1に概要図として示しているように、基準電圧Vrefは、測定ブランチ20と整合された基準ブランチ40の入力に実質的に温度に対して安定な電圧基準U0を切り替えることによって生成される。電圧基準U0は、一般にバンドギャップ電圧基準、または良好な温度安定性を有するその他の任意の電圧基準とすることができる。
【0017】
好ましくは、電圧基準U0の切り替え周波数を、この電子デバイスによって生成される交流出力信号の周波数から、たとえば分周チェーンを用いて導く。
【0018】
図1に示した本発明の第1の実施形態によれば、第1および第2の整合ブランチ20および40は、弱い反転モードで動作するように極性を与えたMOSトランジスタを使用する。したがって測定ブランチ20は、第1の容量エレメントC0、第1のMOSトランジスタM1、あらかじめ決定済みの電流i0を供給する第1の電流ソースSC1、第1の抵抗エレメントR1および第2の容量エレメントCaを含んでいる。
【0019】
より具体的に述べれば、第1の容量エレメントC0は、結合キャパシタとして作用し、電子デバイス1の出力11とMOSトランジスタM1の制御電極(ゲートg1)の間に直列に取り付けられている。後者は、電流ソースSC1と直列に接続されており、トランジスタM1の電流電極(ソースs1)が、この例においてはグラウンド電位となる電位Vssに接続され、もう1つの電流電極(ドレインd1)が電流ソースSC1に接続されている。抵抗エレメントR1は、トランジスタM1の適切なバイアス設定を保証するために、その制御電極g1と電流電極d1の間に配置されている。第2の容量エレメントCaは、減結合キャパシタとして作用し、トランジスタM1と並列に、トランジスタM1の電流電極d1とグラウンドVssの間に配置されている。出力信号S1の振幅を表す測定電圧Voutは、トランジスタM1の電流電極d1に生成される。
【0020】
測定ブランチ20と整合されている第2のブランチ40は、端子Aとグラウンド電位Vssの間に直列に接続された第3および第4の容量エレメントC1、C2を含む容量分圧回路45、第2のMOSトランジスタM2、前述と同じ電流i0を供給する第2の電流ソースSC2、第2の抵抗エレメントR2、および第5の容量エレメントCbを含んでいる。より詳細を述べれば、容量分圧回路45の中間端子B、すなわち容量エレメントのC1とC2の間の接続ノードが、第2のトランジスタM2の制御電極(ゲートg2)に接続されている。トランジスタM2は、第2の電流ソースSC2と直列に接続されている。トランジスタM2の電流電極(ソースs2)は、電位Vssに接続され、残りの電流電極(ドレインd2)が電流ソースSC2に接続されている。抵抗エレメントR2もまた、トランジスタM2の適切なバイアス設定を保証するために、その制御電極g2と電流電極d2の間に配置されている。第5の容量エレメントCbは、減結合キャパシタとして作用し、トランジスタM2と並列に、その電流電極d2とグラウンドVssの間に配置されている。基準電圧Vrefは、トランジスタM2の電流電極d2に生成される。
【0021】
ブランチ20と40が整合されていることから、これらのブランチの構成エレメントの値および/または特性が実質的に等しいことは明らかであろう。つまり、抵抗エレメントR1、R2、電流ソースSC1、SC2、およびMOSトランジスタM1、M2がそれぞれ整合されている。電流ソースSC1、SC2は、たとえば当業者に周知の「電流ミラー」回路構成(図には示していない)によって生成することができる。
【0022】
本発明によれば、基準電圧Vrefは、容量分圧回路45の端子Aとして図1に示した第2のブランチ40の入力で、電圧基準U0を切り替えることによって生成される。そのため、電圧基準U0と容量分圧回路45の端子Aの間にスイッチSWが配置されている。このスイッチSWが、電圧基準U0とグラウンド電位Vssを選択的に容量分圧回路45の端子Aに印加する。このスイッチSWは、電子デバイス1によって生成される交流信号S1の周波数より低い周波数で動作する。その結果、本発明による制御信号の電流消費が低くなり、低電力消費応用のための、特にバッテリ動作のポータブルな対象への組み込みを目的としたその使用が完全に可能になる。
【0023】
すでに前述しているように、スイッチSWの切り替え周波数は、好ましくは電子デバイス1の交流出力信号の周波数から導く。スイッチSWの切り替え周波数は、分周チェーンによって、電子デバイスの交流出力信号の周波数から容易に導くことができる。
【0024】
ここで、容量分圧回路45を形成する第3および第4の容量エレメントC1、C2の値の比が、基準電圧Vrefのレベルを設定することを理解されよう。これらの容量エレメントC1、C2の値は、さらにそれらの合計(C1+C2)が実質的に、測定ブランチ20の入力に接続されている第1の容量エレメントC0と等しくなるように選択される。この種の選択は、トランジスタM1およびM2のゲート容量からシステムを独立させる効果を有する。
【0025】
したがって、本発明によれば、測定電圧Voutおよび基準電圧Vrefそれぞれの温度ならびに製造プロセスの変動に関する鋭敏性が、それらの電圧を生成する整合されたブランチ20、40の使用によって実質的に等しくなる。この構成の結果、比較器30の出力に生成される制御信号Scが、実質的にこれらの変動と独立になり、したがって出力信号S1の振幅が実質的にこれらの変動から独立して制御される。
【0026】
図2は、整合バイポーラ・トランジスタを使用した本発明の第2の実施形態を示した機能ブロック図である。図1に示した機能ブロック図と類似の形態において、電子デバイス1が、参照記号20*により示される測定ブランチの入力に交流出力信号S1を供給し、測定ブランチ20*と整合させた参照記号40*により示される基準ブランチの入力で電圧基準U0を切り替えることによって、基準電圧Vrefが生成される。比較器30は、測定電圧Voutと基準電圧Vrefの比較結果に応答した制御信号Scを生成し、それを電子デバイス1の制御端子12に印加する。しかしながら、この例においては、ブランチ20*および40*が、それぞれバイポーラ・トランジスタを含むという点において前述の例と異なっている。
【0027】
図2に示した本発明の第2の実施形態によれば、測定ブランチ20*は、第1の容量エレメントC0、第1のpnp型バイポーラ・トランジスタBP1、決められた電流i0を供給する第1の電流ソースSC1、第1の抵抗エレメントR1および第2の容量エレメントCaを含んでいる。より具体的に述べれば、第1の容量エレメントC0は、結合キャパシタとして作用し、電子デバイス1の出力11とバイポーラ・トランジスタBP1の制御電極(ベースb1)の間に直列に接続されている。第2の容量エレメントは、電流ソースSC1と直列に接続されている。トランジスタBP1の電流コレクタ(コレクタc1)はグラウンド電位Vssに接続され、もう1つの電流電極(エミッタe1)は電流ソースSC1に接続されている。抵抗エレメントR1は、トランジスタBP1の適切なバイアス設定を保証するために、その制御電極b1とバイアス電位Vpolの間に配置されている。第2の容量エレメントCaは、減結合キャパシタとして作用し、トランジスタBP1と並列に、その電流電極e1とグラウンドVssの間に配置されている。出力信号S1の振幅を表す測定電圧Voutは、バイポーラ・トランジスタBP1の電流電極e1に生成される。
【0028】
同様に、測定ブランチ20*と整合されている基準ブランチ40*は、端子Aとグラウンド電位Vssの間に直列に接続された第3および第4の容量エレメントC1、C2を含む容量分圧回路45、第2のpnp型バイポーラ・トランジスタBP2、前述と同じ電流i0を供給する第2の電流ソースSC2、第2の抵抗エレメントR2、および第5の容量エレメントCbを含んでいる。より詳細に述べれば、容量分圧回路45の中間端子B、すなわち容量エレメントのC1とC2の間の接続ノードが、第2のバイポーラ・トランジスタBP2の制御電極(ベースb2)に接続されている。トランジスタは、第2の電流ソースSC2と直列に接続されている。トランジスタBP2の電流電極(コレクタc2)はグラウンド電位Vssに接続され、残りの電流電極(エミッタe2)は電流ソースSC2に接続されている。抵抗エレメントR2もまた、トランジスタBP2の適切なバイアス設定を保証するために、その制御電極b2とバイアス電位Vpolの間に配置されている。第5の容量エレメントCbは、減結合キャパシタとして作用し、トランジスタBP2と並列に、その電流電極e2とグラウンドVssの間に配置されている。基準電圧Vrefは、バイポーラ・トランジスタBP2の電流電極e2において生成される。
【0029】
図1の実施形態と同様に、ブランチ20*と40*が整合されていることから、これらのブランチの構成エレメントの値および/または特性が実質的に等しいことを理解されよう。つまり、抵抗エレメントR1、R2、電流ソースSC1、SC2、およびバイポーラ・トランジスタBP1およびBP2がそれぞれ整合されている。
【0030】
この第2の実施形態によれば、第1の実施形態に類似した形態により、容量分圧回路45の端子Aによって示されている図2に示した基準ブランチ40*の入力で電圧基準U0を切り替えることによって基準電圧Vrefが生成される。電圧基準U0と容量分圧回路45の端子Aの間にスイッチSWがこのように配置されており、それによって前述同様に、電圧基準U0およびグラウンド電位Vssを選択的に容量分圧回路45の端子Aに印加する。
【0031】
さらに、容量分圧回路45を形成する第3および第4の容量エレメントC1、C2の値の比が、基準電圧Vrefのレベルを設定することを理解されるであろう。またこれらの容量エレメントC1、C2の値は、それらの合計(C1+C2)が実質的に、測定ブランチ20*の入力に接続されている第1の容量エレメントC0と等しくなるように選択される。
【0032】
この第2の実施形態は、第1の実施形態の変形を構成し、比較器30の出力に実質的に温度ならびに製造プロセスの変動に影響されない制御信号Scを生成する。さらにここで、この第2の実施形態は、特性決定されていない縦型バイポーラ・トランジスタ、つまり一般に集積回路内に存在する寄生構造を使用する可能性を提案していることに気付かれよう。
【0033】
次に図3を参照して、図2に示した原理、すなわち整合バイポーラ・トランジスタを使用する原理に基づいた本発明の一例とする実施形態について説明する。これまで述べたように、これらのバイポーラ・トランジスタは、好都合なことに、回路内に通常に存在する特性決定されていない縦型バイポーラ・トランジスタとすることができる。
【0034】
これにおいては、電子デバイス1が、あらかじめ決定済みの周波数を伴う発振信号Soscを供給するオシレータ回路で構成されている。例示を目的として、この例におけるオシレータ回路1は、1.2V台の電源から電源供給を受けるものとし、オシレータ回路1によって生成される発振信号の周波数を434MHz台とする。より具体的に述べれば、その構造は当業者に周知であることからここでの詳しい説明を行わないが、オシレータ回路1は、第1および第2の出力11aおよび11bを有し、第1の出力は発振信号Soscを、第2の出力は発振信号Soscに対して180度位相がシフトされた発振信号Sosc−bを出力する。またオシレータ回路1は、出力信号Soscの振幅に(かつSosc−bの振幅にそれぞれ)作用を与えるための制御端子12を含んでいる。
【0035】
出力信号の振幅を表す測定電圧Voutを生成するために、図2に示したタイプの測定ブランチがオシレータ回路1の出力に接続されている。より具体的に述べれば、2つのまったく等しい測定ブランチ201、202が、それぞれオシレータ回路1の出力端子11aと11bに接続されている。これら2つの測定ブランチは、ここではオシレータの出力を対称にロードするために使用される。しかしながら、オシレータの制御信号(Sc)の生成には、これらのブランチの一方の出力しか必要とせず、ここではそれが測定ブランチ201となる。
【0036】
基準電圧Vrefを生成するために、図2を参照して説明した原理に従って、測定ブランチ201および202と整合させた基準ブランチ400が使用されている。つまり、第2ブランチ400の入力Aで、スイッチSWによって電圧基準U0が切り替えられ、その結果、第2ブランチ400の入力に電圧U0とグラウンド電位Vssが選択的に印加される。例示のため、この例においては、スイッチSWの切り替え周波数を12.5MHz台とする。この周波数は、分周チェーン(図示せず)を用いて発振信号Soscの周波数から都合よく導くことができる。基準ブランチ400の容量分圧回路を形成する容量エレメントC1およびC2は、それぞれの値が0.1pFおよび0.2pFとなるように選択される。
【0037】
図2を参照して説明した原理に従って、ブランチ201、202、および400は、それぞれバイポーラ・トランジスタBP10、BP11、BP20を備えている。4つのMOSトランジスタM11、M12、M13、およびM14から形成されている電流ミラー・タイプの回路構成は、バイポーラ・トランジスタBP10、BP11、およびBP20を含むこれらの回路内に一定の電流i0が流れることを保証している。この例においては、電流i0が1μA台になる。
【0038】
バイポーラ・トランジスタBP10、BP11、およびBP20のバイアスは、それぞれのバイポーラ・トランジスタの制御電極(ベース)とバイアス電位Vpolの間に接続された抵抗エレメントR10、R11、およびR20によって確保される。例示のため、この例においては、抵抗エレメントR10、R11、およびR20を100kΩ台の値を有するものとし、バイアス電位Vpolを0.2Vとなるように選択している。またこの例においては、測定ブランチ201および202の各入力に接続されるそれぞれの結合キャパシタC01およびC02の値が、周波数434MHzの発振信号に対して0.3pF台となる。一方、測定ブランチ201および202の各出力に接続されるそれぞれの減結合キャパシタCa1およびCa2の値は1pF台であり、基準ブランチ400の出力に接続される減結合キャパシタCbの値は10pF台である。
【0039】
図3に示されるように、測定ブランチ201の出力に生成される測定電圧Voutは、比較器300の非反転端子に、基準ブランチ400の出力に生成される基準電圧Vrefは、比較器300の反転端子にそれぞれ印加されており、この比較器300は、それらに応じて制御信号Scを生成し、それがオシレータ回路1の制御端子12に印加される。
【0040】
なお、ここで示している数値の例は、純粋に例示を目的としたものであることに注意する必要がある。測定ブランチならびに基準ブランチの構成コンポーネントのサイズについても、当然のことながら、所望の応用に適合させなければならない。したがって、図3に示したようなオシレータ回路においては、コンポーネントのサイズが、特に、このオシレータ回路によって提供される発振信号の周波数ならびに基準ブランチに備わるスイッチの切り替え周波数に依存する。当業者であれば、所望の応用に応じてこの種のサイズを得ることが完全に可能であろう。
【0041】
電圧基準の切り替え周波数をこの電子デバイスの交流出力信号の周波数から直接的に導く場合には、このデバイスの適切なスタートアップを保証するための追加の手段をこのデバイスに備えると都合がよい。確かに、この電子デバイスが非アクティブになっているとき、すなわちこのデバイスの出力に交流出力信号が生成されていないときには、基準電圧を生成するための周波数もゼロになる。このような場合、測定電圧Voutと基準電圧Vrefが実質的に等しい値を有することになり、比較器手段の出力に生成される制御信号が、この電子デバイスをその状態に維持するので、デバイスのスタートアップが妨げられることになる。
【0042】
次に図4および5を参照して、この電子デバイスの動作を検出し、電子デバイスが交流出力信号を生成していない場合には制御信号に作用して当該電子デバイスのスタートアップを可能にする発振検出手段の2つ実施形態を説明する。より具体的には、これらの発振検出手段は、電子デバイスが交流出力信号を生成していない場合に、基準ブランチによって生成される基準電圧を、測定電圧と異なるあらかじめ決定済みの値に設定する(たとえば、グラウンドVssに引き込む)ための手段を含んでいる。
【0043】
図4は、第1の実施形態とするアナログ形式の発振検出手段を示しており、以下においては、その全体に参照番号500を用いる。この手段500は、入力に電子デバイス1の交流出力信号S1と実質的に等しいか、それから導かれた交流信号S2を受け取る。交流信号S2は、好ましくは比較的低い周波数の信号とし、通常は交流出力信号S1から分周を経て(たとえば、概略図として図示した分周段505により)導くことができる。以下、この実施形態の説明を行うが、この交流信号S2は、電圧レベルVssとVddの間で発振する。手段500は、その出力が、基準電圧Vrefの印加される端子、すなわち図1〜3に示した比較器30の反転入力に接続される。
【0044】
より具体的に述べると、発振検出手段500は、その入力に交流信号S2の平均値、すなわちS2−DCとして示したDC成分を抽出するための抵抗エレメントRおよび容量エレメントCからなる構成を有する。この平均値S2−DCは、2つの比較器510、520に印加され、そのそれぞれは、交流信号S2の平均値と、あらかじめ決定済みの高低のスレッショルドの比較、すなわちこの例においては、それぞれ3/4 Vddおよび1/4 Vddが選択されているスレッショルドとの比較に適合されている。これら2つの比較器は、分周段505の出力から提供される信号S2が、非アクティブ状態において低い値(実質的にVssに等しい値)および高い値(実質的にVddに等しい値)のいずれかを取り得ることから図示の例に備えられている。なお信号S2が、非アクティブ状態において単一のあらかじめ決定済みの値のみを取ることが前提となる場合には、単一の比較器だけを使用することも選択できる。
【0045】
図4に示した例においては、各比較器510、520によって、入力信号S2の平均値S2−DCが上に定義した高スレッショルドより大きいか否か、あるいはその値が、同じく上に定義した低スレッショルドより小さいか否かを示す信号がそれぞれの出力に生成される。比較器510、520の出力は、いずれもオア・ゲート530に接続されており、その出力は、この例においては基準電圧VrefとグラウンドVssの間に電流電極が接続されるMOSトランジスタM500のゲートを制御する。
【0046】
以上の結果、電子デバイスが非アクティブになっているとき(信号S2がVssまたはVddに固定されているとき)、トランジスタM500が制御されて、基準電圧Vrefをグラウンドに引き込む。図1〜3の実施形態を参照すると、測定ブランチの出力において生成される測定電圧Voutは、交流出力信号S1の振幅に逆比例し、特に出力信号S1の振幅がゼロのときに最大となることに気付かれるであろう。前述したような形で基準電圧Vrefをグラウンド(つまり、測定電圧Voutと異なる電圧)に引き込むことによって、この電子デバイスのスタートアップが達成される。
【0047】
図5は、図4の実施形態に代わる発振検出手段500の第2の実施形態を示している。図4の例とは異なり、この代替実施形態は、ディジタル形式で具体化されており、参照番号540および550を用いて示した2つのD型フリップフロップを含む。最初のフリップフロップ540は、交流信号S2の周波数(前述したような、交流出力信号S1から導かれた比較的低い周波数の信号等)によってクロックされ、その入力Dは、ハイ・ロジック・レベル(Vdd)に固定されている。このフリップフロップ540の非反転出力は、2番目のフリップフロップ550の入力Dに結合されている。この2番目のフリップフロップ550の反転出力は、トランジスタM500のゲートに接続されている。クロック信号CKは、入力信号S2の周波数より低い周波数を有しており、最初のフリップフロップのリセットならびに2番目のフリップフロップ550のクロックに使用される。このクロック信号CKは、電子デバイスの交流出力信号S1から導かれずに、別のソースから導かれる。
【0048】
図5に示した例においては、電子デバイスが非アクティブになっているとき、最初のフリップフロップ540がクロック信号によってクロックされなくなり、その出力がロー・ロジック・レベルとなり、信号CKのクロック・パルスに続いて、トランジスタM500を制御するフリップフロップ550の反転出力をハイ・ロジック・レベルにドライブする。これにより、基準電圧VrefがグラウンドVssに引き込まれ、この電子デバイスのスタートアップが可能になる。
【0049】
なお、当業者であれば理解されようが、付随する特許請求の範囲に定義される本発明の範囲から逸脱することなく、本発明に述べられている振幅制御付き電子デバイスに対して各種の修正および/または改良を行い得ることは明白である。
【図面の簡単な説明】
【図1】弱い反転モードで動作する整合MOSトランジスタを使用した本発明の第1の実施形態を示した機能ブロック図である。
【図2】整合バイポーラ・トランジスタを使用した本発明の第2の実施形態を示した機能ブロック図である。
【図3】図2に示した原理に基づき、オシレータの振幅制御に適用する例として示した本発明の実施形態を図式化したブロック図である。
【図4】電子デバイスの動作を検出するための発振検出手段であって、電子デバイスが交流出力信号を生成していないときには制御信号に作用して当該電子デバイスのスタートアップを可能にする発振検出手段の2つ実施形態を示したブロック図である。
【図5】電子デバイスの動作を検出するための発振検出手段であって、電子デバイスが交流出力信号を生成していないときには制御信号に作用して当該電子デバイスのスタートアップを可能にする発振検出手段の2つ実施形態を示したブロック図である。
【符号の説明】
1 電子デバイス、11 電子デバイスの出力、20 第1のブランチ、30比較器、40 第2のブランチ、45 容量分圧回路。
Claims (7)
- 実質的に一定の振幅の交流出力信号(S1、Sosc)を出力(11、11a)に生成するための振幅制御付き電子デバイス(1)であって:
前記出力信号(S1、Sosc)の振幅を表す測定電圧(Vout)を生成するための測定ブランチ(20、20*、201)、
基準電圧(Vref)を生成するための基準ブランチ(40、40*、400)であり、前記測定ブランチ(20、20*、201)と整合されており、前記基準電圧(Vref)が有する温度ならびに製造プロセスの変動に対する鋭敏性が、前記測定電圧(Vout)の鋭敏性と実質的に等しい基準ブランチ、
前記測定電圧(Vout)と前記基準電圧(Vref)を比較し、それに応じて、前記出力信号(S1、Sosc)の振幅を制御すべき前記電子デバイス(1)の制御端子(12)に印加される制御信号(Sc)を生成するための比較器(30、300)、を備え、
前記基準電圧(Vref)を生成するために、前記基準ブランチ(40、40*、400)の入力(A)で、電圧基準(U0)が選択的に切り替えられるとともに、
前記測定ブランチ(20、20*、201)が交流出力信号(S1、Sosc)を生成していない場合に、前記基準電圧(Vref)の値をグラウンドに設定する、ことを特徴とする電子デバイス。 - 前記電圧基準(U0)の切り替え周波数は、前記交流出力信号(S1、Sosc)の周波数から導かれることを特徴とする前記請求項1記載の電子デバイス。
- 前記測定ブランチ(20)は:
制御電極(g1)および第1および第2の電流電極(d1、s1)を含む第1のMOSトランジスタ(M1)、
前記電子デバイスの前記出力(11、11a)と前記第1のトランジスタ(M1)の前記制御電極の間に直列に接続される第1の容量エレメント(C0)、
前記第1のトランジスタ(M1)と直列に取り付けられ、実質的に一定の電流(i0)を生成する第1の電流ソース(SC1)、
前記第1のトランジスタ(M1)の前記第1の電流電極(d1)と前記制御電極(g1)の間に接続される第1の抵抗エレメント(R1)、および、
前記第1のトランジスタ(M1)と並列に、その前記第1および第2の電流電極(d1、s1)の間に接続される第2の容量エレメント(Ca)、を含み、
前記測定電圧(Vout)が、前記第1のトランジスタ(M1)の前記第1の電流電極(d1)において生成されることを特徴とし、さらに、
前記基準ブランチ(40)は:
前記第1のトランジスタ(M1)と整合された、制御電極(g2)および第1および第2の電流電極(d2、s2)を含む第2のMOSトランジスタ(M2)、
入力端子(A)と基準電位(Vss)の間に直列に接続された第3および第4の容量エレメント(C1、C2)を含む容量分圧回路(45)であって、前記容量分圧回路(45)の前記入力端子(A)に対して前記電圧基準(U0)および前記基準電位(Vss)を選択的に印加するための切り替え手段(SW)を含み、前記容量分圧回路(45)の中間端子(B)が前記第2のトランジスタ(M2)の制御電極(g2)に接続された容量分圧回路、
前記第2のトランジスタ(M2)と直列に取り付けられ、実質的に一定の電流(i0)を生成する第2の電流ソース(SC2)、
前記第2のトランジスタ(M2)の前記第1の電流電極(d2)と前記制御電極(g2)の間に接続される、第1の抵抗エレメント(R1)と値が実質的に等しい第2の抵抗エレメント(R2)、および、
前記第2のトランジスタ(M2)と並列に、その前記第1および第2の電流電極(d2、s2)の間に接続される第5の容量エレメント(Cb)、を含み、
前記基準電圧(Vref)が、前記第2のトランジスタ(M2)の前記第1の電流電極(d2)において生成されることを特徴とする前記請求項1または2記載の電子デバイス。 - 前記測定ブランチ(20*、201)は:
制御電極(b1)および第1および第2の電流電極(e1、c1)を含む第1のバイポーラ・トランジスタ(BP1、BP10)、
前記電子デバイスの前記出力(11、11a)と前記第1のトランジスタ(BP1、BP10)の前記制御電極(b1)の間に直列に接続される第1の容量エレメント(C0、C01)、
前記第1のトランジスタ(BP1、BP10)と直列に取り付けられ、実質的に一定の電流(i0)を生成する第1の電流ソース(SC1)、
前記第1のトランジスタ(BP1、BP10)の前記第1制御電極(b1)とバイアス電位(Vpol)の間に接続される第1の抵抗エレメント(R1、R10)、および、
前記第1のトランジスタ(BP1、BP10)と並列に、その前記第1および第2の電流電極(e1、c1)の間に接続される第2の容量エレメント(Ca:Ca1)、を含み、
前記測定電圧(Vout)が、前記第1のトランジスタ(BP1、BP10)の前記第1の電流電極(e1)で生成されることを特徴とし、さらに、
前記基準ブランチ(40*、400)は:
前記第1のトランジスタ(BP1、BP10)と整合された、制御電極(b2)および第1および第2の電流電極(e2、c2)を含む第2のバイポーラ・トランジスタ(BP2、BP20)、
入力端子(A)と基準電位(Vss)の間に直列に接続された第3および第4の容量エレメント(C1、C2)を含む容量分圧回路(45)であって、前記容量分圧回路(45)の前記入力端子(A)に対して前記電圧基準(U0)および前記基準電位(Vss)を選択的に印加するための切り替え手段(SW)を含み、前記容量分圧回路(45)の中間端子(B)が前記第2のトランジスタ(BP2、BP20)の制御電極(b2)に接続された容量分圧回路、
前記第2のトランジスタ(BP2、BP20)と直列に取り付けられ、実質的に一定の電流(i0)を生成する第2の電流ソース(SC2)、
前記第2のトランジスタ(BP2、BP20)の前記制御電極(b2)と前記バイアス電位(Vpol)の間に接続される、第1の抵抗エレメント(R1、R10)と実質的に値が等しい第2の抵抗エレメント(R2:R20)、および、
前記第2のトランジスタ(BP2、BP20)と並列に、その前記第1および第2の電流電極(e2、c2)の間に接続される第5の容量エレメント(Cb)、を含み、
前記基準電圧(Vref)が、前記第2のトランジスタ(BP2、BP20)の前記第1の電流電極(e2)において生成されることを特徴とする前記請求項1または2記載の電子デバイス。 - 前記バイポーラ・トランジスタ(BP1,BP2、BP10,BP20)は、特性決定されていない縦型バイポーラ・トランジスタであることを特徴とする前記請求項4記載の電子デバイス。
- 前記第3および第4の容量エレメント(C1、C2)のキャパシタンス値の合計は、前記第1の容量エレメント(C0、C01)のキャパシタンス値と実質的に等しいことを特徴とする前記請求項3または4記載の電子デバイス。
- 前記電子デバイスはオシレータ回路であり、第1および第2の出力(11a、11b)を含み、それぞれ測定ブランチ(201)に印加される第1の発振信号(Sosc)、および前記第1の発振信号に対して180度の位相シフトがなされた第2の発振信号であって、前記オシレータ回路の前記第1および第2の出力(11a、11b)を対称にロードさせるために前記測定ブランチ(201)と整合された第2のブランチ(202)に印加される第2の発振信号(Sosc−b)を生成することを特徴とする前記いずれかの請求項に記載した電子デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH2035/00 | 2000-10-17 | ||
CH20352000 | 2000-10-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002185279A JP2002185279A (ja) | 2002-06-28 |
JP4031630B2 true JP4031630B2 (ja) | 2008-01-09 |
Family
ID=4567235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001317953A Expired - Fee Related JP4031630B2 (ja) | 2000-10-17 | 2001-10-16 | オシレータ回路等の電子デバイスによって生成される交流信号の振幅制御 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6570443B2 (ja) |
JP (1) | JP4031630B2 (ja) |
TW (1) | TW536866B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10006358B2 (en) | 2011-07-28 | 2018-06-26 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10041402B2 (en) | 2016-05-12 | 2018-08-07 | Pratt & Whitney Canada Corp. | Internal combustion engine with split pilot injection |
US10125676B2 (en) | 2011-07-28 | 2018-11-13 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10145291B1 (en) | 2017-10-10 | 2018-12-04 | Pratt & Whitney Canada Corp. | Rotary engine and method of combusting fuel |
US10544732B2 (en) | 2011-07-28 | 2020-01-28 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with removable subchamber insert |
US10557407B2 (en) | 2011-07-28 | 2020-02-11 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10801394B2 (en) | 2017-11-29 | 2020-10-13 | Pratt & Whitney Canada Corp. | Rotary engine with pilot subchambers |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7812683B2 (en) | 2002-10-15 | 2010-10-12 | Marvell World Trade Ltd. | Integrated circuit package with glass layer and oscillator |
DE10350597B4 (de) * | 2003-10-30 | 2013-06-13 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zur Amplituden-Regelung eines oszillatorischen Signals |
GB2449063A (en) * | 2007-04-27 | 2008-11-12 | Cambridge Semiconductor Ltd | A saturation control loop for a BJT or IGBT in a switching power supply |
JP5484109B2 (ja) * | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
US8824245B2 (en) | 2010-10-25 | 2014-09-02 | Advance Watch Company, Ltd. | Touch screen watch |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2146690A1 (de) | 1971-09-17 | 1973-03-22 | Siemens Ag | Schaltung zur genauen amplitudeneinstellung eines senders |
US4083237A (en) | 1977-02-22 | 1978-04-11 | Fischer & Porter Co. | Differential reluctance motion detector |
GB1601822A (en) | 1977-11-24 | 1981-11-04 | Marconi Instruments Ltd | Variable frequency sources |
JPH04103207A (ja) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | リニア変調波自動電力制御装置 |
JP2871889B2 (ja) * | 1991-04-16 | 1999-03-17 | 三菱電機株式会社 | 高周波電力増幅装置 |
JPH098578A (ja) * | 1995-06-16 | 1997-01-10 | Sony Corp | 高周波用ステップアッテネータ |
US5642075A (en) * | 1995-12-21 | 1997-06-24 | Itt Corporation | Sampled data automatic gain control |
-
2001
- 2001-10-05 US US09/971,078 patent/US6570443B2/en not_active Expired - Lifetime
- 2001-10-09 TW TW090124951A patent/TW536866B/zh not_active IP Right Cessation
- 2001-10-16 JP JP2001317953A patent/JP4031630B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10006358B2 (en) | 2011-07-28 | 2018-06-26 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10125676B2 (en) | 2011-07-28 | 2018-11-13 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10544732B2 (en) | 2011-07-28 | 2020-01-28 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with removable subchamber insert |
US10557407B2 (en) | 2011-07-28 | 2020-02-11 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10578012B2 (en) | 2011-07-28 | 2020-03-03 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10697365B2 (en) | 2011-07-28 | 2020-06-30 | Pratt & Whitney Canada Corp. | Rotary internal combustion engine with pilot subchamber |
US10041402B2 (en) | 2016-05-12 | 2018-08-07 | Pratt & Whitney Canada Corp. | Internal combustion engine with split pilot injection |
US10145291B1 (en) | 2017-10-10 | 2018-12-04 | Pratt & Whitney Canada Corp. | Rotary engine and method of combusting fuel |
US11215110B2 (en) | 2017-10-10 | 2022-01-04 | Pratt & Whitney Canada Corp. | Rotary engine and method of combusting fuel |
US10801394B2 (en) | 2017-11-29 | 2020-10-13 | Pratt & Whitney Canada Corp. | Rotary engine with pilot subchambers |
Also Published As
Publication number | Publication date |
---|---|
TW536866B (en) | 2003-06-11 |
US20020067204A1 (en) | 2002-06-06 |
JP2002185279A (ja) | 2002-06-28 |
US6570443B2 (en) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031630B2 (ja) | オシレータ回路等の電子デバイスによって生成される交流信号の振幅制御 | |
US20090051443A1 (en) | Oscillator Stabilized for Temperature and Power Supply Variations | |
JPS5852364B2 (ja) | コンプリメンタリ mos トランジスタハツシンキ | |
JPH02262714A (ja) | デューティ制御回路装置 | |
US20030132741A1 (en) | Low power oscillator circuit | |
KR100295044B1 (ko) | 차동지연회로를사용하는전압제어발진기 | |
JP4351535B2 (ja) | 改良差動インバータ | |
JPH1155085A (ja) | 回 路 | |
US10727797B2 (en) | Amplitude control with signal swapping | |
US6870433B2 (en) | Oscillator circuit | |
CN213906643U (zh) | 一种自基准rc振荡器 | |
US6556092B1 (en) | Low consumption oscillator | |
US5220291A (en) | Complementary transistor oscillator | |
JP2010028496A (ja) | 発振検出回路 | |
JP2854701B2 (ja) | 基準電圧発生回路 | |
JP3132212B2 (ja) | 水晶発振回路 | |
JP3852924B2 (ja) | 発振回路 | |
JPH11205095A (ja) | 電圧制御発振回路 | |
JPH07321649A (ja) | 電圧制御発振器及びpll回路 | |
JP2903213B2 (ja) | レベル変換回路 | |
GB2601142A (en) | Amplitude regulator | |
JP3874577B2 (ja) | 電圧制御発振回路 | |
JP2661138B2 (ja) | 電流増幅回路 | |
JP2524399B2 (ja) | 水晶発振回路 | |
JPH10200395A (ja) | 論理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070308 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |