JPH0434800A - 波形サンプリング回路 - Google Patents

波形サンプリング回路

Info

Publication number
JPH0434800A
JPH0434800A JP2141181A JP14118190A JPH0434800A JP H0434800 A JPH0434800 A JP H0434800A JP 2141181 A JP2141181 A JP 2141181A JP 14118190 A JP14118190 A JP 14118190A JP H0434800 A JPH0434800 A JP H0434800A
Authority
JP
Japan
Prior art keywords
voltage
hold
measured
time
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2141181A
Other languages
English (en)
Other versions
JP3033131B2 (ja
Inventor
Naoya Kusayanagi
直也 草柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2141181A priority Critical patent/JP3033131B2/ja
Publication of JPH0434800A publication Critical patent/JPH0434800A/ja
Application granted granted Critical
Publication of JP3033131B2 publication Critical patent/JP3033131B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、高速波形サンプリング回路におけるトラック
ホールド回路および時間測定回路の小型化および高精度
化に関するものである。
〈従来の技術〉 従来からディジタルサンプリングオシロスコープ等にお
いて、広帯域の繰返し信号の測定にはランダムサンプリ
ングの手法が用いられている。これは第5図に示すよう
に、トリガ時点く矢印で示した点)とサンプル時点との
間の時間Txとサンプル時点における被測定電圧Vxと
から被測定電圧波形を再構成するものである。すなわち
、波形表示の基準となるトリガレベルを被測定信号が通
過する時点をゼロとして、そのトリガ時点から実際に被
測定信号の電圧測定を行うサンプル時点までの時間Tx
を横軸にとり、被測定電圧Txを継軸にとって平面上に
1つの点をえがく。これを数多く繰返すことにより、サ
ンプリング周期より高速な被測定信号(a)をこれと相
似なサンプリング波形(b)に再構成するものである。
〈発明が解決しようとする課題〉 しかしながら、従来の波形サンプリング回路はディスク
リート素子やICの組合せで作られて(するが、より高
速・高精度な波形測定のためには配線のインダクタンス
やキャパシタンスによる影響をできるだけ抑える構成が
必要になる。
本発明は上記の問題を解決するためになされたもので、
IC化された高速・高精度な高速波形サンプリング回路
を実現することを目的とする。
〈課題を解決するための手段〉 本発明に係る波形サンプリング回路は被測定電圧信号と
基準電圧信号とを切換える入力切換スイッチと、この入
力切換スイッチの出力を入力するトラック/ホールド切
換スイッチと、このトラック/ホールド切換スイッチの
出力を保持するホールドキャパシタと、このホールドキ
ャパシタの一端の電圧を入力するホールドアンプと、前
記ホルトキャパシタの前記一端が#続する時間測定切換
スイッチと、この時閏測定切換スイ・ンチの出力が接続
する定電流源と、前記各切換スイッチを制御する制御手
段とを備え、電圧測定モードではサンプル時点において
被測定電圧信号をホールドキャパシタに保持し、時間測
定モードでは基準電圧信号をホールドキャパシタに保持
した後、トリガ時点からサンプル時点までの被測定時間
幅だけ定電流源によって放電させることにより、ホール
ドアンプの出力から被測定電圧と被測定時間幅に対応す
る電圧変化とを交互に出力するように構成したことを特
徴とする。
く作用〉 トラックホールド回路およびこれに接続するAD変換器
を電圧測定および時間測定に共用することができる。
〈実施例〉 以下、図面を用いて本発明の詳細な説明する。
第1図は本発明に係る波形サンプリング回路を示す構成
ブロック図である。1は時間測定基準定電圧源、2は被
測定電圧信号■1−よび時間測定基準定電圧VTRのい
ずれか一方を選択する入力切換スイッチ、3は入力切換
スイッチ2の選択出力を入力するバッファアンプ、4は
バッファアンプ3の出力を入力するトラック/ホールド
切換スイッチ、CHは切換スイッチ4の出力電圧を保持
するホールドキャパシタ、5はホールドキャパシタC1
の保持電圧を出力するホールドアンプ、6はホールドキ
ャパシタCHを放電させるための時間測定切換スイッチ
、7は切換スイッチ6を介してホールドキャパシタCH
を定電流で放電させる時間測定用定電流源、8はタロツ
ク信号CLKを入力して切換スイッチ2,4.6の切換
タイミング出力を発生するタイミング回路、9はタイミ
ング回路8の出力に対応して切換スイッチ2を駆動する
入力切換回路、10はタイミング回路8の出力に対応し
て切換スイッチ4を駆動するトラックホルト回路、11
はタイミング回R8の出力および被測定時間信号TIN
に対応して切換スイツ升6を駆動する時間測定スイッチ
切換回路である。被測定時間信号TINとしてはトリガ
時点からサンプル時点までHとなるロジック信号を用い
ているが、この時間幅を別に用意した時間測定クロック
で計数した残りの端数部分の信号を用いることもできる
。ここでバッファアンプ3.切換スイッチ4゜ホールド
キャパシタCH,ホールドアンプ5およびサンプルホー
ルド切換回FII110からなる部分は後述のトラック
ホールド回路で構成する。
電圧信号を測定する際には入力切換スイッチ2が被測定
電圧信号■1N!選択し、トラック/ホールド切換スイ
ッチ4がオンとなって、ホールドキャパシタCHがバッ
ファアンプ3を介して被測定電圧信号■INをトラッキ
ングし、サンプル時点で保持する。この保持電圧VHは
ホールドアンプ5を介してAD変換器へ出力される1時
間測定の際には入力切換スイッチ2が時間測定基準電圧
■1Rを選択し、上記のようにホールドキャパシタCH
に保持する。その後時間測定スイッチ切換回路11はト
リガ時点からサンプル時点までの時間幅(すなわちTI
Nの時間幅)と等しい時間だけ時間測定切換スイッチ6
をオンにし、時間測定用定電流H7によってホールドキ
ャパシタCHを定電流で放電し、その電圧変化がホール
ドアンプ5を介してAD変換器へ出力される。AD変換
器はホルトアンプ5から出力される電圧信号出力および
時間信号出力をディジタルコード化し、これに基づいて
被測定電圧信号の波形が再構成される。
第2図は第1図回路のタイミング回路8を除いた部分の
具体的構成例を示す構成回路図である。
被測定電圧信号■INは入力バッファアンプ12を介し
て入力切換スイッチ2におけるダイオードブリッジ回路
14の入力端子に加えられる。また時間測定基準定電圧
■■Rは入力バッファアンプ13を介して入力切換スイ
ッチ2のダイオードブリッジ回路15の入力端子に加え
られる。ダイオードブリッジ回路14.15はカソード
側の駆動端子が差動回路を構成するトランジスタQ21
.Q22のコレクタ端子にそれぞれ接続し、トランジス
タQ21” 22のエミッタ端子は定電流B16の一端
に接続する。定電流源16の他端は負電源VEEに接続
する。ダイオードブリッジ14および15の出力端子は
バッファアンプ3の入力端子に接続する。
ここでバッファアンプ3はダイオードブリッジ回路14
または15の入力電圧に追従するレベルシフト電圧をト
ランジスタQ13を介して出力し、抵抗R11を介して
ダイオードブリッジ回路14または15のアノード側の
駆動端子に定電流を供給する。バッファアンプ3の出力
はダイオードブリッジ回路4の入力端子に接続し、ダイ
オードブリッジ回路4の出力端子はホールドキャパシタ
CHの一端およびホールドアンプの入力端子に接続する
ホールドキャパシタCHの他端はコモンに接続する。ダ
イオードブリッジ回路4のアノード側駆動端子およびカ
ソード側駆動端子はトラック/ホールド切換回路11の
差動トランジスタQ41およびQ にそれぞれ接続し、
トランジスタQ41およびQ42のエミッタ端子は定電
流源17を介して負電圧源■E[に接続する。ホールド
アンプ5はダイオードブリッジ回路4の入力電圧に追従
するレベルシフト電圧をトランジスタQ12を介して出
力し、抵抗R1を介してダイオードブリッジ回路14゜
15のアノード側およびカソード側の駆動端子に定電流
を供給する。ホールドキャパシタC1の一端は時間測定
切換スイッチ6を構成する差動トランジスタQ62のコ
レクタ端子に接続し、差動トランジスタQ61.Q62
のエミッタ端子は時間測定用定電流源7を介して負電圧
■EEに接続する。トランジスタQ61のコレクタ端子
はコモンに接続する。
上記の構成の回路の動作を第3図のタイミングチャート
を用いて次に説明する。この波形サンプリング回路は次
に説明する電圧測定モードと時間測定モードとが交互に
動作する。
(A)電圧測定モード 電圧信号を測定する際には、まず入力切換信号THHを
H(ハイ)、’rV、をL(ロー)としてトランジスタ
Q21をオン、Q22をオフとし、ダイオードブリッジ
回#114を導通させる。バッファアンプ3の出力V 
が被測定電圧信号■1Nと一致したら、トラック/ホー
ルド切換信号TRACKをHlHOLDをLとしてトラ
ンジスタQ42をオン、Q41をオフとすることにより
、ダイオードブリッジ回路4を導通させ、ホールドキャ
パシタC■の電圧を被測定電圧信号V1Nに追従させる
。その後サンプル時点において、HOLDをH,TRA
CKをLとし、ダイオードブリッジ回路4を非導通とし
て、被測定電圧を保持し、ホールドアンプ5出力をAD
変換する。
(B)時間測定モード 時間信号を測定する際には、THHをL 、 T VH
をHとしてダイオードブリッジ回路15を導通させて、
電圧v1が基準電圧v1Rと一致したら、TRACKを
H,HOLDをLとしてホールドキャパシタCHの電圧
■1を基準電圧V1Rと一致させる。
その後HOLDをH,TRACKをLとして保持状態と
した後、測定時間信号TxによりトランジスタQ をオ
ン、Q61をオフとし、ホールド回路バシタC)lを放
電させてTxの時間幅を電圧信号に変換し、その電圧変
化をホールドアンプ5を介してAD変換器に入力する。
ここで切換信号Txはトリガ時点から被測定電圧■1N
を保持する時点(サンプル時点)迄の時間Txと同じ時
間幅だけHとなる。ホールドキャパシタCHの値をCH
5定電流源7の定電流値を1.とすると、電圧変化後の
保持電圧vHは V  =V  −I  −T  /C■    ・・・
(1)H丁Ri      X となる。
第4図は第2図の波形サンプリング回路に用いられるト
ラック・ホールド回路の一具体例を示す構成回路図で、
一部をブロックで表したものである。ここで第2図と同
じ部分は同一の記号を付して説明を省略する。ただしバ
ッファアンプ3において、ダイオードブリッジ回路14
.15への定電流を供給するためのレベルシフト出力部
分は省略しているがホールドアンプ5と同様の構成であ
る。ホールドアンプ5において、Q4.Q5およびQ6
.Q7は低入力を流の差動段を構成するNPNトランジ
スタ、Q、Qloは出力バッファを構成するNPNトラ
ンジスタ、R,はフィードバック用の抵抗、I  、I
2は動作電流を決める定電流源であり、Qllはレベル
シフト用のトランジスタ、RおよびR5はレベルシフト
電圧を決める抵抗、Q12はシフト電圧出力用トランジ
スタである。
上記の構成の回路の動作を次に説明する。ホールドアン
プ5において、差動段のトランジスタQ、Q およびQ
  、Q  にはそれぞれ11/2の動作電流が流れる
。抵抗R,のフィードバックにより、保持電圧V と出
力電圧V。どの間はゲイン1の増幅器となる。すなわち VH〜Vo             ・・・(2)し
たがってトランジスタQ のコレクタ電圧■^は、Q 
〜Q のペースエミッタ間電圧vBEを等9   1ま しいとすると、 VA =VH+2VBE        −(3)とな
り、ブートストラップ電圧Veは Ve−ゞ^+”S  ’BE =V H+ 2 VBE + (R4+ R5) vB
E/ R4VBE =Vl + (2R4+ Rs ) V8E/R4・・
・ (4) となり保持電圧VHに追従する。ここでVsはレベルシ
フト回路により生じるシフト電圧である。
駆動回M@2における定t?L回路の定電流値がI。
のとき、 R=2VB/IO・・・(5) ■ となるようなR1を選択すると、ホールド時に入力電圧
V が変化しても、これと無関係に一定の電流がダイオ
ードブリッジ回路1のダイオードに流れる。その結果、
100MHzIOビット精度のトラック・ホールド回路
を実現することができる。
このような構成の波形サンプリング回路によれば、一般
的な高速NPN)ランジスタを用いて高精度化したトラ
ックホールド回路を電圧測定と時間測定の両方に利用す
ることにより、容易にIC化することができる。
電圧信号をディジタルコード化するためのA/D変換器
を電圧測定と時間測定に共用することができる。
電圧信号トラック時以外は入力切換カイッチ2において
基準定電圧VTRを選択しているので、入力信号の飛込
み等のフィードスルーを抑圧することができる。
なお第2図の回路構成は第4図のトラックホールド回路
を利用しなくても実現することができる。
また入力切換スイッチ2を省略して電圧測定と時間測定
を個別に実現することもできる。
また上記の実施例はバイポーラトランジスタで構成して
いるが、これに限らず、FET等他の能面素子を用いる
ことができる。
また第1図の回路の具体的構成は第2図の構成に限られ
ない。
〈発明の効果〉 以上の説明から明らかなように、本願発明によれば、I
C化された高速・高精度な高速波形サンプリング回路を
容易に実現することができる。
【図面の簡単な説明】
第1図は本発明に係る波形サンプリング回路の一実施例
を示す構成ブロック図、第2図は第1図回路の主要部分
の具体的回路例を示す構成回路図、第3図は第2図回路
の動作を説明するためのタイムチャート、第4図は第2
図回路に使用するトラックホールド回路の回路構成図、
第5図はランダムサンプリングの原理を示す図である。 2・・・入力切換スイッチ、4・・・トラック/ホール
ド切換スイッチ、5・・・ホールドアンプ、6・・・時
間測定切換スイッチ、7・・・定電流源、8・・・タイ
ミング回路、9・・・入力切換回路、10・・・トラッ
ク/ホールド切換回路、11・・・時間測定スイッチ切
換回路、■ ・・・被測定電圧信号、VTR・・・基準
電圧信号、N

Claims (1)

  1. 【特許請求の範囲】 被測定電圧信号と基準電圧信号とを切換える入力切換ス
    イッチと、 この入力切換スイッチの出力を入力するトラック/ホー
    ルド切換スイッチと、 このトラック/ホールド切換スイッチの出力を保持する
    ホールドキャパシタと、 このホールドキャパシタの一端の電圧を入力するホール
    ドアンプと、 前記ホールドキャパシタの前記一端が接続する時間測定
    切換スイッチと、 この時間測定切換スイッチの出力が接続する定電流源と
    、 前記各切換スイッチを制御する制御手段とを備え、 電圧測定モードではサンプル時点において被測定電圧信
    号をホールドキャパシタに保持し、時間測定モードでは
    基準電圧信号をホールドキャパシタに保持した後、トリ
    ガ時点からサンプル時点までの被測定時間幅だけ定電流
    源によって放電させることにより、 ホールドアンプの出力から被測定電圧と被測定時間幅に
    対応する電圧変化とを交互に出力するように構成したこ
    とを特徴とする波形サンプリング回路。
JP2141181A 1990-05-30 1990-05-30 波形サンプリング回路 Expired - Fee Related JP3033131B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2141181A JP3033131B2 (ja) 1990-05-30 1990-05-30 波形サンプリング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2141181A JP3033131B2 (ja) 1990-05-30 1990-05-30 波形サンプリング回路

Publications (2)

Publication Number Publication Date
JPH0434800A true JPH0434800A (ja) 1992-02-05
JP3033131B2 JP3033131B2 (ja) 2000-04-17

Family

ID=15286035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2141181A Expired - Fee Related JP3033131B2 (ja) 1990-05-30 1990-05-30 波形サンプリング回路

Country Status (1)

Country Link
JP (1) JP3033131B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347570A (ja) * 1993-06-04 1994-12-22 Sony Tektronix Corp 時間−電圧変換及びトラックホールド回路
EP2626864A1 (de) * 2012-02-08 2013-08-14 VEGA Grieshaber KG Vorrichtung und Verfahren zum Abtasten eines Signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06347570A (ja) * 1993-06-04 1994-12-22 Sony Tektronix Corp 時間−電圧変換及びトラックホールド回路
EP2626864A1 (de) * 2012-02-08 2013-08-14 VEGA Grieshaber KG Vorrichtung und Verfahren zum Abtasten eines Signals

Also Published As

Publication number Publication date
JP3033131B2 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
JPH0420238B2 (ja)
US4833422A (en) Programmable gain instrumentation amplifier
EP0851434A2 (en) Sample hold circuit and semiconductor device having the same
KR950012937B1 (ko) 샘플홀드 회로
US5831423A (en) Phase meter and method of providing a voltage indicative of a phase difference
JPH02294997A (ja) サンプル・アンド・ホールド増幅器を有する回路装置
JPH0434800A (ja) 波形サンプリング回路
EP0110601A1 (en) Trigger circuit
JPH04258897A (ja) 広帯域サンプル/ホールド回路
JPH09306193A (ja) サンプルホールド回路
JPH1092190A (ja) 追跡および保持回路
JP3979720B2 (ja) サンプルアンドホールド回路
US6087876A (en) Time delay generator and method
JPS6133012A (ja) 高確度ワンシヨツト回路を用いた電圧・周波数変換器及び方法
JPH06120747A (ja) 差動増幅器
JP2003008408A (ja) ヒステリシスコンパレータ回路
JP2817256B2 (ja) トラック・ホールド回路
JP3869541B2 (ja) サンプルホールド回路
JPS5837898A (ja) ピ−クホ−ルド回路
JPH0714397A (ja) 差動トラック・ホールド回路
JPH01319200A (ja) トラック・ホールド回路
JP3073619B2 (ja) サンプルホールド回路
JPH01255312A (ja) パルスドライブ回路
JPS63269399A (ja) トラツクホ−ルド回路
JPH0529938A (ja) 制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees