JP2817256B2 - トラック・ホールド回路 - Google Patents
トラック・ホールド回路Info
- Publication number
- JP2817256B2 JP2817256B2 JP1241312A JP24131289A JP2817256B2 JP 2817256 B2 JP2817256 B2 JP 2817256B2 JP 1241312 A JP1241312 A JP 1241312A JP 24131289 A JP24131289 A JP 24131289A JP 2817256 B2 JP2817256 B2 JP 2817256B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- hold
- voltage
- diode bridge
- track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、高速トラック・ホールド回路における高速
化および高精度化に関するものである。
化および高精度化に関するものである。
＜従来の技術＞ 従来から高速のトラック・ホールド回路のサンプリン
グ・スイッチにはダイオードブリッジが用いられてい
る。ディスクリート素子を用いたトラック・ホールド回
路は配線のＬやＣによる影響で、速度に制約（例えば30
〜50MHz）が生じるので、それ以上高速にするためにはI
C化が必要となる。
グ・スイッチにはダイオードブリッジが用いられてい
る。ディスクリート素子を用いたトラック・ホールド回
路は配線のＬやＣによる影響で、速度に制約（例えば30
〜50MHz）が生じるので、それ以上高速にするためにはI
C化が必要となる。
第２図は高速ICプロセスにより実現された従来の高速
トラック・ホールド回路の具体例を示す構成回路図であ
る。D1〜D4はダイオードブリッジ回路（以下ダイオード
ブリッジと呼ぶ）を構成するショットキーダイオード、
VinはダイオードD1とD3の接続点とコモンの間に加わる
アナログ入力電圧、CHはダイオードD2とD4の接続点とコ
モンの間に接続するホールドキャパシタ、R1,R2はそれ
ぞれの一端が正電源電圧VCCに接続しそれぞれの他端が
ダイオードブリッジ１のアノード側端子（D1,D2のアノ
ード端子）およびカソード側端子（D3,D4のカソード端
子）に接続する電流制限用抵抗、D5〜D8はダイオードブ
リッジ１のアノード側およびカソード側とコモンの間に
接続してホールド時にダイオードブリッジ１に逆バイア
ス電圧を与えるためのショットキーダイオード、Q1,Q2
はそのコレクタ端子がそれぞれ抵抗R1,R2の他端と接続
し、そのエミッタ端子同士が接続して差動トランジスタ
対を構成するSST等の超高速NPNトランジスタ、V2,V1は
それぞれトランジスタQ1,Q2のベース端子とコモンの間
に加わる電流切換用のT/Hクロック、Q3はトランジスタQ
1,Q2のエミッタ端子にそのコレクタ端子が接続するNPN
トランジスタ、R3はトランジスタQ3のエミッタ端子と負
電源電圧VEEの間に接続する抵抗、VBBはトランジスタQ3
のベース端子とコモンの間に加わる定電流設定用電圧で
ある。トランジスタQ3,抵抗R3およびバイアス電圧源VBB
は定電流回路を構成する。トランジスタQ1,Q2および上
記の定電流回路からなる回路はダイオードブリッジ１を
その駆動端子、すなわちアノード側端子（D1,D2のアノ
ード端子）およびカソード側端子（D3,D4のカソード端
子）を介して駆動する駆動回路２を構成する。
トラック・ホールド回路の具体例を示す構成回路図であ
る。D1〜D4はダイオードブリッジ回路（以下ダイオード
ブリッジと呼ぶ）を構成するショットキーダイオード、
VinはダイオードD1とD3の接続点とコモンの間に加わる
アナログ入力電圧、CHはダイオードD2とD4の接続点とコ
モンの間に接続するホールドキャパシタ、R1,R2はそれ
ぞれの一端が正電源電圧VCCに接続しそれぞれの他端が
ダイオードブリッジ１のアノード側端子（D1,D2のアノ
ード端子）およびカソード側端子（D3,D4のカソード端
子）に接続する電流制限用抵抗、D5〜D8はダイオードブ
リッジ１のアノード側およびカソード側とコモンの間に
接続してホールド時にダイオードブリッジ１に逆バイア
ス電圧を与えるためのショットキーダイオード、Q1,Q2
はそのコレクタ端子がそれぞれ抵抗R1,R2の他端と接続
し、そのエミッタ端子同士が接続して差動トランジスタ
対を構成するSST等の超高速NPNトランジスタ、V2,V1は
それぞれトランジスタQ1,Q2のベース端子とコモンの間
に加わる電流切換用のT/Hクロック、Q3はトランジスタQ
1,Q2のエミッタ端子にそのコレクタ端子が接続するNPN
トランジスタ、R3はトランジスタQ3のエミッタ端子と負
電源電圧VEEの間に接続する抵抗、VBBはトランジスタQ3
のベース端子とコモンの間に加わる定電流設定用電圧で
ある。トランジスタQ3,抵抗R3およびバイアス電圧源VBB
は定電流回路を構成する。トランジスタQ1,Q2および上
記の定電流回路からなる回路はダイオードブリッジ１を
その駆動端子、すなわちアノード側端子（D1,D2のアノ
ード端子）およびカソード側端子（D3,D4のカソード端
子）を介して駆動する駆動回路２を構成する。
上記回路において、V2がLow,V1がHighのときトランジ
スタQ2がオン,Q1がオフとなって、抵抗R1から出力され
る電流Ｉはダイオードブリッジ１を順方向に流れ、抵抗
R2からの電流Ｉとともに合流し、トランジスタQ2を介し
て2Iの電流がトランジスタQ3および抵抗R3からなる定電
流回路に流入する。この結果ダイオードブリッジ１から
なるスイッチが導通してトラック状態となり、キャパシ
タCHの電圧は入力電圧Vinに追従する。V2がHigh,V1がLo
wのときトランジスタQ2がオフ,Q1がオンとなって、抵抗
R2からの電流ＩはダイオードD7,D8を通ってコモンに流
れ込み、コモンからダイオードD5,D6を介して流れ込む
電流Ｉと抵抗R1から出力される電流Ｉと合流し、トラン
ジスタQ1を介して2Iの電流がトランジスタQ3および抵抗
R3からなる定電流源に流入する。この結果ダイオードブ
リッジ１は逆バイアスされてオフとなって、ホールド状
態となり、キャパシタCHの電圧は入力電圧Vinから切離
されて一定に保持される。実際には入力電圧Vinはホー
ルドアンプを介してダイオードブリッジ回路１に加えら
れ、ホールドキャパシタCHの保持電圧はホールドアンプ
を介して出力される。
スタQ2がオン,Q1がオフとなって、抵抗R1から出力され
る電流Ｉはダイオードブリッジ１を順方向に流れ、抵抗
R2からの電流Ｉとともに合流し、トランジスタQ2を介し
て2Iの電流がトランジスタQ3および抵抗R3からなる定電
流回路に流入する。この結果ダイオードブリッジ１から
なるスイッチが導通してトラック状態となり、キャパシ
タCHの電圧は入力電圧Vinに追従する。V2がHigh,V1がLo
wのときトランジスタQ2がオフ,Q1がオンとなって、抵抗
R2からの電流ＩはダイオードD7,D8を通ってコモンに流
れ込み、コモンからダイオードD5,D6を介して流れ込む
電流Ｉと抵抗R1から出力される電流Ｉと合流し、トラン
ジスタQ1を介して2Iの電流がトランジスタQ3および抵抗
R3からなる定電流源に流入する。この結果ダイオードブ
リッジ１は逆バイアスされてオフとなって、ホールド状
態となり、キャパシタCHの電圧は入力電圧Vinから切離
されて一定に保持される。実際には入力電圧Vinはホー
ルドアンプを介してダイオードブリッジ回路１に加えら
れ、ホールドキャパシタCHの保持電圧はホールドアンプ
を介して出力される。
＜発明が解決しようとする課題＞ しかしながら、上記の回路では入力信号Vinの変化に
よりダイオードブリッジ１を流れる電流が変るため、ト
ラック／ホールド切換のスピードが一定にならないとい
う問題があった。これはPNPトランジスタを用いた高精
度なソース定電流源を抵抗R1,R2に置換えれば改善され
るが、高速ICプロセスではPNPトランジスタが得られな
いという問題があった。
よりダイオードブリッジ１を流れる電流が変るため、ト
ラック／ホールド切換のスピードが一定にならないとい
う問題があった。これはPNPトランジスタを用いた高精
度なソース定電流源を抵抗R1,R2に置換えれば改善され
るが、高速ICプロセスではPNPトランジスタが得られな
いという問題があった。
本発明は上記の問題を解決するためになされたもの
で、IC化された高速・高精度な高速トラック・ホールド
回路を実現することを目的とする。
で、IC化された高速・高精度な高速トラック・ホールド
回路を実現することを目的とする。
＜課題を解決するための手段＞ 本発明はダイオードブリッジ回路のスイッチ動作によ
り入力信号をホールドキャパシタで追従・保持するよう
に構成したトラック・ホールド回路に係るもので、その
特徴とするところはダイオードブリッジ回路を駆動する
駆動回路と、前記ダイオードブリッジ回路の出力電圧を
保持するホールドキャパシタと、このホールドキャパシ
タの保持電圧を入力してその入力電圧に追従したシフト
電圧を発生するレベルシフト回路を具備するホールドア
ンプと、前記レベルシフト回路の出力端とダイオードブ
リッジ回路の駆動端子との間に接続する抵抗とを備え、
抵抗を介してダイオードブリッジ回路に入力信号レベル
と無関係に定電流を供給するように構成した点にある。
り入力信号をホールドキャパシタで追従・保持するよう
に構成したトラック・ホールド回路に係るもので、その
特徴とするところはダイオードブリッジ回路を駆動する
駆動回路と、前記ダイオードブリッジ回路の出力電圧を
保持するホールドキャパシタと、このホールドキャパシ
タの保持電圧を入力してその入力電圧に追従したシフト
電圧を発生するレベルシフト回路を具備するホールドア
ンプと、前記レベルシフト回路の出力端とダイオードブ
リッジ回路の駆動端子との間に接続する抵抗とを備え、
抵抗を介してダイオードブリッジ回路に入力信号レベル
と無関係に定電流を供給するように構成した点にある。
＜作用＞ シフト電圧が入力信号に追従して変化するので、シフ
ト電圧と入力信号レベルの差が一定となり、抵抗を介し
てダイオードブリッジ回路に定電流が流れる。
ト電圧と入力信号レベルの差が一定となり、抵抗を介し
てダイオードブリッジ回路に定電流が流れる。
＜実施例＞ 以下、図面を用いて本発明を詳しく説明する。第１図
は本発明に係るトラック・ホールド回路の一実施例を示
す構成回路図で、一部をブロックで表したものである。
ここで第２図と同じ部分は同一の記号を付して説明を省
略する。１はダイオードブリッジ回路、２はT/Hクロッ
クによりダイオードブリッジ回路１からの出力電流を切
換える駆動回路、３はダイオードブリッジ回路１に入力
電圧Vinを加える高速アンプ、４はホールドキャパシタC
Hの保持電圧に対応する電圧を出力する帰還形の高精度
ホールドアンプでレベルシフト回路を内蔵するもの、RI
はホールドアンプ４からのシフト電圧出力端子とダイオ
ードブリッジ回路１の駆動端子との間に接続する電流設
定用抵抗である。VDDは高速アンプ３に供給される負電
源電圧である。
は本発明に係るトラック・ホールド回路の一実施例を示
す構成回路図で、一部をブロックで表したものである。
ここで第２図と同じ部分は同一の記号を付して説明を省
略する。１はダイオードブリッジ回路、２はT/Hクロッ
クによりダイオードブリッジ回路１からの出力電流を切
換える駆動回路、３はダイオードブリッジ回路１に入力
電圧Vinを加える高速アンプ、４はホールドキャパシタC
Hの保持電圧に対応する電圧を出力する帰還形の高精度
ホールドアンプでレベルシフト回路を内蔵するもの、RI
はホールドアンプ４からのシフト電圧出力端子とダイオ
ードブリッジ回路１の駆動端子との間に接続する電流設
定用抵抗である。VDDは高速アンプ３に供給される負電
源電圧である。
ホールドアンプ４において、Q4,Q5およびQ6,Q7は低入
力電流の差動段を構成するNPNトランジスタ、Q9,Q10は
出力バッファを構成するNPNトランジスタ、Rfはフィー
ドバック用の抵抗、I1,I2は動作電流を求める定電流源
であり、Q11はレベルシフト用のトランジスタ,R4および
R5はレベルシフト電圧を決める抵抗、Q12はシフト電圧
出力用トランジスタである。
力電流の差動段を構成するNPNトランジスタ、Q9,Q10は
出力バッファを構成するNPNトランジスタ、Rfはフィー
ドバック用の抵抗、I1,I2は動作電流を求める定電流源
であり、Q11はレベルシフト用のトランジスタ,R4および
R5はレベルシフト電圧を決める抵抗、Q12はシフト電圧
出力用トランジスタである。
上記の構成の回路の動作を次に説明する。ダイオード
ブリッジ回路１および駆動回路２の動作は第２図の従来
例の場合と同様である。ホールドアンプ４において、差
動段のトランジスタQ4,Q5およびQ6,Q7にはそれぞれI1/2
の動作電流が流れる。抵抗Rfのフィードバックにより、
保持電圧VHと出力電圧VOとの間はゲイン１の増幅器とな
る。すなわち VHVO …（１） したがってトランジスタQ7のコレクタ電圧VAは、Q9〜Q
12のベースエミッタ間電圧VBEを等しいとすると、 VA＝VH＋2VBE …（２） となり、ブートストラップ電圧ＶBは VB＝VA＋VS−VBE ＝VH＋2VBE＋（R4＋R5）VBE/R4−VBE ＝VH＋（2R4＋R5）VBE/R4 …（３） となり保持電圧VHに追従する。ここでVSはレベルシフト
回路により生じるシフト電圧である。駆動回路２におけ
る定電流回路の定電流値がIOのとき、 RI＝2VB/IO …（４） となるようなRIを選択すると、ホールド時に入力電圧V
inが変化しても、これと無関係に一定の電流がダイオー
ドブリッジ回路１のダイオードに流れる。
ブリッジ回路１および駆動回路２の動作は第２図の従来
例の場合と同様である。ホールドアンプ４において、差
動段のトランジスタQ4,Q5およびQ6,Q7にはそれぞれI1/2
の動作電流が流れる。抵抗Rfのフィードバックにより、
保持電圧VHと出力電圧VOとの間はゲイン１の増幅器とな
る。すなわち VHVO …（１） したがってトランジスタQ7のコレクタ電圧VAは、Q9〜Q
12のベースエミッタ間電圧VBEを等しいとすると、 VA＝VH＋2VBE …（２） となり、ブートストラップ電圧ＶBは VB＝VA＋VS−VBE ＝VH＋2VBE＋（R4＋R5）VBE/R4−VBE ＝VH＋（2R4＋R5）VBE/R4 …（３） となり保持電圧VHに追従する。ここでVSはレベルシフト
回路により生じるシフト電圧である。駆動回路２におけ
る定電流回路の定電流値がIOのとき、 RI＝2VB/IO …（４） となるようなRIを選択すると、ホールド時に入力電圧V
inが変化しても、これと無関係に一定の電流がダイオー
ドブリッジ回路１のダイオードに流れる。
このような構成のトラック・ホールド回路によれば、
ホールドアンプ中の高精度レベルシフトによるブートス
トラップ電圧が入力信号に精度よく追従するもので、ダ
イオードブリッジに一定の電流を流すことができる。そ
の結果、NPNトランジスタと抵抗だけの一般的な高速IC
プロセスの条件のもとで、トラック・ホールド回路の高
速・高精度化を図ることができる。これにより、例えば
100MHz10ビット精度のトラック・ホールド回路を実現す
ることができる。
ホールドアンプ中の高精度レベルシフトによるブートス
トラップ電圧が入力信号に精度よく追従するもので、ダ
イオードブリッジに一定の電流を流すことができる。そ
の結果、NPNトランジスタと抵抗だけの一般的な高速IC
プロセスの条件のもとで、トラック・ホールド回路の高
速・高精度化を図ることができる。これにより、例えば
100MHz10ビット精度のトラック・ホールド回路を実現す
ることができる。
なお上記の実施例において、駆動回路２およびホール
ドアンプ４はバイポーラトランジスタで構成している
が、これに限らず、FET等他の能働素子を用いることが
できる。
ドアンプ４はバイポーラトランジスタで構成している
が、これに限らず、FET等他の能働素子を用いることが
できる。
また第１図の回路において、ダイオードD5〜D8を省略
するような構成も、動作電流によってはホールド時のダ
イオードブリッジの逆バイアス電圧を確保できるので、
可能である。
するような構成も、動作電流によってはホールド時のダ
イオードブリッジの逆バイアス電圧を確保できるので、
可能である。
＜発明の効果＞ 以上の説明から明らかなように、本願発明によれば、
IC化された高速・高精度な高速トラック・ホールド回路
を簡単な構成で実現することができる。
IC化された高速・高精度な高速トラック・ホールド回路
を簡単な構成で実現することができる。
第１図は本発明に係るトラック・ホールド回路の一実施
例を示す構成回路図、第２図は従来例のトラック・ホー
ルド回路を示す構成回路図である。 １……ダイオードブリッジ回路、２……駆動回路、４…
…ホールドアンプ、Vin……入力信号、CH……ホールド
キャパシタ、VS……シフト電圧、Q11……レベルシフト
用トランジスタ、R4,R5……レベルシフト用バイアス抵
抗、RI……抵抗。
例を示す構成回路図、第２図は従来例のトラック・ホー
ルド回路を示す構成回路図である。 １……ダイオードブリッジ回路、２……駆動回路、４…
…ホールドアンプ、Vin……入力信号、CH……ホールド
キャパシタ、VS……シフト電圧、Q11……レベルシフト
用トランジスタ、R4,R5……レベルシフト用バイアス抵
抗、RI……抵抗。
Claims (1)
- 【請求項１】ダイオードブリッジ回路のスイッチ動作に
より入力信号をホールドキャパシタで追従・保持するよ
うに構成したトラック・ホールド回路において、ダイオ
ードブリッジ回路を駆動する駆動回路と、前記ダイオー
ドブリッジ回路の出力電圧を保持するホールドキャパシ
タと、このホールドキャパシタの保持電圧を入力してそ
の入力電圧に追従したシフト電圧を発生するレベルシフ
ト回路を具備するホールドアンプと、前記レベルシフト
回路の出力端とダイオードブリッジ回路の駆動端子との
間に接続する抵抗とを備え、入力信号レベルと無関係に
抵抗を介して定電流を供給するように構成したことを特
徴とするトラック・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241312A JP2817256B2 (ja) | 1989-09-18 | 1989-09-18 | トラック・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241312A JP2817256B2 (ja) | 1989-09-18 | 1989-09-18 | トラック・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03104095A JPH03104095A (ja) | 1991-05-01 |
| JP2817256B2 true JP2817256B2 (ja) | 1998-10-30 |
Family
ID=17072421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241312A Expired - Lifetime JP2817256B2 (ja) | 1989-09-18 | 1989-09-18 | トラック・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817256B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4874604B2 (ja) * | 2005-09-09 | 2012-02-15 | Ｈｏｙａ株式会社 | 超音波モータ |
-
1989
- 1989-09-18 JP JP1241312A patent/JP2817256B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03104095A (ja) | 1991-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0108428B1 (en) | Differential amplifier circuit with rail-to-rail capability | |
| JPH0110007Y2 (ja) | ||
| US4642551A (en) | Current to voltage converter circuit | |
| JP2730767B2 (ja) | 電圧対電流変換器 | |
| EP0851434A2 (en) | Sample hold circuit and semiconductor device having the same | |
| KR950012937B1 (ko) | 샘플홀드 회로 | |
| KR870002693B1 (ko) | 증폭기 장치 | |
| EP0160175A1 (en) | High impedance current source | |
| US4779059A (en) | Current mirror circuit | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| EP0199381B1 (en) | Amplifier arrangement | |
| JP2817256B2 (ja) | トラック・ホールド回路 | |
| KR860009555A (ko) | 저전압 디지탈 투 아날로그 변환기용 입력레벨 시프트 회로 | |
| JPS6038925A (ja) | 信号変換器 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US4506176A (en) | Comparator circuit | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| US6400184B1 (en) | Transistor output circuit | |
| JPH02156500A (ja) | トラック・ホールド回路 | |
| US4509020A (en) | Push-pull amplifier | |
| JP2706813B2 (ja) | トラックホールドアンプ | |
| JP2646721B2 (ja) | レベル変換回路 | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| JP3030887B2 (ja) | トラック・ホ―ルド回路 | |
| JP2797621B2 (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |