JPH03104095A - トラック・ホールド回路 - Google Patents
トラック・ホールド回路Info
- Publication number
- JPH03104095A JPH03104095A JP1241312A JP24131289A JPH03104095A JP H03104095 A JPH03104095 A JP H03104095A JP 1241312 A JP1241312 A JP 1241312A JP 24131289 A JP24131289 A JP 24131289A JP H03104095 A JPH03104095 A JP H03104095A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- hold
- holding
- diode bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は、高速トラック・ホールド回路における高速化
および高精度化に関するものである．く従来の技術〉 従来から高遠のトラック・ホールド回路のサンプリング
・スイッチにはダイオードブリッジが用いられている．
ディスクリート素子を用いたトラック・ホールド回路は
配線のＬやＣによる影響で、速度に制約（例えば３０〜
５０ＭＨｚ）が生じるので、それ以上高速にするために
はＩＣ化が必要となる． 第２図は高速ＩＣプロセスにより実現された従来の高速
トラック・ホールド回路の具体例を示す構成回路図であ
る．Ｄ１〜Ｄ４はダイオードブリッジ回路《以下ダイオ
ードブリッジと呼ぶ）を禍成するショッｌ・キーダイオ
ード、ＶｉｏはダイオードＤ１とＤ３の接続点とコモン
の間に加わるアナログ入力電圧、ＣＩ１はダイオードＤ
２とＤ４の接続点とコモンの間に接続するホールドキャ
パシタ、Ｒ１，Ｒ２はそれぞれの一端が正電源電圧”ｃ
ｃに接続しそれぞれの他端がダイオードブリッジ１のア
ノード測端子（Ｄ１，Ｄ２のアノード端子〉およびカソ
ード（ｌＩＩ＃Ａ子（Ｄ３．Ｄ４のカソード端子）に接
続する電流制限用抵抗、Ｄ５〜Ｄ８はダイオードブリッ
ジ１のアノード開およびカソード開とコモンの間に接続
してホールド時にダイオードブリッジ１に逆バイアス電
圧を与えるためのショットキーダイオード、Ｑ，Ｑ２は
そのコレクタ端１ 子がそれぞれ抵抗Ｒ，Ｒ２の他端と接続し、そ１ のエミッタ端子同士が接続して差動トランジスタ対を構
成するＳＳＴ等の超高速ＮＰＮトランジスタ、Ｖ ２
， Ｖ ｉはそれぞれトランジスタＱ１．Ｑ２のベース
端子とコモンの間に加わる電流切換用のＴ／Ｈクロック
、Ｑ３はトランジスタＱ１．Ｑ２のエミッタ端子にその
コレクタ端子が接続するＮＰＮトランジスタ、Ｒ はト
ランジスタＱ３の３ エミッタ端子と負電源電圧ＶＥＥの間に接続する抵抗、
ＶＢＢはトランジスタＱ３のベース端子とコモンの間に
加わる定ｔ流設定用電圧である．トランジスタＱ ．抵
抗Ｒ およびバイアス電圧源ＶＢＢ３３ は定電流回路を横戒する．トランジスタＱ１．Ｑ２およ
び上記の定電流回路からなる回路はグイオ一ドブリッジ
１をその駆動端子、すなわちアノド側端子（Ｄ１．Ｄ２
のアノード端子〉およびカソード開端子（Ｄ３ ， Ｄ
４のカソード端子）を介して駆動する駆動回Ｆ＃１２を
構成する．上記回路において、Ｖ がＬｏｗ，Ｖ１がＨ
ｉ２ ｇｈのときトランジスタＱ２がオン，Ｑ１がオフとなっ
て、抵抗Ｒ１から出力される電流Ｉはダイオードブリッ
ジ１を順方向に流れ、抵抗Ｒ２からの電流Ｉとともに合
流し、トランジスタＱ２を介して２■の電流がトランジ
スタＱ３および抵抗Ｒ３からなる定電流回路に流入する
．この結果ダイオードブリッジ１からなるスイッチが導
通してトラック状態となり、キャパシタＣｔＩの電圧は
入力電圧ｖ．に追従する．Ｖ２がＨ ｉｇ ｈ ， Ｖ
１がＬ１ｎ ＯＷのときトランジスタＱ２がオフ，Ｑ１がオンとなっ
て、抵抗Ｒ２からの電流ＩはダイオードＤ．Ｄ を通っ
てコモンに流れ込み、コモンから７８ ダイオードＤ５，Ｄ６を介して流れ込む電流Ｉと抵抗Ｒ
１から出力される電流Ｉと合流し、トランジスタＱ１を
介して２Ｉの電流がトランジスタＱ３および抵抗Ｒ３か
らなる定電流源に流入する．この結果ダイオードブリッ
ジ１は逆バイアスされてオフとなって、ホールド状態と
なり、キャパシタＣＨの電圧は入力電圧Ｖｌｏから切離
されて一定に保持される．実際には入力電圧ｖｉｏはホ
ールドアンプを介してダイオードブリッジ回路１に加え
られ、ホールドキャパシタＣ，の保持電圧はホールドア
ンプを介して出力される． く発明が解決しようとする課題〉 しかしながら、上記の回路では入力信号ｖｉｏの変化に
よりダイオードブリッジ１を流れる電流が変るため、ト
ラック／ホールド切換のスピードが一定にならないとい
う問題があった．これはＰＮＰトランジスタを用いた高
精度なソース定電流源を抵抗Ｒ１，Ｒ２にＷ換えれば改
善されるが、高遠ＩＣプロセスではＰＮＰトランジスタ
が得られないという問題があった。
および高精度化に関するものである．く従来の技術〉 従来から高遠のトラック・ホールド回路のサンプリング
・スイッチにはダイオードブリッジが用いられている．
ディスクリート素子を用いたトラック・ホールド回路は
配線のＬやＣによる影響で、速度に制約（例えば３０〜
５０ＭＨｚ）が生じるので、それ以上高速にするために
はＩＣ化が必要となる． 第２図は高速ＩＣプロセスにより実現された従来の高速
トラック・ホールド回路の具体例を示す構成回路図であ
る．Ｄ１〜Ｄ４はダイオードブリッジ回路《以下ダイオ
ードブリッジと呼ぶ）を禍成するショッｌ・キーダイオ
ード、ＶｉｏはダイオードＤ１とＤ３の接続点とコモン
の間に加わるアナログ入力電圧、ＣＩ１はダイオードＤ
２とＤ４の接続点とコモンの間に接続するホールドキャ
パシタ、Ｒ１，Ｒ２はそれぞれの一端が正電源電圧”ｃ
ｃに接続しそれぞれの他端がダイオードブリッジ１のア
ノード測端子（Ｄ１，Ｄ２のアノード端子〉およびカソ
ード（ｌＩＩ＃Ａ子（Ｄ３．Ｄ４のカソード端子）に接
続する電流制限用抵抗、Ｄ５〜Ｄ８はダイオードブリッ
ジ１のアノード開およびカソード開とコモンの間に接続
してホールド時にダイオードブリッジ１に逆バイアス電
圧を与えるためのショットキーダイオード、Ｑ，Ｑ２は
そのコレクタ端１ 子がそれぞれ抵抗Ｒ，Ｒ２の他端と接続し、そ１ のエミッタ端子同士が接続して差動トランジスタ対を構
成するＳＳＴ等の超高速ＮＰＮトランジスタ、Ｖ ２
， Ｖ ｉはそれぞれトランジスタＱ１．Ｑ２のベース
端子とコモンの間に加わる電流切換用のＴ／Ｈクロック
、Ｑ３はトランジスタＱ１．Ｑ２のエミッタ端子にその
コレクタ端子が接続するＮＰＮトランジスタ、Ｒ はト
ランジスタＱ３の３ エミッタ端子と負電源電圧ＶＥＥの間に接続する抵抗、
ＶＢＢはトランジスタＱ３のベース端子とコモンの間に
加わる定ｔ流設定用電圧である．トランジスタＱ ．抵
抗Ｒ およびバイアス電圧源ＶＢＢ３３ は定電流回路を横戒する．トランジスタＱ１．Ｑ２およ
び上記の定電流回路からなる回路はグイオ一ドブリッジ
１をその駆動端子、すなわちアノド側端子（Ｄ１．Ｄ２
のアノード端子〉およびカソード開端子（Ｄ３ ， Ｄ
４のカソード端子）を介して駆動する駆動回Ｆ＃１２を
構成する．上記回路において、Ｖ がＬｏｗ，Ｖ１がＨ
ｉ２ ｇｈのときトランジスタＱ２がオン，Ｑ１がオフとなっ
て、抵抗Ｒ１から出力される電流Ｉはダイオードブリッ
ジ１を順方向に流れ、抵抗Ｒ２からの電流Ｉとともに合
流し、トランジスタＱ２を介して２■の電流がトランジ
スタＱ３および抵抗Ｒ３からなる定電流回路に流入する
．この結果ダイオードブリッジ１からなるスイッチが導
通してトラック状態となり、キャパシタＣｔＩの電圧は
入力電圧ｖ．に追従する．Ｖ２がＨ ｉｇ ｈ ， Ｖ
１がＬ１ｎ ＯＷのときトランジスタＱ２がオフ，Ｑ１がオンとなっ
て、抵抗Ｒ２からの電流ＩはダイオードＤ．Ｄ を通っ
てコモンに流れ込み、コモンから７８ ダイオードＤ５，Ｄ６を介して流れ込む電流Ｉと抵抗Ｒ
１から出力される電流Ｉと合流し、トランジスタＱ１を
介して２Ｉの電流がトランジスタＱ３および抵抗Ｒ３か
らなる定電流源に流入する．この結果ダイオードブリッ
ジ１は逆バイアスされてオフとなって、ホールド状態と
なり、キャパシタＣＨの電圧は入力電圧Ｖｌｏから切離
されて一定に保持される．実際には入力電圧ｖｉｏはホ
ールドアンプを介してダイオードブリッジ回路１に加え
られ、ホールドキャパシタＣ，の保持電圧はホールドア
ンプを介して出力される． く発明が解決しようとする課題〉 しかしながら、上記の回路では入力信号ｖｉｏの変化に
よりダイオードブリッジ１を流れる電流が変るため、ト
ラック／ホールド切換のスピードが一定にならないとい
う問題があった．これはＰＮＰトランジスタを用いた高
精度なソース定電流源を抵抗Ｒ１，Ｒ２にＷ換えれば改
善されるが、高遠ＩＣプロセスではＰＮＰトランジスタ
が得られないという問題があった。
本発明は上記の問題を解決するためになされたもので、
ＩＣ化された高速・高精度な高速トラック・ホールド回
路を実現することを目的とする．く課題を解決するため
の手段〉 本発明はダイオードブリッジ回路のスイッチ動作により
入力信号をホールドキャパシタで追従・保持するように
構成したトラック・ホールド回路に係るもので、その特
徴とするところはダイオードブリッジ回路を駆動する駆
動回路と、前記ダイオードブリッジ回路の出力電圧を保
持するホールドキャパシタと、このホールドキャパシタ
の保持電圧を入力してその入力電圧に追従したシフト電
圧を発生するレベルシフト回路を具備するホールドアン
プと、前記レベルシフト回路の出力端とダイオードブリ
ッジ回路の駆動端子との間に接続する抵抗とを備え、抵
抗を介してダイオードブリッジ回路に入力信号レベルと
無関係に定電流を供給するように横成した点にある． く作用〉 シフト電圧が入力信号に追従して変化するので、シフト
電圧と入力信号レベルの差が一定．となり、抵抗を介し
てダイオードブリッジ回路に定電流が流れる． く実施例〉 以下、図面を用いて本発明を詳しく説明する．第１図は
本発明に係るトラック・ホールド回路の一実施例を示す
構成回路図で、一部をブロックで表したものである．こ
こで第２図と同じ部分は同一の記号を付して説明を省略
する．１はダイオードブリッジ回路、２はＴ／Ｈクロツ
クによりダイオードブリッジ回Ｆ！６１からの出力電流
を切換える駆動回路、３はダイオードブリッジ回路１に
入力電圧Ｖｉｏを加える高速アンプ、４はホールドキャ
パシタＣＨの保持電圧に対応する電圧を出力する帰還形
の高精度ホールドアンプでレベルシフト回路を内蔵する
もの、ＲＩはホールドアンプ４からのシフト電圧出力端
子とダイオードブリッジ回路１の駆動端子との間に接続
する電流設定用抵抗である−ｖＤＤは高速アンプ３に供
給される負電源電圧である． ホールドアンプ４において、Ｑ４．Ｑ５およびＱ，Ｑ７
は低入力電流の差動段を構成するＮＰ６ Ｎトランジスタ、Ｑ９ ，Ｑ１Ｇは出力バツファを構戒
するＮＰＮ｝ランジスタ、Ｒｆはフィードバック用の抵
抗、Ｉ ，Ｉ は動作電流を決める定電１２ 流源であり、Ｑ１１はレベルシフト用のトランジスタ．
Ｒ およびＲ５はレベルシフト電圧を決める４ 抵抗、Ｑ１２はシフト電圧出力用トランジスタである． 上記の構成の回路の動作を次に説明する．ダイオードブ
リッジ回路１および駆動回路２の動作は第２図の従来例
の場合と同様である．ホールドアング４において、差動
段のトランジスタＱ４．Ｑ５およびＱ ．Ｑ には
それぞれ■１／２の動作６７ 電流が流れる．抵抗Ｒｙのフィードバックにより、保持
電圧Ｖ と出力電圧Ｖ。との間はゲイン１のＨ 増幅器となる．すなわち ＶＨ七Ｖｏ ・・・（１）し
たがってトランジスタＱ７のコレクタ電圧ＶＡは、Ｑ９
〜Ｑ１２のペースエミッタ間電圧ＶＢＥを等しいとする
と、 ＶＡ ＝ ＶＨ ＋２ ＶＢＥ ”・（
２ ）となり、ブートストラップ電圧ＶＢは ｖ ＝Ｖ 十ｖｓ−ｖＢＥ Ｂ ＾ Ｖ， ＋２ＶＢＥ十（Ｒ４＋Ｒ５ ）ＶＢＥ／Ｒ４−Ｖ
ＢＥ ＝ ＶＨ 十（ ２ Ｒ４ ＋Ｒ５ ） ＶＢＥ／ Ｒ
４・・・ （３） となり保持電圧ｖ１１に追従する。ここでＶ，はレベル
シフト回路により生じるシフト電圧である．駆動回路２
における定電流回路の定電流値がＩ。
ＩＣ化された高速・高精度な高速トラック・ホールド回
路を実現することを目的とする．く課題を解決するため
の手段〉 本発明はダイオードブリッジ回路のスイッチ動作により
入力信号をホールドキャパシタで追従・保持するように
構成したトラック・ホールド回路に係るもので、その特
徴とするところはダイオードブリッジ回路を駆動する駆
動回路と、前記ダイオードブリッジ回路の出力電圧を保
持するホールドキャパシタと、このホールドキャパシタ
の保持電圧を入力してその入力電圧に追従したシフト電
圧を発生するレベルシフト回路を具備するホールドアン
プと、前記レベルシフト回路の出力端とダイオードブリ
ッジ回路の駆動端子との間に接続する抵抗とを備え、抵
抗を介してダイオードブリッジ回路に入力信号レベルと
無関係に定電流を供給するように横成した点にある． く作用〉 シフト電圧が入力信号に追従して変化するので、シフト
電圧と入力信号レベルの差が一定．となり、抵抗を介し
てダイオードブリッジ回路に定電流が流れる． く実施例〉 以下、図面を用いて本発明を詳しく説明する．第１図は
本発明に係るトラック・ホールド回路の一実施例を示す
構成回路図で、一部をブロックで表したものである．こ
こで第２図と同じ部分は同一の記号を付して説明を省略
する．１はダイオードブリッジ回路、２はＴ／Ｈクロツ
クによりダイオードブリッジ回Ｆ！６１からの出力電流
を切換える駆動回路、３はダイオードブリッジ回路１に
入力電圧Ｖｉｏを加える高速アンプ、４はホールドキャ
パシタＣＨの保持電圧に対応する電圧を出力する帰還形
の高精度ホールドアンプでレベルシフト回路を内蔵する
もの、ＲＩはホールドアンプ４からのシフト電圧出力端
子とダイオードブリッジ回路１の駆動端子との間に接続
する電流設定用抵抗である−ｖＤＤは高速アンプ３に供
給される負電源電圧である． ホールドアンプ４において、Ｑ４．Ｑ５およびＱ，Ｑ７
は低入力電流の差動段を構成するＮＰ６ Ｎトランジスタ、Ｑ９ ，Ｑ１Ｇは出力バツファを構戒
するＮＰＮ｝ランジスタ、Ｒｆはフィードバック用の抵
抗、Ｉ ，Ｉ は動作電流を決める定電１２ 流源であり、Ｑ１１はレベルシフト用のトランジスタ．
Ｒ およびＲ５はレベルシフト電圧を決める４ 抵抗、Ｑ１２はシフト電圧出力用トランジスタである． 上記の構成の回路の動作を次に説明する．ダイオードブ
リッジ回路１および駆動回路２の動作は第２図の従来例
の場合と同様である．ホールドアング４において、差動
段のトランジスタＱ４．Ｑ５およびＱ ．Ｑ には
それぞれ■１／２の動作６７ 電流が流れる．抵抗Ｒｙのフィードバックにより、保持
電圧Ｖ と出力電圧Ｖ。との間はゲイン１のＨ 増幅器となる．すなわち ＶＨ七Ｖｏ ・・・（１）し
たがってトランジスタＱ７のコレクタ電圧ＶＡは、Ｑ９
〜Ｑ１２のペースエミッタ間電圧ＶＢＥを等しいとする
と、 ＶＡ ＝ ＶＨ ＋２ ＶＢＥ ”・（
２ ）となり、ブートストラップ電圧ＶＢは ｖ ＝Ｖ 十ｖｓ−ｖＢＥ Ｂ ＾ Ｖ， ＋２ＶＢＥ十（Ｒ４＋Ｒ５ ）ＶＢＥ／Ｒ４−Ｖ
ＢＥ ＝ ＶＨ 十（ ２ Ｒ４ ＋Ｒ５ ） ＶＢＥ／ Ｒ
４・・・ （３） となり保持電圧ｖ１１に追従する。ここでＶ，はレベル
シフト回路により生じるシフト電圧である．駆動回路２
における定電流回路の定電流値がＩ。
のとき、
Ｒ ＝２ＶＢ／Ｔｏ −＜４＞Ｉ
となるようなＲ を選択すると、ホールド時に入Ｉ
力電圧Ｖｉｎが変化しても、これと無関係に一定の電流
がダイオードブリッジ回路１のダイオードに流れる． このような構成のトラック・ホールド回路によれば、ホ
ールドアンプ中の高精度レベルシフトによるブートスト
ラップ電圧が入力信号に精度よく追従するので、ダイオ
ードブリ・ツジに一定のｔ流を流すことができる．その
結果、ＮＰＮ｝ランジスタと抵抗だけの一般的な高速Ｉ
Ｃプロセスの条件のもとで、トラック・ホールド回路の
高速・高精度化を図ることができる．これにより、例え
ば１ ００ＭＨｚ １ ０ビット精度のトラック・ホー
ルド回路を実現することができる． なお上記の実施例において、駆動回路２およびホールド
アンプ４はバイボーラトランジスタで構成しているが、
これに限らず、ＦＥＴ等他の能働素子を用いることがで
きる． また第１図の回路において、ダイオードＤ５〜Ｄ８を省
略するような構成も、動作電流によってはホールド時の
ダイオードブリッジの逆バイアス電圧を確保できるので
、可能である． く発明の効果〉 以上の説明から明らかなように、本願発明によれば、Ｉ
Ｃ化された高速・高精度な高速トラック・ホールド回路
を簡単な構成で実現することができる．
がダイオードブリッジ回路１のダイオードに流れる． このような構成のトラック・ホールド回路によれば、ホ
ールドアンプ中の高精度レベルシフトによるブートスト
ラップ電圧が入力信号に精度よく追従するので、ダイオ
ードブリ・ツジに一定のｔ流を流すことができる．その
結果、ＮＰＮ｝ランジスタと抵抗だけの一般的な高速Ｉ
Ｃプロセスの条件のもとで、トラック・ホールド回路の
高速・高精度化を図ることができる．これにより、例え
ば１ ００ＭＨｚ １ ０ビット精度のトラック・ホー
ルド回路を実現することができる． なお上記の実施例において、駆動回路２およびホールド
アンプ４はバイボーラトランジスタで構成しているが、
これに限らず、ＦＥＴ等他の能働素子を用いることがで
きる． また第１図の回路において、ダイオードＤ５〜Ｄ８を省
略するような構成も、動作電流によってはホールド時の
ダイオードブリッジの逆バイアス電圧を確保できるので
、可能である． く発明の効果〉 以上の説明から明らかなように、本願発明によれば、Ｉ
Ｃ化された高速・高精度な高速トラック・ホールド回路
を簡単な構成で実現することができる．
第１図は本発明に係るトラック・ホールド回路の一洟施
例を示す楕成回路図、第２図は従来例のトラック・ホー
ルド回路を示す構成回路図である．１・・・ダイオード
ブリッジ回路、２・・・駆動回路、４・・・ホールドア
ンプ、■．・・・入力信号、ＣＭ・・・ホ＋ｎ ールドキャパシタ、■ ・・・シフト電圧、Ｑ１１・・
・レＳ
例を示す楕成回路図、第２図は従来例のトラック・ホー
ルド回路を示す構成回路図である．１・・・ダイオード
ブリッジ回路、２・・・駆動回路、４・・・ホールドア
ンプ、■．・・・入力信号、ＣＭ・・・ホ＋ｎ ールドキャパシタ、■ ・・・シフト電圧、Ｑ１１・・
・レＳ
Claims (1)
- ダイオードブリッジ回路のスイッチ動作により入力信
号をホールドキャパシタで追従・保持するように構成し
たトラック・ホールド回路において、ダイオードブリッ
ジ回路を駆動する駆動回路と、前記ダイオードブリッジ
回路の出力電圧を保持するホールドキャパシタと、この
ホールドキャパシタの保持電圧を入力してその入力電圧
に追従したシフト電圧を発生するレベルシフト回路を具
備するホールドアンプと、前記レベルシフト回路の出力
端とダイオードブリッジ回路の駆動端子との間に接続す
る抵抗とを備え、入力信号レベルと無関係に抵抗を介し
て定電流を供給するように構成したことを特徴とするト
ラック・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241312A JP2817256B2 (ja) | 1989-09-18 | 1989-09-18 | トラック・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1241312A JP2817256B2 (ja) | 1989-09-18 | 1989-09-18 | トラック・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03104095A true JPH03104095A (ja) | 1991-05-01 |
| JP2817256B2 JP2817256B2 (ja) | 1998-10-30 |
Family
ID=17072421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1241312A Expired - Lifetime JP2817256B2 (ja) | 1989-09-18 | 1989-09-18 | トラック・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817256B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074869A (ja) * | 2005-09-09 | 2007-03-22 | Pentax Corp | 超音波モータ |
-
1989
- 1989-09-18 JP JP1241312A patent/JP2817256B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007074869A (ja) * | 2005-09-09 | 2007-03-22 | Pentax Corp | 超音波モータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2817256B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960014972A (ko) | 기록 드라이버 회로 | |
| US4647841A (en) | Low voltage, high precision current source | |
| KR950012937B1 (ko) | 샘플홀드 회로 | |
| JPH02892B2 (ja) | ||
| JPH1197774A (ja) | 出力回路装置 | |
| JPH03104095A (ja) | トラック・ホールド回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP3030887B2 (ja) | トラック・ホ―ルド回路 | |
| US3708695A (en) | High speed switch with complementary outputs | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2585285B2 (ja) | サンプル・ホ−ルド回路 | |
| JPH02156500A (ja) | トラック・ホールド回路 | |
| JP2706813B2 (ja) | トラックホールドアンプ | |
| KR950005047B1 (ko) | 바이아스 스위칭회로 | |
| JPH0449288B2 (ja) | ||
| JPH04127602A (ja) | オペアンプの出力回路 | |
| JPH0434849B2 (ja) | ||
| JPH0216293Y2 (ja) | ||
| KR900001322Y1 (ko) | 윈도우 컴 패래터 회로 | |
| JPH04287103A (ja) | 電流源回路 | |
| JPH08102672A (ja) | 半導体集積回路 | |
| JPH0434800A (ja) | 波形サンプリング回路 | |
| JPH01319200A (ja) | トラック・ホールド回路 | |
| JP2001237676A (ja) | ヒステリシスコンパレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090821 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100821 Year of fee payment: 12 |