JPH0449288B2 - - Google Patents
Info
- Publication number
- JPH0449288B2 JPH0449288B2 JP57214443A JP21444382A JPH0449288B2 JP H0449288 B2 JPH0449288 B2 JP H0449288B2 JP 57214443 A JP57214443 A JP 57214443A JP 21444382 A JP21444382 A JP 21444382A JP H0449288 B2 JPH0449288 B2 JP H0449288B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- inverting input
- output
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0233—Bistable circuits
- H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はモータの回転速度検出信号を増幅する
場合などに用いることができる波形整形器に関す
る。
場合などに用いることができる波形整形器に関す
る。
従来例の構成とその問題点
第１図は差動増幅器を用いた波形整形器の従来
例を示す。差動増幅器４の反転入力へは抵抗
R4を介して基準電源３の電圧が印加されている。
差動増幅器４の非反転入力は抵抗R2を介して
基準電源３へ接続されると共に差動増幅器４の出
力２へ抵抗R1を介して接続され正帰還ループを
構成している。また、差動増幅器４の反転入力
へはコンデンサC1の一端が接続され、コンデン
サC1の他端は入力端子１に接続されている。前
記基準電源３の出力電圧をVrefとして、この
Vrefが差動増幅器４の電源電圧VCCよりも低く設
定されているとすると、今、反転入力の電圧が
Vrefより低い場合は出力２の電圧は高くなり、
非反転入力の上限電圧VAHは VAH＝Vref＋R2／R1＋R2（VCC−Vref） となる。又、反転入力の電圧がVAHより高くな
ると出力２は低くなり、反転入力の下限電圧
VALは VAL＝Vref＋R2／R1＋R2・Vref となる。したがつて、第１図におけるヒステリシ
ス電圧（VAH−VAL）は、 VAH＝VAL＝R2／R1＋R2・VCC となる。例えばVCC＝5Vで20mvのヒステリシス
電圧を得るためには、R1／R2＝249となり、R2＝ 100ΩとすればR1＝24.9kΩが必要になる。こえを
モノリシツク集積回路で実現しようとすれば、抵
抗R1と、抵抗R2との整合性、温度特性を考慮し
てどちらの抵抗も同じプロセスを用いる必要があ
る。しかし、100Ωと24.9kΩというように極端に
比率の大きい抵抗を精度よく実現することは現在
の集積回路プロセスでは工業的に成立しない。す
なわち、第１図に示す従来例の構成では、集積回
路化した場合に、小さい値のヒステリシス電圧を
精度良く実現できないという欠点がある。
例を示す。差動増幅器４の反転入力へは抵抗
R4を介して基準電源３の電圧が印加されている。
差動増幅器４の非反転入力は抵抗R2を介して
基準電源３へ接続されると共に差動増幅器４の出
力２へ抵抗R1を介して接続され正帰還ループを
構成している。また、差動増幅器４の反転入力
へはコンデンサC1の一端が接続され、コンデン
サC1の他端は入力端子１に接続されている。前
記基準電源３の出力電圧をVrefとして、この
Vrefが差動増幅器４の電源電圧VCCよりも低く設
定されているとすると、今、反転入力の電圧が
Vrefより低い場合は出力２の電圧は高くなり、
非反転入力の上限電圧VAHは VAH＝Vref＋R2／R1＋R2（VCC−Vref） となる。又、反転入力の電圧がVAHより高くな
ると出力２は低くなり、反転入力の下限電圧
VALは VAL＝Vref＋R2／R1＋R2・Vref となる。したがつて、第１図におけるヒステリシ
ス電圧（VAH−VAL）は、 VAH＝VAL＝R2／R1＋R2・VCC となる。例えばVCC＝5Vで20mvのヒステリシス
電圧を得るためには、R1／R2＝249となり、R2＝ 100ΩとすればR1＝24.9kΩが必要になる。こえを
モノリシツク集積回路で実現しようとすれば、抵
抗R1と、抵抗R2との整合性、温度特性を考慮し
てどちらの抵抗も同じプロセスを用いる必要があ
る。しかし、100Ωと24.9kΩというように極端に
比率の大きい抵抗を精度よく実現することは現在
の集積回路プロセスでは工業的に成立しない。す
なわち、第１図に示す従来例の構成では、集積回
路化した場合に、小さい値のヒステリシス電圧を
精度良く実現できないという欠点がある。
発明の目的
本発明は集積回路化に適し、微小ヒステリシス
電圧を精度よく実現することができる波形整形器
を提供することを目的とするものである。
電圧を精度よく実現することができる波形整形器
を提供することを目的とするものである。
発明の構成
本発明の波形整形器は、同極性の一端同志が基
準電圧源に共通に接続され他端がそれぞれ第１、
第２の抵抗を介して差動増幅器の反転入力及び非
反転入力に接続された第１、第２のダイオード
と、この第１、第２のダイオードと第１、第２の
抵抗との接続点へ接続されてそれぞれのダイオー
ドに順方向電流を流す第１、第２の電流源と、一
端が前記差動増幅器の反転入力へ接続され他端側
を被整形信号の入力端子とするコンデンサとを設
けると共に、前記差動増幅器の出力状態に応じて
前記第２の電流源の電流値を前記第１の電流源の
電流値より大きく或いは小さくなるよう変化さ
せ、前記第２のダイオードの順方向電圧の変化が
前記差動増幅器に対して正帰還となるように構成
し、前記入力端子に印加された交流信号を前記第
２のダイオードの順方向電圧変化に等しいヒステ
リシス幅をもつて増幅し、精度よく微小ヒステリ
シス電圧を実現することを特徴とするものであ
る。
準電圧源に共通に接続され他端がそれぞれ第１、
第２の抵抗を介して差動増幅器の反転入力及び非
反転入力に接続された第１、第２のダイオード
と、この第１、第２のダイオードと第１、第２の
抵抗との接続点へ接続されてそれぞれのダイオー
ドに順方向電流を流す第１、第２の電流源と、一
端が前記差動増幅器の反転入力へ接続され他端側
を被整形信号の入力端子とするコンデンサとを設
けると共に、前記差動増幅器の出力状態に応じて
前記第２の電流源の電流値を前記第１の電流源の
電流値より大きく或いは小さくなるよう変化さ
せ、前記第２のダイオードの順方向電圧の変化が
前記差動増幅器に対して正帰還となるように構成
し、前記入力端子に印加された交流信号を前記第
２のダイオードの順方向電圧変化に等しいヒステ
リシス幅をもつて増幅し、精度よく微小ヒステリ
シス電圧を実現することを特徴とするものであ
る。
実施例の説明
以下本発明の実施例を第２図〜第６図に基づい
て説明する。第２図は本発明の一実施例を示す。
第２図において、ダイオードD1及びD2はアノー
ドが共に基準電源３に接続され、カソードはそれ
ぞれ電流値がI2，I1なる電流源５，６へ接続され
て順方向にバイアスされている。まがダイオード
D1，D2のカソードはそれぞれ抵抗R3，R4を介し
て差動増幅器４の非反転入力及び反転入力に
接続されている。反転入力はコンデンサC1の
一端が接続されており、コンデンサC1の他端は
入力端子１となつている。コンデンサC1は入力
端子１に印加された入力電圧の直流成分を除き差
動増幅器４へ交流成分のみが印加されるように働
く。抵抗R4はコンデンサC1と共に入力端子１の
入力インピーダンスを必要な値に設定するための
ものである。抵抗R3は差動増幅器４の入力バイ
アス電流による抵抗R4の電圧降下に起因する入
力オフセツトを補償するためのものであり、通常
はR3＝R4に設定される。ここで、ダイオードD1，
D2のカソードをそれぞれＡ点、Ｂ点とする。前
記電流源６は定電流源、電流源５は差動増幅器４
の出力２の状態によつて後述のように制御される
ものである。すなわち、差動増幅器４は充分大き
い増幅度を持ち、差動入力電圧の正負によつて出
力は上限電圧：Ｈ或いは、下限電圧：Ｌの値をと
る。出力２が“Ｈ”の時は電流源５の電流値を
I2Hとし、出力２が“Ｌ”の時はI2Lとして、I2H＜
I1＜I2Lとなるように制御する。差動増幅器４の入
力バイアス電流が十分小さい時は、ダイオード
D1，D2の順方向電圧VD1，VD2は、電流I2，I1によ
つて決まる。すなわち、 VD1＝kT／ｑ・1nI2／Is1 、VD2＝kT／ｑ・1nI1／Is2 ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 Is1，Is2：ダイオード逆方向飽和電流 ダイオードD1及びD2はモノリシツク集積回路と
して同一チツプ上に形成すると、素子間の温度は
等しく、逆方向飽和電流も等しいとして実用上は
問題はない。従つてIs1＝Is2＝Isとする。第３図
に示すように反転入力の電圧がＡ点の電圧VA
より低い時、即ち、差動入力電圧が正の時はダイ
オードD1の電圧VDHは VDH＝kT／ｑ・1nI2H／Is となるから、基準電源３の電力をVrefとすれば、 VAH＝Vref−VDH＝Vref−kT／ｑ・lnI2H／Is となる（VAHは出力２が“Ｈ”の時のVAの値）。
反転入力の電圧が上昇してVAHより高くなる
と、差動入力は負になるから、出力２は“Ｌ”と
なる。したがつて、ダイオードD1の電圧をVDLと
すると VDL＝kT／ｑ・1nI2L／Is となり、VAの値はVALは VAL＝Vref−kT／ｑ・1nI2L／Is となるように変化する。ここでVAの変化は、 VAH−VAL＝kT／ｑ ・1n−I2L／Is−kT／ｑ・1nI2H／Is ＝kT／ｑ・1nI2L／I2H となるが、I2H＜I2Lであるから1nI2L／I2H＞であり VAH−VAL＞０ すなわち、VAH＞VALとなる。これは、差動入
力が更に負になる傾向を与えるため、正帰還とな
る。
て説明する。第２図は本発明の一実施例を示す。
第２図において、ダイオードD1及びD2はアノー
ドが共に基準電源３に接続され、カソードはそれ
ぞれ電流値がI2，I1なる電流源５，６へ接続され
て順方向にバイアスされている。まがダイオード
D1，D2のカソードはそれぞれ抵抗R3，R4を介し
て差動増幅器４の非反転入力及び反転入力に
接続されている。反転入力はコンデンサC1の
一端が接続されており、コンデンサC1の他端は
入力端子１となつている。コンデンサC1は入力
端子１に印加された入力電圧の直流成分を除き差
動増幅器４へ交流成分のみが印加されるように働
く。抵抗R4はコンデンサC1と共に入力端子１の
入力インピーダンスを必要な値に設定するための
ものである。抵抗R3は差動増幅器４の入力バイ
アス電流による抵抗R4の電圧降下に起因する入
力オフセツトを補償するためのものであり、通常
はR3＝R4に設定される。ここで、ダイオードD1，
D2のカソードをそれぞれＡ点、Ｂ点とする。前
記電流源６は定電流源、電流源５は差動増幅器４
の出力２の状態によつて後述のように制御される
ものである。すなわち、差動増幅器４は充分大き
い増幅度を持ち、差動入力電圧の正負によつて出
力は上限電圧：Ｈ或いは、下限電圧：Ｌの値をと
る。出力２が“Ｈ”の時は電流源５の電流値を
I2Hとし、出力２が“Ｌ”の時はI2Lとして、I2H＜
I1＜I2Lとなるように制御する。差動増幅器４の入
力バイアス電流が十分小さい時は、ダイオード
D1，D2の順方向電圧VD1，VD2は、電流I2，I1によ
つて決まる。すなわち、 VD1＝kT／ｑ・1nI2／Is1 、VD2＝kT／ｑ・1nI1／Is2 ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 Is1，Is2：ダイオード逆方向飽和電流 ダイオードD1及びD2はモノリシツク集積回路と
して同一チツプ上に形成すると、素子間の温度は
等しく、逆方向飽和電流も等しいとして実用上は
問題はない。従つてIs1＝Is2＝Isとする。第３図
に示すように反転入力の電圧がＡ点の電圧VA
より低い時、即ち、差動入力電圧が正の時はダイ
オードD1の電圧VDHは VDH＝kT／ｑ・1nI2H／Is となるから、基準電源３の電力をVrefとすれば、 VAH＝Vref−VDH＝Vref−kT／ｑ・lnI2H／Is となる（VAHは出力２が“Ｈ”の時のVAの値）。
反転入力の電圧が上昇してVAHより高くなる
と、差動入力は負になるから、出力２は“Ｌ”と
なる。したがつて、ダイオードD1の電圧をVDLと
すると VDL＝kT／ｑ・1nI2L／Is となり、VAの値はVALは VAL＝Vref−kT／ｑ・1nI2L／Is となるように変化する。ここでVAの変化は、 VAH−VAL＝kT／ｑ ・1n−I2L／Is−kT／ｑ・1nI2H／Is ＝kT／ｑ・1nI2L／I2H となるが、I2H＜I2Lであるから1nI2L／I2H＞であり VAH−VAL＞０ すなわち、VAH＞VALとなる。これは、差動入
力が更に負になる傾向を与えるため、正帰還とな
る。
次に、入力電圧が下降してVALより低くなると
差動入力は正になり、出力は“Ｈ”となる。この
結果、I2はI2Hとなつて、VAはVAHとなる。しかる
に、VAH＞VALであるから、差動入力がより正に
なる傾向の変化を生じ、やはり、正帰還となる。
以上の構成で得られるVAの電圧変化、すなわち、
（VAH−VAL）はヒステリシス幅を示す。
差動入力は正になり、出力は“Ｈ”となる。この
結果、I2はI2Hとなつて、VAはVAHとなる。しかる
に、VAH＞VALであるから、差動入力がより正に
なる傾向の変化を生じ、やはり、正帰還となる。
以上の構成で得られるVAの電圧変化、すなわち、
（VAH−VAL）はヒステリシス幅を示す。
前記電流源５は、第４図に示すように電流値I7
なる電流源７と電流値I8なる電流源８とを用い
る。電流源８はスイツチ９でON−OFFされる。
スイツチ９は差動増幅器４の出力２が“Ｈ”の時
にOFFで、“Ｌ”の時にONとなるものである。
この場合I2H＝I7、I2L＝I7＋I8となる。一方、ダイ
オードD2の電圧をVDOとすると、 VB＝Vref−VDO であるからI1／I2H＝I2L／I1＝Ｎ（Ｎ＞１）とすると、 VAH−VB＝VDO−VDH＝kT／ｑ・1nN VB−VAL＝VDL−VDO＝kT／ｑ・1nN となつて、反転入力に対して、VB＝を中心に
（VAH−VB）＋（VB−VAL）なるヒステリシス幅が
得られる。これは入力端子１への信号が正弦波の
場合はゼロ交叉点に対して上下に等しい幅でのヒ
ステリシスとなる。Ｎ＝２となるようにI1，I7，
I8を選ぶと、kT／ｑ・1n2＝18mv（但しＴ＝300°K） であるから、出力２には入力端子１に対して±
18mvの幅のヒステリシスを持つた波形整形出力
が得られる。Ｎ＝２であるから、I7＝1/2I1、I8＝
３／２I1とすれば良く、以上の説明から明らかなよ
うに、3/2I1なる電流値の電流源をスイツチでON
−OFFすることだけで±18mvという微小電圧の
ヒステリシス幅が得られる。また、電流源６、電
流源７及び電流源８の電流比を選ぶことにより、
ヒステリシス幅を任意に設定することが可能であ
る。
なる電流源７と電流値I8なる電流源８とを用い
る。電流源８はスイツチ９でON−OFFされる。
スイツチ９は差動増幅器４の出力２が“Ｈ”の時
にOFFで、“Ｌ”の時にONとなるものである。
この場合I2H＝I7、I2L＝I7＋I8となる。一方、ダイ
オードD2の電圧をVDOとすると、 VB＝Vref−VDO であるからI1／I2H＝I2L／I1＝Ｎ（Ｎ＞１）とすると、 VAH−VB＝VDO−VDH＝kT／ｑ・1nN VB−VAL＝VDL−VDO＝kT／ｑ・1nN となつて、反転入力に対して、VB＝を中心に
（VAH−VB）＋（VB−VAL）なるヒステリシス幅が
得られる。これは入力端子１への信号が正弦波の
場合はゼロ交叉点に対して上下に等しい幅でのヒ
ステリシスとなる。Ｎ＝２となるようにI1，I7，
I8を選ぶと、kT／ｑ・1n2＝18mv（但しＴ＝300°K） であるから、出力２には入力端子１に対して±
18mvの幅のヒステリシスを持つた波形整形出力
が得られる。Ｎ＝２であるから、I7＝1/2I1、I8＝
３／２I1とすれば良く、以上の説明から明らかなよ
うに、3/2I1なる電流値の電流源をスイツチでON
−OFFすることだけで±18mvという微小電圧の
ヒステリシス幅が得られる。また、電流源６、電
流源７及び電流源８の電流比を選ぶことにより、
ヒステリシス幅を任意に設定することが可能であ
る。
第５図は他の実施例を示す。これは、エミツタ
が共通接続された第１、第２の同一導伝型のトラ
ンジスタと、前記第２のトランジスタのコレクタ
に接続されて電流の方向を反転するカレントミラ
ー回路と、第１、第２及び第３の定電流源とを有
し前記共通接続されたエミツタへ前記第３の定電
流源を接続して前記第１のトランジスタのベース
を反転入力とし前記第２のトランジスタのベース
を非反転入力とすることによつて差動増幅器を構
成し、前記第１の定電流源を前記反転入力に接続
されるダイオードの順方向バイアス電流源とし、
前記第２の定電流源の出力電流と前記カレントミ
ラー回路の出力電流のそれぞれの絶対値の差とし
ての合成電流を前記非反転入力に接続されるダイ
オードの順方向バイアス電流とし、前記第１、第
２の定電流源、前記カレントミラー回路の出力電
流値をそれぞれI1，I2，I4とした時に ０＜｜I2｜−｜I4｜＜I1＜I2としたものである。
すなわち、第５図ではトランジスタQ1とQ2はエ
ミツタが共通接続された差動増幅回路を構成して
いる。トランジスタQ2のコレクタは、ダイオー
ド接続されてエミツタが電源VCCへ接続されたト
ランジスタQ4のコレクタに接続され、トランジ
スタQ6はトランジスタQ4とカレントミラーを構
成してトランジスタQ2のコレクタ電流の方向を
反転させる。トランジスタQ8，Q9，Q10，Q12は
ベースに共通に接続され、それぞれのエミツタは
抵抗R6，R7，R8，R10を介して接地されている。
トランジスタQ12はダイオード接続されて、その
コレクタには定電流I5が印加されている。トラン
ジスタQ8のコレクタはトランジスタQ1，Q2の共
通エミツタに接続され、トランジスタQ10のコレ
クタにはトランジスタQ6のコレクタに接続され
ている。このトランジスタQ6とトランジスタQ10
のコレクタの接続点を点Ａとすると、ダイオード
D1のカソードと抵抗R3の一端とが点Ａに接続さ
れている。ダイオードD1のアノードは基準電源
３に接続され、抵抗R3の他端はトランジスタQ2
のベースに接続されている。トランジスタQ9の
コレクタはダイオードD2のカソードに接続され、
この接続点を点Ｂとすると、抵抗R4の一端が点
Ｂに接続されている。抵抗R4の他端はコンデン
サC1の一端と共にトランジスタQ1のベースに接
続され、コンデンサC1の他端は入力端子１とな
つている。ダイオードD2のアノードは基準電源
３へ接続されている。ここで、トランジスタQ2，
Q1のベース電流を無視すれば、ダイオードD1，
D2の順方向バイアス電流は、トランジスタQ6，
Q9，Q10のコレクタ電流をI4，I1，I2とすれば、そ
れぞれ（I2−I4），I1となる。反転入力に相当す
る入力１１の電圧がダイオードD1のカソードの
点Ａの電圧VAより低い時、すなわち、差動入力
が正の時はトランジスタQ2がONとなり、トラン
ジスタQ8のコレクタ電流I3がトランジスタQ6の
コレクタ電流I4（すなわちI3＝I4）となる。よつ
て、点ＡとダイオードD2のカソードの点Ｂとの
電圧差（VA−VB）はkT／ｑ1nIO／I2−I4となる。また、 入力１１の電圧が点Ａの電圧VAより高い時、す
なわち、差動入力が負の時は、トランジスタQ2
がOFFになり、I4＝０となる。よつて、（VB−
VA）はkT／ｑ・1nI2／I1となる。
が共通接続された第１、第２の同一導伝型のトラ
ンジスタと、前記第２のトランジスタのコレクタ
に接続されて電流の方向を反転するカレントミラ
ー回路と、第１、第２及び第３の定電流源とを有
し前記共通接続されたエミツタへ前記第３の定電
流源を接続して前記第１のトランジスタのベース
を反転入力とし前記第２のトランジスタのベース
を非反転入力とすることによつて差動増幅器を構
成し、前記第１の定電流源を前記反転入力に接続
されるダイオードの順方向バイアス電流源とし、
前記第２の定電流源の出力電流と前記カレントミ
ラー回路の出力電流のそれぞれの絶対値の差とし
ての合成電流を前記非反転入力に接続されるダイ
オードの順方向バイアス電流とし、前記第１、第
２の定電流源、前記カレントミラー回路の出力電
流値をそれぞれI1，I2，I4とした時に ０＜｜I2｜−｜I4｜＜I1＜I2としたものである。
すなわち、第５図ではトランジスタQ1とQ2はエ
ミツタが共通接続された差動増幅回路を構成して
いる。トランジスタQ2のコレクタは、ダイオー
ド接続されてエミツタが電源VCCへ接続されたト
ランジスタQ4のコレクタに接続され、トランジ
スタQ6はトランジスタQ4とカレントミラーを構
成してトランジスタQ2のコレクタ電流の方向を
反転させる。トランジスタQ8，Q9，Q10，Q12は
ベースに共通に接続され、それぞれのエミツタは
抵抗R6，R7，R8，R10を介して接地されている。
トランジスタQ12はダイオード接続されて、その
コレクタには定電流I5が印加されている。トラン
ジスタQ8のコレクタはトランジスタQ1，Q2の共
通エミツタに接続され、トランジスタQ10のコレ
クタにはトランジスタQ6のコレクタに接続され
ている。このトランジスタQ6とトランジスタQ10
のコレクタの接続点を点Ａとすると、ダイオード
D1のカソードと抵抗R3の一端とが点Ａに接続さ
れている。ダイオードD1のアノードは基準電源
３に接続され、抵抗R3の他端はトランジスタQ2
のベースに接続されている。トランジスタQ9の
コレクタはダイオードD2のカソードに接続され、
この接続点を点Ｂとすると、抵抗R4の一端が点
Ｂに接続されている。抵抗R4の他端はコンデン
サC1の一端と共にトランジスタQ1のベースに接
続され、コンデンサC1の他端は入力端子１とな
つている。ダイオードD2のアノードは基準電源
３へ接続されている。ここで、トランジスタQ2，
Q1のベース電流を無視すれば、ダイオードD1，
D2の順方向バイアス電流は、トランジスタQ6，
Q9，Q10のコレクタ電流をI4，I1，I2とすれば、そ
れぞれ（I2−I4），I1となる。反転入力に相当す
る入力１１の電圧がダイオードD1のカソードの
点Ａの電圧VAより低い時、すなわち、差動入力
が正の時はトランジスタQ2がONとなり、トラン
ジスタQ8のコレクタ電流I3がトランジスタQ6の
コレクタ電流I4（すなわちI3＝I4）となる。よつ
て、点ＡとダイオードD2のカソードの点Ｂとの
電圧差（VA−VB）はkT／ｑ1nIO／I2−I4となる。また、 入力１１の電圧が点Ａの電圧VAより高い時、す
なわち、差動入力が負の時は、トランジスタQ2
がOFFになり、I4＝０となる。よつて、（VB−
VA）はkT／ｑ・1nI2／I1となる。
いま、I2／I1＝Ｎ，I1／I2−I4＝Ｎ、即ちI4／I1＝
N2−１／Ｎとすれば、
ΔVD≡VB−VAkT／ｑ・1nN
となる。抵抗R3によつて正帰還ループを構成し
ているから、±ΔVDがヒステリシス幅となる。例
えば、Ｎ＝２とすれば、I2／I1＝２、I4／I1＝３／２と
な り、 ΔVD＝kT／ｑ・1n2 ＝18mv（Ｔ＝300℃Ｋ） となる。I1とI2，I1とI4との比は、トランジスタ
Q8，Q9，Q10及びQ4，Q6のエミツタ面積比と、
抵抗R6，R7，R8の比とで決めることができるか
ら、これらの値を選ぶことによつてΔVDを任意に
設定できる。なお、本実施例に示した波形整形器
においては、第５図に示す出力端子２から電流出
力として出力を取り出すことができる。
ているから、±ΔVDがヒステリシス幅となる。例
えば、Ｎ＝２とすれば、I2／I1＝２、I4／I1＝３／２と
な り、 ΔVD＝kT／ｑ・1n2 ＝18mv（Ｔ＝300℃Ｋ） となる。I1とI2，I1とI4との比は、トランジスタ
Q8，Q9，Q10及びQ4，Q6のエミツタ面積比と、
抵抗R6，R7，R8の比とで決めることができるか
ら、これらの値を選ぶことによつてΔVDを任意に
設定できる。なお、本実施例に示した波形整形器
においては、第５図に示す出力端子２から電流出
力として出力を取り出すことができる。
第６図は更に他の実施例を示す。これは、エミ
ツタが共通接続された第１の導電型の第１及び第
２のトランジスタと、第２の導電型のトランジス
タで構成され前記第２のトランジスタのコレクタ
電流の方向を反転し、前記第１のトランジスタの
コレクタ電流に逆極性で加えるよう接続された第
１のカレントミラー回路と、第１、第２、第３及
び第４の定電流源と、前記第４の定電流源の出力
電流の方向を反転し前記第２の定電流源の出力電
流に逆極性で加えるよう接続された第２のカレン
トミラー回路と、前記第２のカレントミラー回路
の出力を断続するスイツチトランジスタとを設け
るとともに、前記共通接続されたエミツタへ前記
第３の定電流源を接続して前記第１のトランジス
タのベースを反転入力とし前記第２のトランジス
タのベースを非反転入力とすることによつて前記
差動増幅器を構成し、前記第１の定電流源を前記
反転入力に接続されるダイオードの順方向バイア
ス電流源とし、前記第２の定電流源の出力と前記
第２のカレントミラー回路の出力電流の合成電流
を前記非反転入力側に接続されるダイオードの順
方向バイアス電流とし、前記スイツチトランジス
タのベースを前記第１のトランジスタのコレクタ
に接続して前記差動増幅器の差動入力が負の時に
前記第２のカレントミラー回路を断にし、正の時
に続とするよう構成し、前記第１、第２の定電流
源、第２のカレントミラー回路の出力電流値をそ
れぞれI1，I2，I3とした時に０＜｜I2｜−｜I3｜＜
I1＜I2としたものである。第６図では差動増幅用
トランジスタQ1，Q2のコレクタはカレントミラ
ーQ3，Q4によるアクテイブ負荷となつており、
トランジスタQ1のコレクタにはスイツチ用トラ
ンジスタQ5のベースが接続されている。トラン
ジスタQ6，Q7，Q10，Q11は定電流源を構成し、
トランジスタQ11のコレクタ電流I4はカレントミ
ラーQ6，Q7で反転されて点Ａにおいてトランジ
スタQ10のコレクタ電流へ加えられる。ダイオー
ドD1のアノードは基準電源３へ接続され、カソ
ードは抵抗R3の一端とともに点Ａへ接続されて
いる。抵抗R3の他端はトランジスタQ2のベース
へ正帰還ループを構成するように接続されてい
る。トランジスタQ5のコレクタはカレントミラ
ーQ6，Q7のベースへ接続され、トランジスタQ5
がOFFの時はトランジスタQ6のコレクタ電流が
I3となり、ONの時はQ6のコレクタ電流が零とな
るようにカレントミラーQ6，Q7をスイツチする。
トランジスタQ9のコレクタはアノードが基準電
源３へ接続されたダイオードD2のカソードとと
もに点Ｂへ接続されている。点Ｂと入力１１との
間には抵抗R4が接続されている。コンデンサC1
の一端が入力１１に接続されている。
ツタが共通接続された第１の導電型の第１及び第
２のトランジスタと、第２の導電型のトランジス
タで構成され前記第２のトランジスタのコレクタ
電流の方向を反転し、前記第１のトランジスタの
コレクタ電流に逆極性で加えるよう接続された第
１のカレントミラー回路と、第１、第２、第３及
び第４の定電流源と、前記第４の定電流源の出力
電流の方向を反転し前記第２の定電流源の出力電
流に逆極性で加えるよう接続された第２のカレン
トミラー回路と、前記第２のカレントミラー回路
の出力を断続するスイツチトランジスタとを設け
るとともに、前記共通接続されたエミツタへ前記
第３の定電流源を接続して前記第１のトランジス
タのベースを反転入力とし前記第２のトランジス
タのベースを非反転入力とすることによつて前記
差動増幅器を構成し、前記第１の定電流源を前記
反転入力に接続されるダイオードの順方向バイア
ス電流源とし、前記第２の定電流源の出力と前記
第２のカレントミラー回路の出力電流の合成電流
を前記非反転入力側に接続されるダイオードの順
方向バイアス電流とし、前記スイツチトランジス
タのベースを前記第１のトランジスタのコレクタ
に接続して前記差動増幅器の差動入力が負の時に
前記第２のカレントミラー回路を断にし、正の時
に続とするよう構成し、前記第１、第２の定電流
源、第２のカレントミラー回路の出力電流値をそ
れぞれI1，I2，I3とした時に０＜｜I2｜−｜I3｜＜
I1＜I2としたものである。第６図では差動増幅用
トランジスタQ1，Q2のコレクタはカレントミラ
ーQ3，Q4によるアクテイブ負荷となつており、
トランジスタQ1のコレクタにはスイツチ用トラ
ンジスタQ5のベースが接続されている。トラン
ジスタQ6，Q7，Q10，Q11は定電流源を構成し、
トランジスタQ11のコレクタ電流I4はカレントミ
ラーQ6，Q7で反転されて点Ａにおいてトランジ
スタQ10のコレクタ電流へ加えられる。ダイオー
ドD1のアノードは基準電源３へ接続され、カソ
ードは抵抗R3の一端とともに点Ａへ接続されて
いる。抵抗R3の他端はトランジスタQ2のベース
へ正帰還ループを構成するように接続されてい
る。トランジスタQ5のコレクタはカレントミラ
ーQ6，Q7のベースへ接続され、トランジスタQ5
がOFFの時はトランジスタQ6のコレクタ電流が
I3となり、ONの時はQ6のコレクタ電流が零とな
るようにカレントミラーQ6，Q7をスイツチする。
トランジスタQ9のコレクタはアノードが基準電
源３へ接続されたダイオードD2のカソードとと
もに点Ｂへ接続されている。点Ｂと入力１１との
間には抵抗R4が接続されている。コンデンサC1
の一端が入力１１に接続されている。
この場合、入力１１の電圧が点Ａの電圧より低
い時、即ち、差動入力が正の時はトランジスタ
Q1はOFFとなり、従つてトランジスタQ5もOFF
となる。この結果、ダイオードD1の順方向バイ
アス電流は（I2−I3）となる。又、差動入力が負
になるとトランジスタQ5がONになるため、I3→
０となる。従つて、ダイオードD1の順方向バイ
アス電流はI2となる。この状態の変化によるダイ
オードD1，D2の電圧差の変化±ΔVDが第５図に
示す実施例による動作と同様にして、ヒステリシ
ス幅を与える。トランジスタQ1及びQ2は平衡状
態においてコレクタエミツタ電圧がほぼ相等しく
なるため、作動入力オフセツトが極めて小さくな
る。また、I2／IO，I2−I3／IOはトランジスタQ9，Q10
， Q11、カレントミラーQ6，Q7のエミツタ面積比と
抵抗R7，R8，R9の比とで決まるため、これらの
値を選ぶことにより、ヒステリシス幅を任意に設
定できる。なお、本実施例に示した波形整形器に
おいては、第６図に示す出力端子２から電流出力
として出力を取り出すことができる。
い時、即ち、差動入力が正の時はトランジスタ
Q1はOFFとなり、従つてトランジスタQ5もOFF
となる。この結果、ダイオードD1の順方向バイ
アス電流は（I2−I3）となる。又、差動入力が負
になるとトランジスタQ5がONになるため、I3→
０となる。従つて、ダイオードD1の順方向バイ
アス電流はI2となる。この状態の変化によるダイ
オードD1，D2の電圧差の変化±ΔVDが第５図に
示す実施例による動作と同様にして、ヒステリシ
ス幅を与える。トランジスタQ1及びQ2は平衡状
態においてコレクタエミツタ電圧がほぼ相等しく
なるため、作動入力オフセツトが極めて小さくな
る。また、I2／IO，I2−I3／IOはトランジスタQ9，Q10
， Q11、カレントミラーQ6，Q7のエミツタ面積比と
抵抗R7，R8，R9の比とで決まるため、これらの
値を選ぶことにより、ヒステリシス幅を任意に設
定できる。なお、本実施例に示した波形整形器に
おいては、第６図に示す出力端子２から電流出力
として出力を取り出すことができる。
また、上記各実施例において、電流源の電流値
は絶対値ではなく、比率がヒステリシス幅を決め
る要因であるため、特に集積化した場合に有効で
ある。又、温度特性についても、各素子の比の温
度特性は精度よく揃えることができるため、極め
て良い特性を示す。
は絶対値ではなく、比率がヒステリシス幅を決め
る要因であるため、特に集積化した場合に有効で
ある。又、温度特性についても、各素子の比の温
度特性は精度よく揃えることができるため、極め
て良い特性を示す。
上記実施例においては、ゼロ交叉点に対して上
下対称のヒステリシス幅を与える電流比を示した
が、必ずしも上下対称である必要はない。また、
トランジスタの導電性、ダイオードの極性、電流
源の比を変える等の種々の変形によつても実施で
きる。
下対称のヒステリシス幅を与える電流比を示した
が、必ずしも上下対称である必要はない。また、
トランジスタの導電性、ダイオードの極性、電流
源の比を変える等の種々の変形によつても実施で
きる。
発明の効果
以上説明したように本発明の波形整形器による
と、構成が簡単で、集積回路化に適し、特に、素
子間の比だけで数ミリボルト〜数十ミリボルトと
いう微小ヒステリシス電圧を得ることができる。
しかもその時の比は１〜10程度で良いという特長
を有し、また入力端子への信号が正弦波状の場合
はゼロ交叉点に対して上下に等しい幅となる等、
工業上極めて有用なものである。
と、構成が簡単で、集積回路化に適し、特に、素
子間の比だけで数ミリボルト〜数十ミリボルトと
いう微小ヒステリシス電圧を得ることができる。
しかもその時の比は１〜10程度で良いという特長
を有し、また入力端子への信号が正弦波状の場合
はゼロ交叉点に対して上下に等しい幅となる等、
工業上極めて有用なものである。
第１図は波形整形器の従来例の構成図、第２図
は本発明の一実施例の構成図、第３図は第２図の
動作波形図、第４図は第２図の電流源の内部構成
を示す図、第５図、第６図はそれぞれ本発明の他
の実施例の構成図である。 １……入力、２……出力、３……基準電源、４
……差動増幅器、５，７，８……電流源、D1，
D2……ダイオード、Q1〜Q12……トランジスタ、
R1〜R10……抵抗、……反転入力、……非反
転入力側。
は本発明の一実施例の構成図、第３図は第２図の
動作波形図、第４図は第２図の電流源の内部構成
を示す図、第５図、第６図はそれぞれ本発明の他
の実施例の構成図である。 １……入力、２……出力、３……基準電源、４
……差動増幅器、５，７，８……電流源、D1，
D2……ダイオード、Q1〜Q12……トランジスタ、
R1〜R10……抵抗、……反転入力、……非反
転入力側。
Claims (1)
- 【特許請求の範囲】 １ 同極性の一端同志が基準電圧源に共通に接続
され他端がそれぞれ第１、第２の抵抗を介して差
動増幅器の反転入力および非反転入力に接続され
た第１、第２のダイオードと、この第１、第２の
ダイオードと第１、第２の抵抗との接続点へ接続
されてそれぞれのダイオードに順方向電流を流す
第１、第２の電流源と、一端が前記差動増幅器の
反転入力へ接続され他端側を被整形信号の入力端
子とするコンデンサとを設けると共に、前記差動
増幅器の出力状態に応じて前記第２の電流源の電
流値を前記第１の電流源の電流値より大きく或い
は小さくなるよう変化させ、前記第２のダイオー
ドの順方向電圧の変化が前記差動増幅器に対して
正帰還となるように構成した波形整形器。 ２ エミツタが共通接続された第１、第２の同一
導電型のトランジスタと、前記第２のトランジス
タのコレクタに接続されて電流の方向を反転する
カレントミラー回路と、第１、第２及び第３の定
電流源とを有し前記共通接続されたエミツタへ前
記第３の定電流源を接続して前記第１のトランジ
スタのベースを反転入力とし前記第２のトランジ
スタのベースを非反転入力とすることによつて差
動増幅器を構成し、前記第１の定電流源を前記反
転入力に接続されるダイオードの順方向バイアス
電流源とし、前記第２の定電流源の出力電流と前
記カレントミラー回路の出力電流のそれぞれの絶
対値の差としての合成電流を前記非反転入力に接
続されるダイオードの順方向バイアス電流とし、
前記第１、第２の定電流源、前記カレントミラー
回路の出力電流値をそれぞれI1，I2，I4とした時
に０＜｜I2｜−｜I4｜＜I1＜I2としたことを特徴
とする特許請求の範囲第１項記載の波形整形器。 ３ エミツタが共通接続された第１の導電型の第
１及び第２のトランジスタと、第２の導電型のト
ランジスタで構成され前記第２のトランジスタの
コレクタ電流の方向を反転し、前記第１のトラン
ジスタのコレクタ電流に逆極性で加えるよう接続
された第１のカレントミラー回路と、第１、第
２、第３及び第４の定電流源と、前記第４の定電
流源の出力電流の方向を反転し前記第２の定電流
源の出力電流に逆極性で加えるよう接続された第
２のカレントミラー回路と、前記第２のカレント
ミラー回路の出力を断続するスイツチトランジス
タとを設けると共に、前記共通接続されたエミツ
タへ前記第３の定電流源を接続して前記第１のト
ランジスタのベースを反転入力とし前記第２のト
ランジスタのベースを非反転入力とすることによ
つて差動増幅器を構成し、前記第１の定電流源を
前記反転入力に接続されるダイオードの順方向バ
イアス電流源とし、前記第２の定電流源の出力と
前記第２のカレントミラー回路の出力電流の合成
電流を前記非反転入力側に接続されるダイオード
の順方向バイアス電流とし、前記スイツチトラン
ジスタのベースを前記第１のトランジスタのコレ
クタに接続して前記差動増幅器の差動入力が負の
時に前記第２のカレントミラー回路を断にし、正
の時に続とするよう構成し、前記第１、第２の定
電流源、第２のカレントミラー回路の出力電流値
をそれぞれI1，I2，I3とした時に０＜｜I2｜−｜I3
｜＜I1＜I2としたことを特徴とする特許請求の範
囲第１項記載の波形整形器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21444382A JPS59104823A (ja) | 1982-12-07 | 1982-12-07 | 波形整形器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21444382A JPS59104823A (ja) | 1982-12-07 | 1982-12-07 | 波形整形器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104823A JPS59104823A (ja) | 1984-06-16 |
| JPH0449288B2 true JPH0449288B2 (ja) | 1992-08-11 |
Family
ID=16655854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21444382A Granted JPS59104823A (ja) | 1982-12-07 | 1982-12-07 | 波形整形器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104823A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04115328U (ja) * | 1991-03-19 | 1992-10-13 | 船井電機株式会社 | カセツトテープ装置 |
| US5554153A (en) * | 1994-08-29 | 1996-09-10 | Cell Robotics, Inc. | Laser skin perforator |
| US5993439A (en) * | 1994-08-29 | 1999-11-30 | Cell Robotics, Inc. | Lens shield for laser skin perforation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726922A (en) * | 1980-07-24 | 1982-02-13 | Nec Corp | Voltage comparator |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50136349U (ja) * | 1974-04-27 | 1975-11-10 |
-
1982
- 1982-12-07 JP JP21444382A patent/JPS59104823A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726922A (en) * | 1980-07-24 | 1982-02-13 | Nec Corp | Voltage comparator |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59104823A (ja) | 1984-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3914683A (en) | Current stabilizing arrangement with resistive-type current amplifier and a differential amplifier | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| KR900005552B1 (ko) | 전류미러회로 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0449288B2 (ja) | ||
| JPH0247883B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPH0321927B2 (ja) | ||
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JPS59104817A (ja) | ヒステリシスコンパレ−タ | |
| JPH0434567Y2 (ja) | ||
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JPH0328581Y2 (ja) | ||
| JPH0478044B2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0535613Y2 (ja) | ||
| JP2536156B2 (ja) | 絶対値回路 | |
| JPS6234283B2 (ja) | ||
| JPS604613B2 (ja) | 差動増幅器 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH04215315A (ja) | レベルシフト回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| KR830001932B1 (ko) | 증폭회로 | |
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 |