JPH1174761A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH1174761A JPH1174761A JP9231985A JP23198597A JPH1174761A JP H1174761 A JPH1174761 A JP H1174761A JP 9231985 A JP9231985 A JP 9231985A JP 23198597 A JP23198597 A JP 23198597A JP H1174761 A JPH1174761 A JP H1174761A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- capacitor
- comparator
- resistor
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】簡単な構成で発振周波数を正確且つ広範囲に選
択できるＩＣ主体の発振回路を得る。 【解決手段】ＩＣ１の外部で所定電圧の直流電源Ｖｃｃ
とグランドＧＮＤ間に接続された外付抵抗Ｒ１と外付コ
ンデンサＣ１との直列回路における外付コンデンサＣ１
の充／放電を、ＩＣ１側から、コンパレータＣＰにより
駆動されるトランジスタＴｒを介し、外付コンデンサＣ
１と並列に設けた内付抵抗Ｒ２をオフ／オンすることに
より切り換えるが、この切り換えの際の外付コンデンサ
Ｃ１の充放電電圧のしきい値を、コンパレータＣＰの論
理出力により切り換え制御されるアナログスイッチＳ
１，Ｓ２を介し、２つの基準電圧源Ｖ１，Ｖ２を切り換
え選択することによって正確に与える。また、外付抵抗
Ｒ１と外付コンデンサＣ１の選定に応じ、発振周波数を
広範囲に選択することができる。
択できるＩＣ主体の発振回路を得る。 【解決手段】ＩＣ１の外部で所定電圧の直流電源Ｖｃｃ
とグランドＧＮＤ間に接続された外付抵抗Ｒ１と外付コ
ンデンサＣ１との直列回路における外付コンデンサＣ１
の充／放電を、ＩＣ１側から、コンパレータＣＰにより
駆動されるトランジスタＴｒを介し、外付コンデンサＣ
１と並列に設けた内付抵抗Ｒ２をオフ／オンすることに
より切り換えるが、この切り換えの際の外付コンデンサ
Ｃ１の充放電電圧のしきい値を、コンパレータＣＰの論
理出力により切り換え制御されるアナログスイッチＳ
１，Ｓ２を介し、２つの基準電圧源Ｖ１，Ｖ２を切り換
え選択することによって正確に与える。また、外付抵抗
Ｒ１と外付コンデンサＣ１の選定に応じ、発振周波数を
広範囲に選択することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路と
外付の抵抗，コンデンサなどからなり、発振周波数を正
確且つ広範囲に選択することができ、しかも安価に構成
できる発振回路に関する。なお、以下各図において同一
の符号は同一もしくは相当部分を示す。
外付の抵抗，コンデンサなどからなり、発振周波数を正
確且つ広範囲に選択することができ、しかも安価に構成
できる発振回路に関する。なお、以下各図において同一
の符号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】図３は従来のこの種の発振回路の構成例
を示す。同図において、ＣＰはコンパレータ、Ｃはコン
パレータＣＰの（−）入力端子とグランドＧＮＤ間に接
続されたコンデンサ、ＲはコンパレータＣＰの出力端子
ＯとコンパレータＣＰの（−）入力端子との間に接続さ
れた抵抗で、この抵抗ＲはコンデンサＣの充放電時の直
列抵抗の役割を持つ。
を示す。同図において、ＣＰはコンパレータ、Ｃはコン
パレータＣＰの（−）入力端子とグランドＧＮＤ間に接
続されたコンデンサ、ＲはコンパレータＣＰの出力端子
ＯとコンパレータＣＰの（−）入力端子との間に接続さ
れた抵抗で、この抵抗ＲはコンデンサＣの充放電時の直
列抵抗の役割を持つ。
【０００３】Ｒ11はコンパレータＣＰの（＋）入力端子
とグランドＧＮＤ間に接続された抵抗、Ｒ12はコンパレ
ータＣＰの出力端子ＯとコンパレータＣＰの（＋）入力
端子との間に接続された抵抗で、この抵抗Ｒ11とＲ12は
コンパレータＣＰの出力端子ＯとグランドＧＮＤとの間
の電圧を分圧してコンパレータＣＰの（＋）入力端子の
電位を定める役割を持つ。
とグランドＧＮＤ間に接続された抵抗、Ｒ12はコンパレ
ータＣＰの出力端子ＯとコンパレータＣＰの（＋）入力
端子との間に接続された抵抗で、この抵抗Ｒ11とＲ12は
コンパレータＣＰの出力端子ＯとグランドＧＮＤとの間
の電圧を分圧してコンパレータＣＰの（＋）入力端子の
電位を定める役割を持つ。
【０００４】図４は図３の発振回路におけるコンパレー
タＣＰの出力電圧ＶO の波形（細い実線）と、コンデン
サＣの電圧、つまりコンパレータＣＰの（−）入力端子
の電圧Ｖ−の波形（太い実線）との関係の例を示す。次
に図４を参照しつつ、図３の動作を説明する。時点ｔ11
からｔ12の直前までの期間、コンパレータ出力ＶO は最
大（ＶH ）で、コンデンサＣは抵抗Ｒを介して充電さ
れ、コンデンサ電圧Ｖ−は上昇する。この時、コンパレ
ータＣＰの（＋）入力端子の電圧Ｖ＋はＶH ・Ｒ11／
（Ｒ11＋Ｒ12）であり、（Ｖ−）＜（Ｖ＋）の関係にあ
る。
タＣＰの出力電圧ＶO の波形（細い実線）と、コンデン
サＣの電圧、つまりコンパレータＣＰの（−）入力端子
の電圧Ｖ−の波形（太い実線）との関係の例を示す。次
に図４を参照しつつ、図３の動作を説明する。時点ｔ11
からｔ12の直前までの期間、コンパレータ出力ＶO は最
大（ＶH ）で、コンデンサＣは抵抗Ｒを介して充電さ
れ、コンデンサ電圧Ｖ−は上昇する。この時、コンパレ
ータＣＰの（＋）入力端子の電圧Ｖ＋はＶH ・Ｒ11／
（Ｒ11＋Ｒ12）であり、（Ｖ−）＜（Ｖ＋）の関係にあ
る。
【０００５】時点ｔ12に達し、コンデンサ電圧Ｖ−が電
圧ＶH ・Ｒ11／（Ｒ11＋Ｒ12）を上回ると、コンパレー
タ出力ＶO は直ちに反転して最小ＶL となる。以後時点
ｔ13の直前までの期間、コンデンサＣは抵抗Ｒを介して
放電され、コンデンサ電圧Ｖ−は下降する。この時、コ
ンパレータＣＰの（＋）入力端子の電圧Ｖ＋はＶL ・Ｒ
11／（Ｒ11＋Ｒ12）であり、（Ｖ−）＞（Ｖ＋）の関係
にある。
圧ＶH ・Ｒ11／（Ｒ11＋Ｒ12）を上回ると、コンパレー
タ出力ＶO は直ちに反転して最小ＶL となる。以後時点
ｔ13の直前までの期間、コンデンサＣは抵抗Ｒを介して
放電され、コンデンサ電圧Ｖ−は下降する。この時、コ
ンパレータＣＰの（＋）入力端子の電圧Ｖ＋はＶL ・Ｒ
11／（Ｒ11＋Ｒ12）であり、（Ｖ−）＞（Ｖ＋）の関係
にある。
【０００６】時点ｔ13に達し、コンデンサ電圧Ｖ−が電
圧ＶL ・Ｒ11／（Ｒ11＋Ｒ12）を下回ると、コンパレー
タ出力ＶO は直ちに反転して再び最大（ＶH ）となり、
コンデンサ電圧Ｖ−は前記した期間ｔ11〜ｔ12と同様な
上昇の動作に入る。このようにして、コンデンサ電圧Ｖ
−の上昇と下降が繰り返され、発振が行われる。
圧ＶL ・Ｒ11／（Ｒ11＋Ｒ12）を下回ると、コンパレー
タ出力ＶO は直ちに反転して再び最大（ＶH ）となり、
コンデンサ電圧Ｖ−は前記した期間ｔ11〜ｔ12と同様な
上昇の動作に入る。このようにして、コンデンサ電圧Ｖ
−の上昇と下降が繰り返され、発振が行われる。
【０００７】
【発明が解決しようとする課題】上述した従来回路で
は、コンデンサ電圧Ｖ−の上下限のしきい値となるコン
パレータ（＋）入力端子の電圧Ｖ＋が、コンパレータ出
力ＶO の最大値ＶH と最小値ＶL に依存している。この
最大値ＶH と最小値ＶL は、夫々コンパレータＣＰの電
源の正負の電位（例えば５Ｖと−５Ｖ（但しグランドＧ
ＮＤの電位は０Ｖ））に近い値であるが、コンパレータ
ＣＰの出力の飽和特性に依存し、コンパレータ素子のバ
ラツキや温度によって変化する。
は、コンデンサ電圧Ｖ−の上下限のしきい値となるコン
パレータ（＋）入力端子の電圧Ｖ＋が、コンパレータ出
力ＶO の最大値ＶH と最小値ＶL に依存している。この
最大値ＶH と最小値ＶL は、夫々コンパレータＣＰの電
源の正負の電位（例えば５Ｖと−５Ｖ（但しグランドＧ
ＮＤの電位は０Ｖ））に近い値であるが、コンパレータ
ＣＰの出力の飽和特性に依存し、コンパレータ素子のバ
ラツキや温度によって変化する。
【０００８】従って前記従来回路では発振の周波数がコ
ンパレータ素子のバラツキや温度によって変化するとい
う問題がある。またこれとは別に、ＩＣを主体とする発
振回路で発振周波数を広範囲に選択できるものが望まれ
ている。そこで本発明はこのような問題を解消し、ＩＣ
を主体とする簡単な構成の発振回路で、発振周波数を正
確且つ広範囲に選択できる発振回路を提供することを課
題とする。
ンパレータ素子のバラツキや温度によって変化するとい
う問題がある。またこれとは別に、ＩＣを主体とする発
振回路で発振周波数を広範囲に選択できるものが望まれ
ている。そこで本発明はこのような問題を解消し、ＩＣ
を主体とする簡単な構成の発振回路で、発振周波数を正
確且つ広範囲に選択できる発振回路を提供することを課
題とする。
【０００９】
【課題を解決するための手段】前記の課題を解決するた
めに請求項１の発振回路は、第１の抵抗（外付抵抗Ｒ１
など）とコンデンサ（外付コンデンサＣ１など）との直
列回路を所定電圧の直流電源の両極としての第１と第２
の極（電源ＶｃｃとグランドＧＮＤなど）の間に、コン
デンサが第２の極側となるように接続し、第２の抵抗
（内付抵抗Ｒ２など）と半導体スイッチ（トランジスタ
Ｔｒなど）との直列回路を前記コンデンサの両端に接続
し、第１の抵抗と前記コンデンサとの接続点（ＩＣ出力
端子１ａなど）の電位が、直流電源の第１の極の電位と
第２の極の電位との間に含まれる、第１と第２の２つの
異なる基準電位（Ｖ２とＶ１）のうち、直流電源の第１
の極の電位に近い側にある第１の基準電位（Ｖ２）を、
直流電源の第１の極の電位側に外れたときは、前記半導
体スイッチをオンさせ、他方、第１の抵抗と前記コンデ
ンサとの接続点の電位が、第２の基準電位（Ｖ１）を直
流電源の第２の極の電位側に外れたときは、前記半導体
スイッチをオフさせる比較駆動手段を設けたものとす
る。
めに請求項１の発振回路は、第１の抵抗（外付抵抗Ｒ１
など）とコンデンサ（外付コンデンサＣ１など）との直
列回路を所定電圧の直流電源の両極としての第１と第２
の極（電源ＶｃｃとグランドＧＮＤなど）の間に、コン
デンサが第２の極側となるように接続し、第２の抵抗
（内付抵抗Ｒ２など）と半導体スイッチ（トランジスタ
Ｔｒなど）との直列回路を前記コンデンサの両端に接続
し、第１の抵抗と前記コンデンサとの接続点（ＩＣ出力
端子１ａなど）の電位が、直流電源の第１の極の電位と
第２の極の電位との間に含まれる、第１と第２の２つの
異なる基準電位（Ｖ２とＶ１）のうち、直流電源の第１
の極の電位に近い側にある第１の基準電位（Ｖ２）を、
直流電源の第１の極の電位側に外れたときは、前記半導
体スイッチをオンさせ、他方、第１の抵抗と前記コンデ
ンサとの接続点の電位が、第２の基準電位（Ｖ１）を直
流電源の第２の極の電位側に外れたときは、前記半導体
スイッチをオフさせる比較駆動手段を設けたものとす
る。
【００１０】また請求項２の発振回路は、請求項１に記
載の発振回路において、前記比較駆動手段が、第１の抵
抗と前記コンデンサとの接続点の電位を一方の比較入力
とし、比較出力を前記半導体スイッチのオンオフの制御
信号とするコンパレータ（ＣＰ）と、前記比較出力の論
理レベルに応じ、第１と第２の基準電位の一方を切り換
え選択して前記コンパレータの他方の比較入力とする切
り換え手段とを備えたものであるようにする。
載の発振回路において、前記比較駆動手段が、第１の抵
抗と前記コンデンサとの接続点の電位を一方の比較入力
とし、比較出力を前記半導体スイッチのオンオフの制御
信号とするコンパレータ（ＣＰ）と、前記比較出力の論
理レベルに応じ、第１と第２の基準電位の一方を切り換
え選択して前記コンパレータの他方の比較入力とする切
り換え手段とを備えたものであるようにする。
【００１１】また請求項３の発振回路は、請求項２に記
載の発振回路において、前記切り換え手段がアナログス
イッチ（Ｓ１，Ｓ２）を備えたものであるようにする。
また請求項４の発振回路は、請求項１ないし３の何れか
に記載の発振回路において、前記発振回路が、第１の抵
抗と前記コンデンサとを外付けとする半導体集積回路
（ＩＣ１）で構成されたものであるようにする。
載の発振回路において、前記切り換え手段がアナログス
イッチ（Ｓ１，Ｓ２）を備えたものであるようにする。
また請求項４の発振回路は、請求項１ないし３の何れか
に記載の発振回路において、前記発振回路が、第１の抵
抗と前記コンデンサとを外付けとする半導体集積回路
（ＩＣ１）で構成されたものであるようにする。
【００１２】即ち、本発明の作用は、所定電圧の直流電
源間に設けられたＩＣ外部の直列ＣＲ回路における外付
コンデンサの充／放電を、ＩＣ側から、コンパレータに
より駆動される半導体スイッチを介し、外付コンデンサ
と並列に設けた内付抵抗をオフ／オンすることにより切
り換えるが、この切り換えの際の外付コンデンサの充放
電電圧のしきい値を、前記コンパレータの論理出力によ
り切り換え制御されるアナログスイッチを介し、２つの
基準電圧源を切り換え選択することによって与えるもの
である。
源間に設けられたＩＣ外部の直列ＣＲ回路における外付
コンデンサの充／放電を、ＩＣ側から、コンパレータに
より駆動される半導体スイッチを介し、外付コンデンサ
と並列に設けた内付抵抗をオフ／オンすることにより切
り換えるが、この切り換えの際の外付コンデンサの充放
電電圧のしきい値を、前記コンパレータの論理出力によ
り切り換え制御されるアナログスイッチを介し、２つの
基準電圧源を切り換え選択することによって与えるもの
である。
【００１３】
【発明の実施の形態】図１は本発明の一実施例としての
発振回路の構成を示す。同図において、１は発振回路の
ＩＣ部分、１ａはその出力端子としてのＩＣ出力端子、
Ｃ１は一端がこのＩＣ出力端子１ａに接続され、他端が
グランドＧＮＤ（この例では０Ｖ）に接続された外付コ
ンデンサ、Ｒ１は同じく一端がこのＩＣ出力端子１ａに
接続され、他端が所定電圧の直流電源Ｖｃｃ（この例で
は＋５Ｖ）に接続された外付抵抗である。
発振回路の構成を示す。同図において、１は発振回路の
ＩＣ部分、１ａはその出力端子としてのＩＣ出力端子、
Ｃ１は一端がこのＩＣ出力端子１ａに接続され、他端が
グランドＧＮＤ（この例では０Ｖ）に接続された外付コ
ンデンサ、Ｒ１は同じく一端がこのＩＣ出力端子１ａに
接続され、他端が所定電圧の直流電源Ｖｃｃ（この例で
は＋５Ｖ）に接続された外付抵抗である。
【００１４】また、ＩＣ１内において、Ｒ２は一端がＩ
Ｃ出力端子１ａに接続され、他端がＮチャネルＭＯＳ・
ＦＥＴとしてのトランジスタＴｒを介してグランドＧＮ
Ｄとの接続をオン／オフされる内付抵抗、ＣＰは直列接
続された２つのインバータＮ１，Ｎ２を介してトランジ
スタＴｒをオン／オフ駆動するコンパレータである。な
お、コンパレータＣＰの＋入力端子はＩＣ出力端子１ａ
に接続され、コンパレータＣＰの−入力端子は互いにオ
ン／オフが逆となるように駆動されるアナログスイッチ
Ｓ１，Ｓ２の一端に共通に接続されている。そしてアナ
ログスイッチＳ１，Ｓ２の他端は夫々電圧Ｖ１，Ｖ２の
基準電圧源に接続されている。
Ｃ出力端子１ａに接続され、他端がＮチャネルＭＯＳ・
ＦＥＴとしてのトランジスタＴｒを介してグランドＧＮ
Ｄとの接続をオン／オフされる内付抵抗、ＣＰは直列接
続された２つのインバータＮ１，Ｎ２を介してトランジ
スタＴｒをオン／オフ駆動するコンパレータである。な
お、コンパレータＣＰの＋入力端子はＩＣ出力端子１ａ
に接続され、コンパレータＣＰの−入力端子は互いにオ
ン／オフが逆となるように駆動されるアナログスイッチ
Ｓ１，Ｓ２の一端に共通に接続されている。そしてアナ
ログスイッチＳ１，Ｓ２の他端は夫々電圧Ｖ１，Ｖ２の
基準電圧源に接続されている。
【００１５】アナログスイッチＳ１，Ｓ２の駆動ゲート
の一方（Ｓ１の反転側駆動ゲートとＳ２の非反転側駆動
ゲート）はインバータＮ１とＮ２との相互の接続点Ｍに
接続され、アナログスイッチＳ１，Ｓ２の駆動ゲートの
他方（Ｓ１の非反転側駆動ゲートとＳ２の反転側駆動ゲ
ート）はインバータＮ３を介して上記接続点Ｍに接続さ
れている。
の一方（Ｓ１の反転側駆動ゲートとＳ２の非反転側駆動
ゲート）はインバータＮ１とＮ２との相互の接続点Ｍに
接続され、アナログスイッチＳ１，Ｓ２の駆動ゲートの
他方（Ｓ１の非反転側駆動ゲートとＳ２の反転側駆動ゲ
ート）はインバータＮ３を介して上記接続点Ｍに接続さ
れている。
【００１６】なお、この例では基準電圧源の電圧は、Ｖ
１＜Ｖ２の関係にある。図２は図１の発振回路の外付コ
ンデンサＣ１の電圧波形の例を示す。次に図２を参照し
つつ図１の動作を説明する。時点ｔ１から時点ｔ２の直
前までの期間、コンパレータＣＰの出力、従ってインバ
ータＮ１，Ｎ２を経たインバータＮ２の出力は“Ｌ”、
よってトランジスタＴｒはオフしているので、外付コン
デンサＣ１は電源Ｖｃｃから外付抵抗Ｒ１を介して充電
され、外付コンデンサＣ１の電圧、つまりコンパレータ
ＣＰの（＋）入力端子の電圧Ｖ＋は上昇する。
１＜Ｖ２の関係にある。図２は図１の発振回路の外付コ
ンデンサＣ１の電圧波形の例を示す。次に図２を参照し
つつ図１の動作を説明する。時点ｔ１から時点ｔ２の直
前までの期間、コンパレータＣＰの出力、従ってインバ
ータＮ１，Ｎ２を経たインバータＮ２の出力は“Ｌ”、
よってトランジスタＴｒはオフしているので、外付コン
デンサＣ１は電源Ｖｃｃから外付抵抗Ｒ１を介して充電
され、外付コンデンサＣ１の電圧、つまりコンパレータ
ＣＰの（＋）入力端子の電圧Ｖ＋は上昇する。
【００１７】なお、この期間、インバータＮ１の出力
（接続点Ｍの電位）は“Ｈ”であることから、アナログ
スイッチＳ１はオフ、Ｓ２はオンしており、コンパレー
タＣＰの（−）入力端子の電圧Ｖ−は基準電圧源の電圧
Ｖ２に等しい。このためコンパレータＣＰの入力端子の
電圧は（Ｖ＋）＜（Ｖ−）の関係にある。時点ｔ２に達
し、外付コンデンサＣ１の電圧、従ってコンパレータ
（＋）入力端子の電圧Ｖ＋がコンパレータ（−）入力端
子の電圧Ｖ−、つまり基準電圧源の電圧Ｖ２を上回る
と、コンパレータＣＰの出力、従ってインバータＮ２の
出力は直ちに反転して“Ｈ”となる。このため以後時点
ｔ３の直前までの期間、トランジスタＴｒがオンし、外
付コンデンサＣ１はグランドＧＮＤへ内付抵抗Ｒ２を介
して放電し、その電圧、従ってコンパレータ（＋）入力
端子の電圧Ｖ＋は下降する。
（接続点Ｍの電位）は“Ｈ”であることから、アナログ
スイッチＳ１はオフ、Ｓ２はオンしており、コンパレー
タＣＰの（−）入力端子の電圧Ｖ−は基準電圧源の電圧
Ｖ２に等しい。このためコンパレータＣＰの入力端子の
電圧は（Ｖ＋）＜（Ｖ−）の関係にある。時点ｔ２に達
し、外付コンデンサＣ１の電圧、従ってコンパレータ
（＋）入力端子の電圧Ｖ＋がコンパレータ（−）入力端
子の電圧Ｖ−、つまり基準電圧源の電圧Ｖ２を上回る
と、コンパレータＣＰの出力、従ってインバータＮ２の
出力は直ちに反転して“Ｈ”となる。このため以後時点
ｔ３の直前までの期間、トランジスタＴｒがオンし、外
付コンデンサＣ１はグランドＧＮＤへ内付抵抗Ｒ２を介
して放電し、その電圧、従ってコンパレータ（＋）入力
端子の電圧Ｖ＋は下降する。
【００１８】なお、この期間、インバータＮ１の出力は
“Ｌ”であることから、アナログスイッチＳ１がオン、
Ｓ２がオフとなり、コンパレータＣＰの（−）入力端子
の電圧Ｖ−は基準電圧源の電圧Ｖ１に等しい。このため
コンパレータＣＰの２つの入力端子の電圧は（Ｖ＋）＞
（Ｖ−）の関係にある。時点ｔ３に達し、外付コンデン
サＣ１の電圧、従ってコンパレータ（＋）入力端子の電
圧Ｖ＋がコンパレータ（−）入力端子の電圧Ｖ−、つま
り基準電圧源の電圧Ｖ１を下回ると、コンパレータＣＰ
の出力、従ってインバータＮ２の出力は直ちに反転して
再び“Ｌ”となり、外付コンデンサＣ１の電圧は前記し
た期間ｔ１〜ｔ２と同様な上昇の動作に入る。
“Ｌ”であることから、アナログスイッチＳ１がオン、
Ｓ２がオフとなり、コンパレータＣＰの（−）入力端子
の電圧Ｖ−は基準電圧源の電圧Ｖ１に等しい。このため
コンパレータＣＰの２つの入力端子の電圧は（Ｖ＋）＞
（Ｖ−）の関係にある。時点ｔ３に達し、外付コンデン
サＣ１の電圧、従ってコンパレータ（＋）入力端子の電
圧Ｖ＋がコンパレータ（−）入力端子の電圧Ｖ−、つま
り基準電圧源の電圧Ｖ１を下回ると、コンパレータＣＰ
の出力、従ってインバータＮ２の出力は直ちに反転して
再び“Ｌ”となり、外付コンデンサＣ１の電圧は前記し
た期間ｔ１〜ｔ２と同様な上昇の動作に入る。
【００１９】このようにして外付コンデンサＣ１の電圧
の上昇と下降が繰り返され、発振が行われる。
の上昇と下降が繰り返され、発振が行われる。
【００２０】
【発明の効果】本発明によれば、所定電圧の直流電源Ｖ
ｃｃとグランドＧＮＤ間に接続されたＩＣ外部の外付抵
抗Ｒ１と外付コンデンサＣ１との直列回路における外付
コンデンサＣ１の充／放電を、ＩＣ側から、コンパレー
タＣＰにより駆動される半導体スイッチとしてのトラン
ジスタＴｒを介し、外付コンデンサＣ１と並列に設けた
内付抵抗Ｒ２をオフ／オンすることにより切り換える
が、この切り換えの際の外付コンデンサＣ１の充放電電
圧のしきい値を、前記コンパレータの論理出力により切
り換え制御されるアナログスイッチＳ１，Ｓ２を介し、
２つの基準電圧源Ｖ１，Ｖ２を切り換え選択することに
よって与えるようにしたので、コンデンサＣ１の充放電
電圧のしきい値を正確に定めることができ、簡単な構成
で発振周波数の精度が高いＩＣ主体の発振回路を得るこ
とができる。
ｃｃとグランドＧＮＤ間に接続されたＩＣ外部の外付抵
抗Ｒ１と外付コンデンサＣ１との直列回路における外付
コンデンサＣ１の充／放電を、ＩＣ側から、コンパレー
タＣＰにより駆動される半導体スイッチとしてのトラン
ジスタＴｒを介し、外付コンデンサＣ１と並列に設けた
内付抵抗Ｒ２をオフ／オンすることにより切り換える
が、この切り換えの際の外付コンデンサＣ１の充放電電
圧のしきい値を、前記コンパレータの論理出力により切
り換え制御されるアナログスイッチＳ１，Ｓ２を介し、
２つの基準電圧源Ｖ１，Ｖ２を切り換え選択することに
よって与えるようにしたので、コンデンサＣ１の充放電
電圧のしきい値を正確に定めることができ、簡単な構成
で発振周波数の精度が高いＩＣ主体の発振回路を得るこ
とができる。
【００２１】また、外付抵抗Ｒ１と外付コンデンサＣ１
の選定に応じ、発振周波数を広範囲に選択することがで
きる。
の選定に応じ、発振周波数を広範囲に選択することがで
きる。
【図１】本発明の一実施例としての回路図
【図２】図１の動作説明用の波形図
【図３】従来の発振回路の構成例を示す回路図
【図４】図３の動作説明用の波形図
１ ＩＣ １ａ ＩＣ出力端子 Ｍ インバータＮ１とＮ２の接続点 Ｖｃｃ 直流電源 ＧＮＤ グランド Ｃ１ 外付コンデンサ Ｒ１ 外付抵抗 Ｒ２ 内付抵抗 Ｔｒ トランジスタ ＣＰ コンパレータ Ｎ１，Ｎ２，Ｎ３ インバータ Ｖ１，Ｖ２ 基準電圧源 Ｓ１，Ｓ２ アナログスイッチ
Claims (4)
- 【請求項１】第１の抵抗とコンデンサとの直列回路を所
定電圧の直流電源の両極としての第１と第２の極の間
に、コンデンサが第２の極側となるように接続し、 第２の抵抗と半導体スイッチとの直列回路を前記コンデ
ンサの両端に接続し、 第１の抵抗と前記コンデンサとの接続点の電位が、直流
電源の第１の極の電位と第２の極の電位との間に含まれ
る、第１と第２の２つの異なる基準電位のうち、直流電
源の第１の極の電位に近い側にある第１の基準電位を、
直流電源の第１の極の電位側に外れたときは、前記半導
体スイッチをオンさせ、 他方、第１の抵抗と前記コンデンサとの接続点の電位
が、第２の基準電位を直流電源の第２の極の電位側に外
れたときは、前記半導体スイッチをオフさせる比較駆動
手段を設けたことを特徴とする発振回路。 - 【請求項２】請求項１に記載の発振回路において、 前記比較駆動手段が、第１の抵抗と前記コンデンサとの
接続点の電位を一方の比較入力とし、比較出力を前記半
導体スイッチのオンオフの制御信号とするコンパレータ
と、 前記比較出力の論理レベルに応じ、第１と第２の基準電
位の一方を切り換え選択して前記コンパレータの他方の
比較入力とする切り換え手段とを備えたものであること
を特徴とする発振回路。 - 【請求項３】請求項２に記載の発振回路において、 前記切り換え手段がアナログスイッチを備えたものであ
ることを特徴とする発振回路。 - 【請求項４】請求項１ないし３の何れかに記載の発振回
路において、 前記発振回路が、第１の抵抗と前記コンデンサとを外付
けとする半導体集積回路で構成されたものであることを
特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231985A JPH1174761A (ja) | 1997-08-28 | 1997-08-28 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9231985A JPH1174761A (ja) | 1997-08-28 | 1997-08-28 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174761A true JPH1174761A (ja) | 1999-03-16 |
Family
ID=16932143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9231985A Pending JPH1174761A (ja) | 1997-08-28 | 1997-08-28 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174761A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148246A (ja) * | 2006-12-13 | 2008-06-26 | Denso Corp | 発振回路 |
| JP2017092812A (ja) * | 2015-11-13 | 2017-05-25 | 富士電機株式会社 | 半導体集積回路 |
-
1997
- 1997-08-28 JP JP9231985A patent/JPH1174761A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148246A (ja) * | 2006-12-13 | 2008-06-26 | Denso Corp | 発振回路 |
| JP2017092812A (ja) * | 2015-11-13 | 2017-05-25 | 富士電機株式会社 | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3593261B2 (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| US20060126238A1 (en) | Semiconductor circuit for use in timer circuit or oscillator circuit | |
| US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
| US20020125942A1 (en) | Comparator circuit | |
| JPH08186980A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3974449B2 (ja) | 電源装置 | |
| KR19990045290A (ko) | 발진 회로 | |
| US7463087B2 (en) | Operational amplifier with zero offset | |
| JPH0659024B2 (ja) | 時定数回路 | |
| JP2020182025A (ja) | 発振回路 | |
| US10951166B1 (en) | Crystal oscillator with fast start-up | |
| US10727797B2 (en) | Amplitude control with signal swapping | |
| JPH1174761A (ja) | 発振回路 | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JP2001016084A (ja) | リセット回路 | |
| CN211791469U (zh) | 振荡器电路及开关霍尔传感器 | |
| US6552622B1 (en) | Oscillator having reduced sensitivity to supply voltage changes | |
| JP3815181B2 (ja) | 定電流出力回路とそれを用いた方形波電流発生回路および三角波電圧出力回路 | |
| JP2001177380A (ja) | 比較回路及びこれを用いた発振回路 | |
| US20230369955A1 (en) | Controller and method for controlling a voltage converter | |
| JP4830238B2 (ja) | Ｄｃ／ｄｃコンバータ回路 | |
| JP3939474B2 (ja) | 二次電池充電制御回路 | |
| CN114244277A (zh) | 一种精确控制占空比的集成振荡器 | |
| JPH0783619B2 (ja) | インバータ駆動装置 |