JPH05283998A - 電流スイッチ回路 - Google Patents
電流スイッチ回路Info
- Publication number
- JPH05283998A JPH05283998A JP4105869A JP10586992A JPH05283998A JP H05283998 A JPH05283998 A JP H05283998A JP 4105869 A JP4105869 A JP 4105869A JP 10586992 A JP10586992 A JP 10586992A JP H05283998 A JPH05283998 A JP H05283998A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- current
- circuit
- current mirror
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 特別な外付け部品を必要とすることなく、出
力電流のスイッチング波形の立ち上がり又は立ち下がり
を滑らかにする。 【構成】 入力されたスイッチング信号ＶINが変化する
と、これに応じて入力トランジスタＱ６のオンオフ、第
１のカレントミラー回路αの動作状態が切り換わる。第
１のカレントミラー回路αが動作しているとき、コンデ
ンサ回路γに内蔵のコンデンサＣが充電される。従っ
て、コンデンサＣの両端電圧Ｖｃが上昇するが、これが
所定値に達するとクランプ回路εによりクランプされ
る。一方、第１のカレントミラー回路αが動作していな
いときには、コンデンサＣに供給される電流がないの
で、コンデンサＣが放電状態となる。第２のカレントミ
ラー回路δでは、コンデンサＣの両端電圧に応じた出力
電流が生成される。
力電流のスイッチング波形の立ち上がり又は立ち下がり
を滑らかにする。 【構成】 入力されたスイッチング信号ＶINが変化する
と、これに応じて入力トランジスタＱ６のオンオフ、第
１のカレントミラー回路αの動作状態が切り換わる。第
１のカレントミラー回路αが動作しているとき、コンデ
ンサ回路γに内蔵のコンデンサＣが充電される。従っ
て、コンデンサＣの両端電圧Ｖｃが上昇するが、これが
所定値に達するとクランプ回路εによりクランプされ
る。一方、第１のカレントミラー回路αが動作していな
いときには、コンデンサＣに供給される電流がないの
で、コンデンサＣが放電状態となる。第２のカレントミ
ラー回路δでは、コンデンサＣの両端電圧に応じた出力
電流が生成される。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の電流ス
イッチ回路に関する。
イッチ回路に関する。
【０００２】
【従来の技術】図３は従来の電流スイッチ回路の回路図
である。ＮＰＮ型のトランジスタＱ１、Ｑ２によりカレ
ントミラー回路が構成されている。トランジスタＱ１の
コレクタには、半導体集積回路の内部又は外部に用意し
た定電流源ＩREF が接続されるとともに、ＮＰＮ型のト
ランジスタＱ３のコレクタが接続される。トランジスタ
Ｑ３のベースにはスイッチング信号ＶINがベースに導入
される。
である。ＮＰＮ型のトランジスタＱ１、Ｑ２によりカレ
ントミラー回路が構成されている。トランジスタＱ１の
コレクタには、半導体集積回路の内部又は外部に用意し
た定電流源ＩREF が接続されるとともに、ＮＰＮ型のト
ランジスタＱ３のコレクタが接続される。トランジスタ
Ｑ３のベースにはスイッチング信号ＶINがベースに導入
される。
【０００３】即ち、スイッチング信号ＶINに応じてトラ
ンジスタＱ３がオン・オフするに伴って、カレントミラ
ー回路がオン・オフし、スイッチング信号ＶINの状態が
変化すると、トランジスタＱ３のコレクタから取り出さ
れる出力電流ＩOUT の有無が変化するようになってい
る。
ンジスタＱ３がオン・オフするに伴って、カレントミラ
ー回路がオン・オフし、スイッチング信号ＶINの状態が
変化すると、トランジスタＱ３のコレクタから取り出さ
れる出力電流ＩOUT の有無が変化するようになってい
る。
【０００４】
【発明が解決しようとする課題】さて、トランジスタＱ
３が急激にオンオフすると、出力電流ＩOUT のスイッチ
ング波形の立ち上がり又は立ち下がりが急峻になる。と
ころが、使用用途によっては、これが却って問題を引き
起こすことになる。
３が急激にオンオフすると、出力電流ＩOUT のスイッチ
ング波形の立ち上がり又は立ち下がりが急峻になる。と
ころが、使用用途によっては、これが却って問題を引き
起こすことになる。
【０００５】例えば、フロッピーディスク装置における
消去ヘッドに供給すべき電流をオンオフするのに、半導
体集積回路の一部たる電流スイッチ回路を用いた場合、
出力電流のスイッチング波形の立ち上がり又は立ち下が
りが急峻になり過ぎると、消去ヘッドの磁気の作用で電
流スイッチ回路の出力電圧が瞬間的に非常に高くなり、
結果として半導体集積回路が破壊される虞れがある。
消去ヘッドに供給すべき電流をオンオフするのに、半導
体集積回路の一部たる電流スイッチ回路を用いた場合、
出力電流のスイッチング波形の立ち上がり又は立ち下が
りが急峻になり過ぎると、消去ヘッドの磁気の作用で電
流スイッチ回路の出力電圧が瞬間的に非常に高くなり、
結果として半導体集積回路が破壊される虞れがある。
【０００６】このような用途に用いられる電流スイッチ
回路は出力電流のスイッチング波形の立ち上がり又は立
ち下がりが滑らかであることが望ましい。そこで、従来
は半導体集積回路にコンデンサ等の外付け部品を接続す
ることで、電流スイッチ回路の出力電流が急激に変化し
ないように対処していた。ところが、外付け部品が別途
必要になると、製造コストが高くなり、出力電流が大き
ければ、比較的大きな容量のコンデンサが必要となるの
で、小型化を推進する上でも問題となる。
回路は出力電流のスイッチング波形の立ち上がり又は立
ち下がりが滑らかであることが望ましい。そこで、従来
は半導体集積回路にコンデンサ等の外付け部品を接続す
ることで、電流スイッチ回路の出力電流が急激に変化し
ないように対処していた。ところが、外付け部品が別途
必要になると、製造コストが高くなり、出力電流が大き
ければ、比較的大きな容量のコンデンサが必要となるの
で、小型化を推進する上でも問題となる。
【０００７】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、特別な外付け部品
を必要とすることなく、出力電流のスイッチング波形の
立ち上がり又は立ち下がりを滑らかにすることができる
電流スイッチ回路を提供することにある。
のであり、その目的とするところは、特別な外付け部品
を必要とすることなく、出力電流のスイッチング波形の
立ち上がり又は立ち下がりを滑らかにすることができる
電流スイッチ回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明にかかる電流スイ
ッチ回路は、入力されたスイッチング信号に応じてオン
オフする入力トランジスタと、入力トランジスタのオン
オフに応じて動作状態が決定される第１のカレントミラ
ー回路と、内蔵のコンデンサを有し、且つ第１のカレン
トミラー回路が動作しているとき、当該回路にて生成さ
れた電流によりコンデンサを充電する一方、第１カレン
トミラー回路が動作していないとき、当該コンデンサを
放電するコンデンサ回路と、コンデンサの両端電圧を所
定値にクランプするクランプ回路と、当該コンデンサの
両端電圧に応じた出力電流を生成する第２のカレントミ
ラー回路とを具備していることを特徴とする。
ッチ回路は、入力されたスイッチング信号に応じてオン
オフする入力トランジスタと、入力トランジスタのオン
オフに応じて動作状態が決定される第１のカレントミラ
ー回路と、内蔵のコンデンサを有し、且つ第１のカレン
トミラー回路が動作しているとき、当該回路にて生成さ
れた電流によりコンデンサを充電する一方、第１カレン
トミラー回路が動作していないとき、当該コンデンサを
放電するコンデンサ回路と、コンデンサの両端電圧を所
定値にクランプするクランプ回路と、当該コンデンサの
両端電圧に応じた出力電流を生成する第２のカレントミ
ラー回路とを具備していることを特徴とする。
【０００９】
【作用】入力されたスイッチング信号に応じて入力トラ
ンジスタのオンオフが切り換わる。と同時に、第１のカ
レントミラー回路の動作状態が決定される。第１のカレ
ントミラー回路が動作しているときには、当該回路にて
生成された電流によりコンデンサ回路に内蔵のコンデン
サが充電される。コンデンサの両端電圧が所定値になる
と、クランプ回路によりクランプされる。一方、第１の
カレントミラー回路が動作していないときには、当該回
路からコンデンサに供給される電流がないので、コンデ
ンサは放電状態となる。そしてコンデンサの両端電圧に
応じた出力電流が第２のカレントミラー回路にて生成さ
れる。従って、出力電流はスイッチング信号に応じた電
流となるが、コンデンサ回路の時定数により、スイッチ
ング信号が急激に変化したとしても、出力電流が急峻に
変化することはない。
ンジスタのオンオフが切り換わる。と同時に、第１のカ
レントミラー回路の動作状態が決定される。第１のカレ
ントミラー回路が動作しているときには、当該回路にて
生成された電流によりコンデンサ回路に内蔵のコンデン
サが充電される。コンデンサの両端電圧が所定値になる
と、クランプ回路によりクランプされる。一方、第１の
カレントミラー回路が動作していないときには、当該回
路からコンデンサに供給される電流がないので、コンデ
ンサは放電状態となる。そしてコンデンサの両端電圧に
応じた出力電流が第２のカレントミラー回路にて生成さ
れる。従って、出力電流はスイッチング信号に応じた電
流となるが、コンデンサ回路の時定数により、スイッチ
ング信号が急激に変化したとしても、出力電流が急峻に
変化することはない。
【００１０】
【実施例】以下、本発明にかかる電流スイッチ回路の一
実施例を図面を参照して説明する。図１は実施例回路の
回路図、図２は回路動作を説明するための主要信号のタ
イミングチャートである。
実施例を図面を参照して説明する。図１は実施例回路の
回路図、図２は回路動作を説明するための主要信号のタ
イミングチャートである。
【００１１】ここに例をあげて説明する電流スイッチ回
路は、フロッピーディスク装置のヘッドを制御する半導
体集積回路の一部であって、消去ヘッドに供給すべき電
流をオンオフするための回路として用いられているもの
である。
路は、フロッピーディスク装置のヘッドを制御する半導
体集積回路の一部であって、消去ヘッドに供給すべき電
流をオンオフするための回路として用いられているもの
である。
【００１２】半導体集積回路に内蔵の他の回路から入力
されたスイッチング信号ＶINはＰＮＰ型の入力トランジ
スタＱ６のベースに導入される。従って、入力トランジ
スタＱ６はスイッチング信号ＶINがＶL （図２参照）の
ときにオンとなる一方、ＶH（図２参照）のときにオフ
となり、スイッチング信号ＶINに応じてオンオフが切り
換わる。入力トランジスタＱ６のコレクタ出力は、次に
説明する第１のカレントミラー回路αの入力側に導かれ
ている。
されたスイッチング信号ＶINはＰＮＰ型の入力トランジ
スタＱ６のベースに導入される。従って、入力トランジ
スタＱ６はスイッチング信号ＶINがＶL （図２参照）の
ときにオンとなる一方、ＶH（図２参照）のときにオフ
となり、スイッチング信号ＶINに応じてオンオフが切り
換わる。入力トランジスタＱ６のコレクタ出力は、次に
説明する第１のカレントミラー回路αの入力側に導かれ
ている。
【００１３】第１のカレントミラー回路αはＰＮＰ型の
トランジスタＱ３、Ｑ４から構成されている。第１のカ
レントミラー回路αの入力側、より詳しくは、トランジ
スタＱ３のコレクタ側には、定電流源Ｉ0 （電流の大き
さもＩ0 として表す）、ＮＰＮ型のトランジスタＱ１、
Ｑ２から構成された定電流回路βが接続されている。即
ち、第１のカレントミラー回路αの入力電流は、定電流
回路βにて供給されるようになっている。
トランジスタＱ３、Ｑ４から構成されている。第１のカ
レントミラー回路αの入力側、より詳しくは、トランジ
スタＱ３のコレクタ側には、定電流源Ｉ0 （電流の大き
さもＩ0 として表す）、ＮＰＮ型のトランジスタＱ１、
Ｑ２から構成された定電流回路βが接続されている。即
ち、第１のカレントミラー回路αの入力電流は、定電流
回路βにて供給されるようになっている。
【００１４】入力トランジスタＱ６がオフのときには、
第１のカレントミラー回路αが動作し、入力電流に対す
るトランジスタＱ３、Ｑ４のエミッタ面積比（ここでは
２）に応じた出力電流Ｉ1 がトランジスタＱ４のコレク
タから出力される。一方、入力トランジスタＱ６がオン
のときには、トランジスタＱ３、Ｑ４のベース電圧が略
電源電圧Ｖccまで上がることから、第１のカレントミラ
ー回路αが動作せず、出力電流Ｉ1 の大きさは０とな
る。即ち、第１のカレントミラー回路αは入力トランジ
スタＱ６のオンオフに応じて動作状態が決定されるよう
になっている。
第１のカレントミラー回路αが動作し、入力電流に対す
るトランジスタＱ３、Ｑ４のエミッタ面積比（ここでは
２）に応じた出力電流Ｉ1 がトランジスタＱ４のコレク
タから出力される。一方、入力トランジスタＱ６がオン
のときには、トランジスタＱ３、Ｑ４のベース電圧が略
電源電圧Ｖccまで上がることから、第１のカレントミラ
ー回路αが動作せず、出力電流Ｉ1 の大きさは０とな
る。即ち、第１のカレントミラー回路αは入力トランジ
スタＱ６のオンオフに応じて動作状態が決定されるよう
になっている。
【００１５】第１のカレントミラー回路αの出力段には
コンデンサ回路γが接続されている。コンデンサ回路γ
は半導体集積回路に内蔵のコンデンサＣ（容量もＣとし
て表す）とトランジスタＱ５から構成されている。トラ
ンジスタＱ５のベースはトランジスタＱ１、Ｑ２のベー
スと共通にされているので、トランジスタＱ５のエミッ
タ電流Ｉ2 は第１のカレントミラー回路αの動作に関係
なく一定となる。
コンデンサ回路γが接続されている。コンデンサ回路γ
は半導体集積回路に内蔵のコンデンサＣ（容量もＣとし
て表す）とトランジスタＱ５から構成されている。トラ
ンジスタＱ５のベースはトランジスタＱ１、Ｑ２のベー
スと共通にされているので、トランジスタＱ５のエミッ
タ電流Ｉ2 は第１のカレントミラー回路αの動作に関係
なく一定となる。
【００１６】コンデンサ回路γは、第１のカレントミラ
ー回路αが動作しているときには、出力電流Ｉ1 からエ
ミッタ電流Ｉ2 を差し引いた電流によりコンデンサＣを
充電（両端電圧をＶｃとする）する一方、第１カレント
ミラー回路αが動作していないときには、出力電流Ｉ1
が０であることから、コンデンサＣを放電するようにな
っている。なお、コンデンサＣの放電電流はトランジス
タＱ５を介して接地側に流れ、この大きさはエミッタ電
流Ｉ2 に略等しい。
ー回路αが動作しているときには、出力電流Ｉ1 からエ
ミッタ電流Ｉ2 を差し引いた電流によりコンデンサＣを
充電（両端電圧をＶｃとする）する一方、第１カレント
ミラー回路αが動作していないときには、出力電流Ｉ1
が０であることから、コンデンサＣを放電するようにな
っている。なお、コンデンサＣの放電電流はトランジス
タＱ５を介して接地側に流れ、この大きさはエミッタ電
流Ｉ2 に略等しい。
【００１７】コンデンサ回路γの出力段にはクランプ回
路εが接続されている。クランプ回路εは、ＰＮＰ型の
トランジスタＱ８、ＮＰＮ型のトランジスタＱ９、抵抗
Ｒ１、定電圧源ＶREF （この電圧もＶREF として表す）
から構成されている。トランジスタＱ８のエミッタベー
ス間電圧とトランジスタＱ９のベースエミッタ間電圧と
が等しいので、コンデンサＣの両端電圧ＶｃがＶREF よ
り小さいときには、トランジスタＱ８、Ｑ９が何れもオ
フとなる一方、コンデンサＣの両端電圧ＶｃがＶREF よ
り大きいときには、トランジスタＱ８、Ｑ９が何れもオ
ンとなる。この結果、コンデンサＣの出力電圧ＶｃはＶ
REF でクランプされる。
路εが接続されている。クランプ回路εは、ＰＮＰ型の
トランジスタＱ８、ＮＰＮ型のトランジスタＱ９、抵抗
Ｒ１、定電圧源ＶREF （この電圧もＶREF として表す）
から構成されている。トランジスタＱ８のエミッタベー
ス間電圧とトランジスタＱ９のベースエミッタ間電圧と
が等しいので、コンデンサＣの両端電圧ＶｃがＶREF よ
り小さいときには、トランジスタＱ８、Ｑ９が何れもオ
フとなる一方、コンデンサＣの両端電圧ＶｃがＶREF よ
り大きいときには、トランジスタＱ８、Ｑ９が何れもオ
ンとなる。この結果、コンデンサＣの出力電圧ＶｃはＶ
REF でクランプされる。
【００１８】コンデンサ回路γの出力段には、クランプ
回路εの他、第２のカレントミラー回路δが接続されて
いる。第２のカレントミラー回路δは、ＰＮＰ型のトラ
ンジスタＱ７、Ｑ１０〜Ｑ１５、抵抗Ｒ２から構成され
ている。トランジスタＱ７のベースにはコンデンサＣの
両端電圧Ｖｃが導入されており、両端電圧Ｖｃに比例し
たエミッタ電流が流れる。このエミッタ電流はトランジ
スタＱ１３、Ｑ１４からなるカレントミラー回路、トラ
ンジスタＱ１１、Ｑ１０からなるカレントミラー回路、
トランジスタＱ１２により順次増幅され、増幅された電
流が出力電流ＩOUT として出力される。即ち、第２のカ
レントミラー回路δは、コンデンサＣの充電電圧Ｖｃに
比例した出力電流ＩOUT を生成するようになっている。
回路εの他、第２のカレントミラー回路δが接続されて
いる。第２のカレントミラー回路δは、ＰＮＰ型のトラ
ンジスタＱ７、Ｑ１０〜Ｑ１５、抵抗Ｒ２から構成され
ている。トランジスタＱ７のベースにはコンデンサＣの
両端電圧Ｖｃが導入されており、両端電圧Ｖｃに比例し
たエミッタ電流が流れる。このエミッタ電流はトランジ
スタＱ１３、Ｑ１４からなるカレントミラー回路、トラ
ンジスタＱ１１、Ｑ１０からなるカレントミラー回路、
トランジスタＱ１２により順次増幅され、増幅された電
流が出力電流ＩOUT として出力される。即ち、第２のカ
レントミラー回路δは、コンデンサＣの充電電圧Ｖｃに
比例した出力電流ＩOUT を生成するようになっている。
【００１９】なお、本実施例では、フロッピーディスク
装置の消去ヘッドに出力電流ＩOUTが供給される。
装置の消去ヘッドに出力電流ＩOUTが供給される。
【００２０】次に、電流スイッチ回路の動作について図
２を参照して説明する。図２中上段には、スイッチング
信号ＶINのスイッチング波形が示されている。スイッチ
ング信号ＶINがＶL からＶH に立ち上がると、第１のカ
レントミラー回路αが動作して、これから出力電流Ｉ1
が出力される。
２を参照して説明する。図２中上段には、スイッチング
信号ＶINのスイッチング波形が示されている。スイッチ
ング信号ＶINがＶL からＶH に立ち上がると、第１のカ
レントミラー回路αが動作して、これから出力電流Ｉ1
が出力される。
【００２１】なお、電流Ｉ0 を１０μＡとし、トランジ
スタＱ２、Ｑ２、Ｑ６のエミッタ面積比を１０：１：１
にした場合、出力電流Ｉ1 ＝Ｉ0 ／５＝２μＡ、トラン
ジスタＱ６のエミッタ電流Ｉ2 ＝Ｉ0 ／１０＝１μＡと
なる。
スタＱ２、Ｑ２、Ｑ６のエミッタ面積比を１０：１：１
にした場合、出力電流Ｉ1 ＝Ｉ0 ／５＝２μＡ、トラン
ジスタＱ６のエミッタ電流Ｉ2 ＝Ｉ0 ／１０＝１μＡと
なる。
【００２２】コンデンサＣには出力電流Ｉ1 から電流か
らエミッタ電流Ｉ2 を差し引いた電流が流れ、これによ
りコンデンサＣが充電され、コンデンサＣの両端電圧Ｖ
ｃは（Ｉ1 −Ｉ2 ）／Ｃの傾きで上昇する。しかし両端
電圧Ｖｃはクランプ回路εによりＶREF でクランプされ
る。立ち上がり時間ｔr はＣ・ＶREF ／（Ｉ1 −Ｉ2）
で表される。
らエミッタ電流Ｉ2 を差し引いた電流が流れ、これによ
りコンデンサＣが充電され、コンデンサＣの両端電圧Ｖ
ｃは（Ｉ1 −Ｉ2 ）／Ｃの傾きで上昇する。しかし両端
電圧Ｖｃはクランプ回路εによりＶREF でクランプされ
る。立ち上がり時間ｔr はＣ・ＶREF ／（Ｉ1 −Ｉ2）
で表される。
【００２３】その後、スイッチング信号ＶINがＶH から
ＶL に立ち下がると、第１のカレントミラー回路αが動
作せず、出力電流Ｉ1 は０となる。よって、コンデンサ
Ｃの放電が開始し、コンデンサＣの両端電圧ＶｃはＩ2
／Ｃの傾きで下降してほぼ０Ｖまで下がる。立ち下がり
時間ｔf はＣ・ＶREF ／Ｉ2 で表される。従って、コン
デンサＣの両端電圧Ｖｃの波形は図２中段に示す通りと
なる。
ＶL に立ち下がると、第１のカレントミラー回路αが動
作せず、出力電流Ｉ1 は０となる。よって、コンデンサ
Ｃの放電が開始し、コンデンサＣの両端電圧ＶｃはＩ2
／Ｃの傾きで下降してほぼ０Ｖまで下がる。立ち下がり
時間ｔf はＣ・ＶREF ／Ｉ2 で表される。従って、コン
デンサＣの両端電圧Ｖｃの波形は図２中段に示す通りと
なる。
【００２４】一方、コンデンサＣの両端電圧Ｖｃは第２
のカレントミラー回路δにより電流に変換され、出力電
流ＩOUT はＶｃ／Ｒ２に略等しい電流となる。出力電流
ＩOUT の波形は図２下段に示す通りとなり、立ち上がり
又は立ち下がりは非常に滑らかとなる。それ故、フロッ
ピーディスク装置における消去ヘッドの磁気の作用によ
って電流スイッチ回路の出力電圧が瞬間的に高くなると
いうことが未然に防止され、半導体集積回路が破壊され
る虞れもなくなる。
のカレントミラー回路δにより電流に変換され、出力電
流ＩOUT はＶｃ／Ｒ２に略等しい電流となる。出力電流
ＩOUT の波形は図２下段に示す通りとなり、立ち上がり
又は立ち下がりは非常に滑らかとなる。それ故、フロッ
ピーディスク装置における消去ヘッドの磁気の作用によ
って電流スイッチ回路の出力電圧が瞬間的に高くなると
いうことが未然に防止され、半導体集積回路が破壊され
る虞れもなくなる。
【００２５】また、立ち上がり時間ｔr 、立ち下がり時
間ｔf をともに２０μｓに設定すれば、コンデンサＣの
容量値はＶREF ＝１Ｖのとき、２０ｐＦとなり、半導体
集積回路に十分内蔵可能な値となる。
間ｔf をともに２０μｓに設定すれば、コンデンサＣの
容量値はＶREF ＝１Ｖのとき、２０ｐＦとなり、半導体
集積回路に十分内蔵可能な値となる。
【００２６】更に必要に応じて、Ｉ0 、ＶREF を温度に
対して一定になるように設計した上で、コンデンサＣの
温度特性を良いものにし、抵抗Ｒ２を外付けにして温度
特性の良好なものにすると、出力電流ＩOUT の大きさは
温度変化に対して大きく変化しない。また外付けの抵抗
Ｒ２を可変にすると、出力電流ＩOUT の大きさも可変に
でき、立ち上がり時間ｔr 、立ち下がり時間ｔf もほぼ
一定にすることができる。
対して一定になるように設計した上で、コンデンサＣの
温度特性を良いものにし、抵抗Ｒ２を外付けにして温度
特性の良好なものにすると、出力電流ＩOUT の大きさは
温度変化に対して大きく変化しない。また外付けの抵抗
Ｒ２を可変にすると、出力電流ＩOUT の大きさも可変に
でき、立ち上がり時間ｔr 、立ち下がり時間ｔf もほぼ
一定にすることができる。
【００２７】
【発明の効果】以上、本発明にかかる電流スイッチ回路
は、回路構成上、出力電流のスイッチング波形の立ち上
がり又は立ち下がりを滑らかにすることができる。しか
も大きな容量のコンデンサが必要としないので、これを
半導体集積回路に内蔵とすることができる。それ故、特
別な外付け部品を必要とせず、コストダウンを図ること
ができ、装置全体の小型化を推進する上でメリットがあ
る。
は、回路構成上、出力電流のスイッチング波形の立ち上
がり又は立ち下がりを滑らかにすることができる。しか
も大きな容量のコンデンサが必要としないので、これを
半導体集積回路に内蔵とすることができる。それ故、特
別な外付け部品を必要とせず、コストダウンを図ること
ができ、装置全体の小型化を推進する上でメリットがあ
る。
【図１】本発明にかかる電流スイッチ回路の一実施例を
説明するための図であり、実施例回路の回路図である。
説明するための図であり、実施例回路の回路図である。
【図２】回路動作を説明するための主要信号のタイミン
グチャートである。
グチャートである。
【図３】従来の電流スイッチ回路を説明するための回路
図である。
図である。
Ｑ６ 入力トランジスタ α 第１のカレントミラー回路α β 定電流源回路 γ コンデンサ回路 Ｃ コンデンサ ε クランプ回路 δ 第２のカレントミラー回路
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/16 Ｇ 9184−5Ｊ
Claims (1)
- 【請求項１】 入力されたスイッチング信号に応じてオ
ンオフする入力トランジスタと、入力トランジスタのオ
ンオフに応じて動作状態が決定される第１のカレントミ
ラー回路と、内蔵のコンデンサを有し、且つ第１のカレ
ントミラー回路が動作しているとき、当該回路にて生成
された電流によりコンデンサを充電する一方、第１カレ
ントミラー回路が動作していないとき、当該コンデンサ
を放電するコンデンサ回路と、コンデンサの両端電圧を
所定値にクランプするクランプ回路と、当該コンデンサ
の両端電圧に応じた出力電流を生成する第２のカレント
ミラー回路とを具備していることを特徴とする電流スイ
ッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105869A JP2849966B2 (ja) | 1992-03-30 | 1992-03-30 | 電流スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4105869A JP2849966B2 (ja) | 1992-03-30 | 1992-03-30 | 電流スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283998A true JPH05283998A (ja) | 1993-10-29 |
| JP2849966B2 JP2849966B2 (ja) | 1999-01-27 |
Family
ID=14418966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4105869A Expired - Fee Related JP2849966B2 (ja) | 1992-03-30 | 1992-03-30 | 電流スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2849966B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518803B2 (en) | 2000-11-08 | 2003-02-11 | Denso Corporation | Output circuit |
| US7203465B2 (en) | 2002-10-11 | 2007-04-10 | Oki Electric Industry Co., Ltd. | Receiver/transmitter circuit |
| JP2007311910A (ja) * | 2006-05-16 | 2007-11-29 | Nec Electronics Corp | 増幅器および負帰還増幅回路 |
| US8138819B2 (en) | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
| JP2015146607A (ja) * | 2015-03-12 | 2015-08-13 | ラピスセミコンダクタ株式会社 | 半導体装置 |
-
1992
- 1992-03-30 JP JP4105869A patent/JP2849966B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518803B2 (en) | 2000-11-08 | 2003-02-11 | Denso Corporation | Output circuit |
| US7203465B2 (en) | 2002-10-11 | 2007-04-10 | Oki Electric Industry Co., Ltd. | Receiver/transmitter circuit |
| JP2007311910A (ja) * | 2006-05-16 | 2007-11-29 | Nec Electronics Corp | 増幅器および負帰還増幅回路 |
| US8138819B2 (en) | 2008-07-18 | 2012-03-20 | Denso Corporation | Driving transistor control circuit |
| US8310296B2 (en) | 2008-07-18 | 2012-11-13 | Denso Corporation | Driving transistor control circuit |
| JP2015146607A (ja) * | 2015-03-12 | 2015-08-13 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2849966B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2849966B2 (ja) | 電流スイッチ回路 | |
| US5146107A (en) | Transistor switching circuit having diode-resistor in base of transistor for fast discharge | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| JP2984001B2 (ja) | 遅延されたスイッチオフを有する低電圧制御された予備電子回路 | |
| JPS6122345Y2 (ja) | ||
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| JPH11163648A (ja) | 音声ミュート回路 | |
| JP2523713B2 (ja) | 自動利得制御増幅器 | |
| JPH0750534A (ja) | 自動利得制御増幅器用チャージポンプ回路 | |
| JP3270242B2 (ja) | 制御信号発生回路 | |
| JP2583356B2 (ja) | 磁気ディスク読出回路と書込回路の切換回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JP3454642B2 (ja) | 信号選択出力回路 | |
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JPH0353803B2 (ja) | ||
| JPH0642767B2 (ja) | システムリセット回路 | |
| JPS5938817A (ja) | 基準電源回路 | |
| JPH07106862A (ja) | トランジスタ増幅器 | |
| JPH02137421A (ja) | パルスストレッチャー回路 | |
| JPH08314560A (ja) | 電流源回路 | |
| JPH0671315B2 (ja) | フイ−ドバツク型クランプ回路 | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPH0462611B2 (ja) | ||
| JPH0522043A (ja) | 入力バイアス回路 | |
| JPH0722930A (ja) | インピーダンス切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |