KR900006540B1

KR900006540B1 - 펄스발생회로

Info

Publication number: KR900006540B1
Application number: KR1019840002811A
Authority: KR
Inventors: 히데하루 데즈까
Original assignee: 가부시끼가이샤 도오시바; 사바 쇼오이찌
Priority date: 1983-06-29
Filing date: 1984-05-23
Publication date: 1990-09-07
Also published as: KR850000153A; EP0132591B1; DE3466334D1; EP0132591A1; US4644183A; JPS6010809A

Abstract

내용 없음.

Description

펄스발생회로

제1도는 종래의 펄스발생회로를 나타낸 도면,

제2도는 본 발명의 1실시예에 따른 펄스발생회로를 나타낸 도면,

제3도는 제2도의 동작을 설명하기 위한 타이밍챠트,

제4도는 본발명의 다른 실시예를 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 실명

11 : 반도체집척회로장치 12 : 충방전제어회로

13 : 펄스발생회로 14 : 파형정형회로

15 : 입력단자 16 : 출력단자

11₁~11₄: 반도체집적회로장치 (11)의 입출력핀

Q₁∼Q₃: 제 1트랜지스터 내지 제 9트랜지스터

N₁∼N₄: 노오드(node) r₁∼r₆: 제 1부하 내지 제 6부하

Vcc : 전원 GND : 접지점

INV₁: 제 1인버터 INV₂: 제 2 인버터

INV₃: 제 3 인버터 NOR : NOR회로.

(산업상의 이용분야 )

본 발명은 플립플롭회로의 리세트신호 또는 세트신호로 사용되는 펄스신호를 발생시키도록 된 펄스발생회로에 관한 것이다.

(종래의 기술 및 그 문제점)

일반적인 반도체 집적회로장치에 있어서, 예컨대, 플립플릅회로의 세트신호나 리세트신호용의 펄스신호를 발생시키기 위한 장치는 제1도에 도시된 바와 같이 구성되는 바, 도면중 참조부호 11은 반도체집적회로장치를 나타낸 것이고, 11₁,11₂,11₃,11₄,···는 반도체집적회로장치(11)의 입출력핀을 나타낸 것으로, 상기 입출력핀(11₁)(11₂)사이와 입출력핀(11₃)(11₄)사이에는 콘덴서(C₁)(C₂)가 반도체집적회로장치(11)의 외부에 부착되어 있고, 이러한 콘덴서 (C₁)(C₂)는 반도체집적회로장치(11)의 내부에 형성되어 있는 충방전제어회로(12)에 의해 그 충전 및 방전상태가 제어된다. 그리고 펄스발생회로(13)는 상기한 콘덴서 (C₁)(C₂)와 충방전제어회로(12)에 의해 구성되는데, 여기서 상기 콘뎬서 (C₁)(C₂) 에 전하를 미리 충전하여 두었다가 충방전제어회로(12)의 제어하에 소정의 타이밍으로 방전시키는 동작을 통해 펄스신호를 얻도록 되어 있다.

그러나 상기한 바와 같은 종래의 펄스발생장치는 콘뎬서 (C₁)(C₂)가 외부에 부착되어야만 하므로 그 제조공정이 번잡하게 되고 제조원가도 상승하게 되는 졀점을 가지고 있다.

또, 근래에는 반도체집적회로의 고집적화의 추세에 따라 핀의 수효가 많아지게 되고, 따라서 극히 유용한핀의 수를 늘이기 위해 외부로 노출된 불필요한 핀의 수를 줄여야 하는데, 제1도와 같은 종래의 접적힉로에 의하면 콘덴서 (C₁)(C₂)가 외부에 설치됨에 따라 콘덴서 (C₁)(C₂)에 사용되는 전용핀(11₁∼11₄)이 필요로된다.

만일, 외부에 설치된 콘덴서 (C₁)(C₂)를 반도체집적회로장치(11)의 내부에 내장하게 되면, 불필요한 핀의수효가 증가하는 것을 방지할 수 있지만, 대용량의 콘덴서를 반도체집적회로장치(11)의 내부에 형성하게 되면, 큰 패턴적이 필요하게 되어 고집적화의 저해요인으로 된다.

(발명의 목적)

본 발명은 상기한 점을 감안해서 발명된 것으로, 외부에 콘덴서를 설치하지 않으면서 집적회로의 고집적화도 실현할 수 있는 펄스발생회로를 제공항에 그 목적이 있다.

(발명의 구성)

상기 목적을 달성하기 위한 본 발명은, 입력신호(Ø₀)가 입력되는 입력단자(15)와, 이 입력단자(15)에 저항(R1)과 트랜지스더(Q₀) 및 저항(R₃)을 매개로 접속된 제1인버터(INV₁), 상기 입력단자(15)에 트랜지스터(Q₀,Q₃)를 매개로 접속된 제2인버터(INV₂), 상기 제1인버터(INV₁)에 트랜지스터(Q₂)를 매개로 접속된 제3인버터 (INV₃), 상기 제2 및 제3인버터(INV₂,INV₃)의 출력신호가 입력되는 NOR회로(NOR)를 구비한 펄스발생회로에 있어서, 상기 제2 및 제3인버터 터(INV₂,INV₃)와 접지점(GND)사이에 베이스와 에미터가 상기 접지점(GND)에 접속되면서 콜렉터가 트랜지스터(Q₇,Q₆)의 베이스에 접속되어 용량소자로서 작용하게 되는 트랜지스터(Q₅,Q₄)가 접속되어 있는 것을 특징으로 한다.

[실시예]

이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.

제2도는 븐 발명의 1실시예에 따른 펄스발생회로를 나타낸 것으로, 도면중 참조부호 14는 파형정형회로를 나타낸 것인 바, 이 파형정형회로(14)의 입력단자(15)에는 저항(R₁)를 통해 트랜지스터(Q₀)의 베이스가 접속되고, 트랜지스터 (Q₀)의 클렉터에는 저항이나 정전류원과 같은 부하(r₀)를 통해 전원(Vcc)이 접속되며, 에미터에는 접지점(GND)이 접속된다. 또, 트랜지스터 (Q₀)의 볘이스-에미터간에는 저항(R₂)이 접속되고, 콜렉터에는 저항(R₃)를 통해 제1트랜지스터(Q₁)의 베이스가 접속된다. 그리고 상기 트랜지스터(Q₁)의 콜렉터에는 제2트랜지스터(Q₂)의 베이스가 접속되면서 제l부하(r₁)를 통해 전원(Vcc)이 접속되고, 에미터에는 접지점(GND)이 접속되는네, 여기서 상기 제1부하(rl)와 제1트랜지스터(Q₁)에 의해 제1인버터(INV₁)가 구성된다.

또한, 트랜지스터 (Q₀)의 클렉터에는 제 3 트랜지수터(Q₃)의 베이스가 접속되고, 트랜지스터(Q₂) (Q₃)의 클렉터에는 제2 및 제3부하(r₂)(R₃)를 통해 전원(Vcc)이 접속됨과 더룰어 상기 트랜지스터(Q₂)의 에미터는 제4트랜지스터(Q₄)의 콜렉터와 에미터를 통해 접지점(GND)에 접속되며, 상기 트랜지스터(Q₃)의 에이터는 제5트랜지스터(Q₅)의 콜렉터와 에미더를 통해 접지점(GND)에 각각 접속된다. 또한 상기 제4 및 제5트랜지스터(Q₄)(Q₅)의 베이스에는 접지점(GND)이 각각 접속되어 있는 바, 이러한 트랜지스터(Q₄)(Q₅)는각각 용량소자로서 기능을 수행하게 된다.

한편, 상기 트랜지스터 (Q₄)(Q₅)의 클렉터-베이스간에는 제6 및 제7트랜지스터(Q₆)(Q₇)의 베이스-에미터가 각각 접속되고, 이들 트랜지스터(Q₆)(Q₇)의 클렉터에는 제4 및 제5부하(r₄)(r₅)를 통해 전원(Vcc)이 접속되는데, 여기서 제 4 부하(r₄)와 제 6 트랜지스터(Q₆)는 제 3 인버터(INV₃)를 구성하게 되고, 제 5 부하(r₅)와 제7트랜지스터(Q₇)는 제2인버터(INV₂)를 구성하게 된다.

또한, 상기 트랜지스터 (Q₆)(Q₇)의 각 콜렉터에는 한쌍의 트랜지스터(Q₈)(Q₉)의 베이스가 각각 접속되고,이들 트랜지스터(Q₈)(Q₉)의 콜렉터-에미터간은 공통접속되어 있는 바, 이러한 트랜지스터 (Q₈)(Q₉)의 콜렉티공동접속점에는 출력단자(16)가 접속되면서 제6부하(r₆)를 통해 전워(Vcc)이 접속되고, 에미터공통접속점에는 접지점(GND)이 접속된다. 여기서 제6부하(r₅)와 제8 및 제 9트랜지스터 (Q₈)(Q₉)는 NOR회로(NOR)를 구성한다.

이상과 같은 회로구성에 대해 제3도에 나타낸 타이밍챠트를 참조해서 그 동작을 설명한다.

도면중 참조부호 Ø₀는 파형정형회로(14)의 입력신호, Ø₁은 트랜지스더(Q₀)의 콜렉터측 노오드(N₁)의 전위변화(입력신호), Ø₂는 트랜지스터(Q₁)의 콜렉터측 노오드(N₂)의 전위변화, Ø₃는 트랜지스터(Q₆)의 콜렉터측 노오드(N₃)의 전위변화, Ø₄는 트랜지스터(Q₇)의 콜렉터측 노오드(N₄)의 전위변화,Ø₅는 출력신호를나타낸다.

먼저, to의 타이잉에서 파형정형회로(14)의 입력신호(Ø₀)가 "0"레벨에서 "1"레벨로 상승하게 되면, 트랜지스터(Q₀)가 ON상태로 됨에 따라 노오드(N₁)의 전위(Ø1)가 입력신호(Ø₀₎의 상승시간보다 조금 늦은 타이밍(t₁)으로 "1"레벨에서 "0"레벨로 저하된다. 따라서 트랜지스터(Q₁) (Q₃)가 OFF상태로 되어 노오드(N₂)의 전위(Ø₂)가 t₂의 타이밍에서 "0"레벨로 부터 "1"레벨로 상승하게 됨으로써 트랜지스터(Q₂)(Q₆)는 ON상태로 되고, 노오드(N₃)의 전위(Ø₃)는 t₃의 타이밍에서 "1"레벨로부터 "0"레벨로 저하된다. 이러한 동작에따라 트랜지스터(Q₃)는 OFF상태로 되므로 t₄의 타아밍에서 출력신호(Ø₅)가 "1"레벨로 상승한다. 이때 트랜지스터(Q₄)의 베이스-에미터간 용량과 베이스-콜렉터간의 용량에 의해 "1"레벨의 전위가 충전되게 된다.

한편, 트랜지스터(Q₃)(Q₇)는 시간 t₁의 타이밍이전에는 ON상태인 바, 여기서 트랜지스터(Q₃)는 상기한동작에 따라 t₁의 타이밍에서 OFF상태로 되는데 반해 트랜지스터(Q₇)는 트랜지스터(Q₅)의 베이스-에미터간 용량 및 베이스-콜렉터간 용량의 충전전위에 의해 소정 시간동안은 OFF상대를 유지하게 되고, 소정시간이 지난후에 비로서 ON상태로 된다.

여기서 상기 트랜지스터(Q₇)가 OFF상태일 때, 노오드(N₄)의 전위 (Ø₄)는 "1"레벨로 되고, 트랜지스터(Q₄)는 ON상태로 되어 출력신호(Q₅)는 시각 t₅의 타이밍에서 "0''레벨로 된다.

한편, t₆의 타이밍에서 파형정형회로(14)의 입력신호(Ø₀)가 "1"레벨로부터 "0"레벨로 저하되면, 트랜지스터(Q₀)는 OFF상태로 노오드(N₁)의 전위(Ø₁)는 t₇의 타이밍에서 "0"레엘로부터 "1"레벨로 상승한다. 이러한 동작에 의해 트랜지스터(Q₁)(Q₃)(Q₇)는 ON상태로 되고, 노오드(N₂)의 전위(Ø₂)는 t₈의 타이밍에서 "1"레벨로부터 "0"레벨로 저하됨에 따라 트랜지스터(Q₂)는 OFF상태로 된다. 여기서 트랜지스터(Q₇)가 ON상태이면 노오드(N₄)의 전위(Ø₄)는 "0"레벨로 되어 트랜지스터(Q₉)가 OFF상태로 된다. 이때, 트랜지스터(Q₆)는 트랜지스터(Q₄)의 베이스-에미터간 용량 및 베이스-콜렉터간 용량에 의해 ON상태로 유지되므로 노오드(N₃)의 전위(Ø₃)는 "0"레벨로 되고, 트랜지수터(Q₈)는 OFF상태로 되므로 출력신호(Ø₅)는 시각 t₉의타이밍에서 "1"레벨이 된다. 그리고 트랜지스터(Q₄)의 베이스-에미터간 용량 및 베이스-쿨렉터간 용량의층전전위가 트랜지스터(Q₆)의 베이스-에미터간 전위(V_BE)보다 저하되면, 트랜지스터(Q₆)는 OFF상태로되고, 노오드(N₃)의 전위(Ø₃)가 "1" 레벨로 상승하여 트랜지스터(Q₈)가 ON상태로 되므로 출력신호(Ø₅)는 시각 t₁₀의 타이밍에서 "0"레벨로 된다.

상기한 동작을 입력신호(Ø₀)의 상승 밋 하강에 동기해서 순차적으로 반복함으로써 출력단자(16)에서 입력신호의 미분필스를 얻을 수 있게 된다.

이상과 같은 구성에 의하면, 대용량의 콘덴서를 반도체집적회로장치(11)내에 형성시킬 필요가 없기 때문에 고집적화가 용이하게 됨과 더불어 외부에 설치된 콘덴서와 이 콘덴서를 위한 전용핀도 필요치 않게 된다.

제4도는 본 발명의 다른 실시예를 나타낸 것으로, 제2도에 나타낸 트랜지스터(Q₆)(Q₇)의 베이스-콜렉터간에 콘덴서(C₃)(C₄)를 각각 접속해서 구성되는 바, 여기서 제2도와 동일한 구성부분에 대해서는 동일한 참조부호를 붙이고 그에 대한 상세한 실명은 생략한다. 이와 같이 구성된 제4도의 실시예에서는 콘덴서 (C₃)(C₄)의 용량치 설정에 따라 트랜지스터 (Q₆)(Q₇)가 ON상태로부터 OFF상태로 전환되는 지연시간을 임으로 설정할 수 있게 되는데, 물론 여기서 사용되는 콘덴서 (C₃)(C₄)는 큰 용량을 필요로 하지 않는다.

또한 트랜지스터(Q₄)(Q₅)를 설치하지 않고 콘덴서 (C₃)(C₄)만을 사용해도 된다.

이상과 같은 구성에 따르면, 출력신호의 엣지펄스(edge pulse)폭을 비교적 자유롭게 설정할 수 있게 되어 회로의 적응범위를 확대시킬 수 있게 된다.

(발명의 효과)

상기한 바와 같이 본 발명에 따르면, 외부에 설치된 콘덴서를 필요로 하지 않게 됨과 동시에 고집적화도 실현할 수 있는 우수한 펄스발생회로를 실현할 수 있게 된다.

Claims

임력신호(Ø₁)가 입력되는 입력단자(15)와, 이 입력단자(15)에 저항(R₁)과 트랜지스터(Q₀) 및 저항(R₃)을 매개로 접속된 제1인버터(INV₁), 상기 입력단자(15)에 트랜지스터(Q₀,Q₃)를 매개로 접속왼 제2인버터(INV₂), 상기 제 1인버터(INV₁)에 트랜지스터(Q₂)를 매개로 접속된 제 3 인버터(INV₃), 상기 제2 및제3인버터(INV₂,INV₃)의 출력신호가 입력되는 NOR회로(NOR)를 구비한 펄스발생회로에 있어서, 상기 제2 및 제3인버터(INV₂,INV₃)와 접지점(GND)사이에 베이스와 애미터가 상기 접지점(GND)에 접속되면서 콜렉터가 트랜지스터(Q₇,Q₆)의 베이스에 접속되어 용량소자로서 작용하게 되는 트랜지스터(Q₅,Q₄)가 접속된 것을 특징으로 하는 펄스발생회로.