SU1531157A1 - Формирователь логических перепадов - Google Patents
Формирователь логических перепадов Download PDFInfo
- Publication number
- SU1531157A1 SU1531157A1 SU874286494A SU4286494A SU1531157A1 SU 1531157 A1 SU1531157 A1 SU 1531157A1 SU 874286494 A SU874286494 A SU 874286494A SU 4286494 A SU4286494 A SU 4286494A SU 1531157 A1 SU1531157 A1 SU 1531157A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- transistors
- emitter
- differential
- logical
- emitters
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при создании запоминающих устройств на интегральных микросхемах. Цель изобретени - расширение функциональных возможностей формировател логических перепадов за счет реализации логической функции И. Устройство содержит эммиттерные повторители на транзисторах 1 и 2, шину 3 питани , информационные входы 4,5 формировател , опорные элементы на резисторах 6,7,12, дифференциальный каскад на транзисторах 8,9, два генератора тока на транзисторах 10, 11, информационные выходы формировател логических перепадов 13, 14. 1 ил.
Description
Ot/fi
ел
00
СП vl
Изобретение относитс к вычислительной технике и может быть использовано при создании запоминающих устройств на интегральных микросхемах.
Целью изобретени вл етс расширение функдаональных возможностей формировател логических перепадов за счет реализации логической функции И.
На чертеже представлена электрическа схема формировател .
Формирователь содержит эмиттерные повторители на транзисторах 1 и 2, шину 3 питани , информационные входы 4 и 5 формировател , первый и второй опорные элементы на резисторах 6 и 7, дифференциальный каскад на транзисторах 8 и 9, два генератора тока на транзисторах 10 и 11, третий опорный элемент на резисторе 12, информационные выходы 13 и 14 формировател логических перепадов.
Формирователь логических перепа- дов работает следующим образом.
Напр жение питани подаетс на -. шину 3 питани , к которой подключены коллекторы транзисторов 1,2,8 и 9. Ввиду того, что транзисторы 8 и 9 дифференциального каскада топологически идентичны и одинаковы по величине резисторы 6 и 7, а также топологически идентичны транзисторы 10 и 11 ге- .нераторов тока, то очевидно, что при равных напр жени х на входах 4 и 5 формировател напр жени на выходах 13 и 14 тоже равны.
Так как напр жение на любом выходе всегда определ етс падением напр же- ни на соответствующем резисторе (6 или 7), то при равных токах генераторов на транзисторах 10 и 11 напр жени на выходах равны между собой и вл ютс напр жени ми высокого уровн
и
где
. U J -UO-I.R 2 Ue, Uf,jf - напр жение на входе; Ug - пр мое падение напр жение н р-п-переходе база-эмиттер;
т 5
10
1531157
напр жение логического О меньше 2Uo.
При подаче на вход 4 напр жени низкого уровн , а на вход 5 - напр жени высокого уровн , на выходе 13 схемы имеетс напр жение низкого уровн , а на выходе 14 - напр жение высокого уровн . При зтом напр жение на
выходе 14 определ етс по формуле
Ц
где
лык RT
-I-R
7
сопротивление резистора 7. При подаче на вход 4 напр жени высокого уровн напр жени на эмиттрах транзисторов 1 и 2 эмиттерных повторителей одинаковые и равны
U;
и
- и.
eif о При этом напр жение на выходах формировател равны 2Ug.
Формула изобретени
Формирователь логических перепадов содержавши первый и второй эмиттерные повторители, дифференциальный каскад на двух транзисторах, генератор тока на двух транзисторах и три опорных элемента на резисторах, базы эмиттерных повторителей вл ютс инфомацион- ными входами формировател логических перепадов, коллекторы эмиттерных повторителей соедине1 ы с шиной питани , а эмиттеры - с одним из выводов первого и второго резисторов, вторые выводы которых соединены соответственно с базами перного и второго транзисторов дифференциального каскада и с коллекторами первого и второго транзисторов генераторов тока,базы которых объединены и соединены с объединенными эмиттерами транзисторов дифференциального каскада, одним выводом третьего резистора, второй вывод которого соединен с общей шиной и эмиттерами первого и второго транзисторов , отличающийс ТЕМ, что, с целью расширени функциональных возможностей формировател логических перепадов за счет реализации логической функции И, транзистор
Claims (1)
- Формула изобретенияФормирователь логических перепадов, содержащий первый и второй эмиттерные повторители, дифференциальный каскад на двух транзисторах, генератор тока на двух транзисторах и три опорных элемента на резисторах, базы эмиттерных повторителей являются инфомационными входами формирователя логических перепадов, коллекторы эмиттерных повторителей соединены с шиной питания, а эмиттеры - с одним из выводов первого и второго резисторов, вторые выводы которых соединены соответственно е базами первого и второго транзисторов дифференциального каскада и с коллекторами первого и второго транзисторов генераторов тока,базы которых объединены и соединены с объединенными эмиттерами транзисторов дифференциального каскада, одним выводом третьего резистора, второй вывод которого соединен с общей шиной и эмиттерами первого и второго транзисторов, отличающийся тем, что, с целью расширения функциональных возможностей формирователя логических перепадов за счет реализации логической функции И, транзистор первого эмиттерного повторителя выполнен двухэмиттерным, второй эмиттер которого соединен с эмиттером второго эмиттерного повторителя, коллекторы транзисторов дифференциального каскада подключены к шине питания, а базы транзисторов дифференциального каскада являются информационными выходами формирователя логических перепадов .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874286494A SU1531157A1 (ru) | 1987-07-17 | 1987-07-17 | Формирователь логических перепадов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874286494A SU1531157A1 (ru) | 1987-07-17 | 1987-07-17 | Формирователь логических перепадов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1531157A1 true SU1531157A1 (ru) | 1989-12-23 |
Family
ID=21320288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874286494A SU1531157A1 (ru) | 1987-07-17 | 1987-07-17 | Формирователь логических перепадов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1531157A1 (ru) |
-
1987
- 1987-07-17 SU SU874286494A patent/SU1531157A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1334177, кл. G 11 С 7/00, 1986. Авторское свидетельство СССР 1368918, кл. G 11 С 7/00, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890017875A (ko) | 마스터-슬레이브 플립플롭회로 | |
US5057792A (en) | Current mirror | |
SU1531157A1 (ru) | Формирователь логических перепадов | |
JPH0573292B2 (ru) | ||
SU1529410A1 (ru) | Повторитель тока | |
KR890013767A (ko) | biCMOS 인터페이스 회로 | |
JPS6047787B2 (ja) | 集積回路化同期再生回路 | |
SU453688A1 (ru) | Схема для сравнения двоичных чисел | |
SU1285589A1 (ru) | Логический элемент | |
JPS6316047B2 (ru) | ||
JPS6281119A (ja) | 半導体集積回路装置 | |
US3238379A (en) | Electrical logical circuit | |
SU1451850A1 (ru) | Инвертор | |
SU1457149A1 (ru) | Выходной каскад формировател импульсов | |
SU1012426A1 (ru) | Мостовой триггер | |
SU1095408A1 (ru) | Логический элемент | |
SU736376A1 (ru) | Согласующее устройство | |
SU1363452A1 (ru) | Входное устройство схемы сранени токов | |
SU1378048A1 (ru) | Мультиплексор | |
EP0246371A1 (en) | Integrated injection logic output circuit | |
SU1107281A1 (ru) | Дифференциальный усилитель | |
SU834838A1 (ru) | Токовый элемент | |
SU868982A1 (ru) | Д-триггер | |
SU1622922A1 (ru) | Мостовой троичный триггер | |
SU1152086A1 (ru) | Логическа схема ЭСЛ типа |