SU1451850A1

SU1451850A1 - Инвертор

Info

Publication number: SU1451850A1
Application number: SU874259319A
Authority: SU
Inventors: Петр Андреевич Землянухин
Original assignee: Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date: 1987-06-10
Filing date: 1987-06-10
Publication date: 1989-01-15

Abstract

Изобретение относитс к импульс ной технике и предназначено дл ис- пользовани в устройствах вычислительной техники и автоматики. Цель изобретени - повышение быстродействи инвертора и снижение потребл емой мощности. Инвертор содержит восемь резисторов, семь транзисторов и два конденсатора. Введение второго конденсатора, шестого и седьмого транзисторов позвол ет увеличить динамический базовый ток транзисторов источников тока во врем нарастани и спада входного сигнала. Это приводит к увеличению крутизны фронтов выходных сигналов, при этом увеличиваетс быстродействие., статическа потребл ема мощность не измен етс . 2 Ш1. i (Л

Description

:л

зе

Изобретение относитс к импульс- ной технике и может быть иг.пользо- вано в устройствах вычислительной техники и автоматики.

Целью изобретени вл етс повышение быстродействи инвертора и снижение потребл емой им мощности.

На фиг,1 приведена принципиальна электрическа схема инвертора; на фиг,2 - графики, по сн ющие его работу.

Инвертор содержит- первый транзи с- Тор 1, база которого вл етс входом 2 инвертора, коллектор первого транзистора 1 соединен с первым выводом первого резистора 3 и базой седьмого транзистора 4J эмиттеры второго 5 и третьего 6 транзисторов соединены с коллектором четвертого транзистора 1 эмиттер первого транзистора 1 соединен с базой второго 5 и коллектором шестого 8 транзисторов и первым выводом первого конденсатора 9 база третьего транзистора 6 соединена с эмиттером седьмого 4 и колекторрм п того 10 транзисторов и первым выводом второго конденсатора 11; база четвертого транзистора 7 соединена с первой шиной 12 опорного напр жени , а второй вывод первого резистора 3 - со второй шиной 13 опорного напр жени , э.миттер четвертого транзистора 7 соединен с первым выводом второго резистора 14, коллекторы второго 5 и третьего 6 транзисторов соединены с первыми выводами третьего 15 и четвертого 16 резисторов и вл етс инвертирующим 17 и неинвертирующим 18 выходами устройства , вторые выводы третьего 15 и четвертого 16 резисторов и коллектор седьмого транзистора 4 соединены с общей шиной. 19, база -шестого транзистора В соединена с первым выводом седьмого резистора 20 и вторым выводом второго конденсатора П , база п того транзистора 10 соединена с первым выводом восьмого резистора,

21и вторым выводом первого конденсатора 95 второй вывод восьмого резистора 21 соединен с третьей шиной

22опорного напр жени , второй вывод седьмого резистора 20 соединен с пер: вой пганы 12 опорного напр жени , эмиттер шестого транзистора 8 .соединен с первым выводом седьмого резистора 23, а эмиттер п того транзистора 10 - с первым выводом п того ре

зистора 24I вторые выводы второго 14, п того .3 и шестого 7.4 резисторов соединены с шиной 25 питани .

Инвертор работает следующим образом ,

Дл обеспечени работы инвертора к нему подключеньт шина 19 питани и три шины опорного напр жени 02, 13, 22), при этом в коллекторе транзистора 7 протекает ток, достаточный дл быстрого переключени эмиттерно- св занной пары (второй 5 и третий 6 транзисторы, третий 15 и четвертый 16 резисторы), В коллекторе транзистора 8 протекает , близкий к току коллектора транзистора 7, и обеспечивает падение потенциала на первом резисторе 3 (ди/2, где ill г перепад входного логического сигнала), В коллекторе транзис.тора 10 протекает достаточно малый ток (в дес тки раз меньше тока коллектора транзистора 7), необходимый дл прив зки поте н- циала базы транзистора 6 в соответствии с потенциалом баз транзисторов 1. 4,

Условимс , что в. исходном состо нии на входе 2 поддерживаетс низкий потенциал. При этом на базе третьего транзистора 6 установитс потенциал

5

0

5

0

5

и.

К,

Кб (1)

Ч

Oj- 02

И на базе второго транзистора - потенциал

Д 8г s, - v,(2)

где Ер - величина напр жени .на

второй шине 13 опорного напр жени ; Т. - ток коллектора шестого

транзистора 8;

fi - коэффициент передачи базового тока в схеме с общим эмиттером;

величина первого резистора 3;

,падение потенциала на пр мосмещенном р-п-пере- ходе база -эмиттер транзистора;

величина низкого уровн входного потенциала на базе первого транзистора 1 ,

Величина напр жени на второй шине 13 опорного напр жени , ток коллектора транзистора 8 и в.еличина первого резистора 3 выбираютс такими, чтобы потенциал базы второго транзистора

v

IT

5 был меньше потенциала базы третьего транзистора 6 приблизительно на ди/2. Из распределени потенциалов на базах второго 5 и третьего 6 тразисторов можно заключить, что ток коллектора четвертого транзистора 7 замкнетс на третий транзистор 6 и, соответственно, на неинвертирующем выходе 18 установитс низкий потенциал , а на инвертирующем 17 - высокий .

Повышение потенциала на входе 2 инвертора приводит к переключению устройства, что происходит следумци образом.

Быстрое нарастание входного сигнала (передний фронт импульса)приводит к по влению емкостного тока

с.

г У

4t

(3)

первого конденсатора 9, который, замыка сь в коллектор первого транзистора 1, вызывает быстрое падение потенциала на первом резисторе 3 и, соответственно, снижение потенциала базы седьмого транзистора 4

MlR, I + T..R, (4)

Кроме этого емкостный ток первого конденсатора 9 распредел етс мезкду восьмым резистором 21 и базой п того транзистора 10:

1.

(5)

соотношени следует.

что

т..

Кс

(1

е Ig , 1к5

,

(6)

Чб

токи базы и коллектора п того транзистора соответственно; ток, ответвл ющийс через восьмой -. резистор.

Из соотношени 6 идно, что в цепи коллектора развиваетс значительный ток (IK I f. ), который

весьма быстро разр жает второй рабочий конденсатор I1 и паразитные емкости этого узла и соответственно понижает потенциал базы третьего транзистора 6, Таким образом, по фронту входного сигнала происходит противофазное изменение потенциалов баз второго 5 и третьего 6 транзисторов что приводит к быстрому выравниванию потенциалов баз этих транзисторов и переключению инвертора, т.е. на инвер- щ ующем выходе (17) ус -ановитс низкии потенциал, на неинвертирующем (181 высокий. По мере достижени входным сигналом верхней амплитуды прекр 1 (аетс действие емкостного тока, повышаютс потенциалы баз седьмого 4 и третьего 6.транзисторов к своей исходной величине.

При быстрой смене входного сигнала

10 с. высокого уровн на низкий (задний фронт первый транзистор 1 запираетс , ток коолектора транзистора 8 направлен на разр д первого конденсатора 9 и паразитных емкостей этого

15 узла. При таком распределении сигналов fbv. коллектора первого транзистора 1 устремл етс к нулю, соответственно начинаетс быстрое падение потенциала на первом резисторе 3, по- 0 вьичение потенциалов базы и эмиттера транзистора 4, что приводит к по влению емкостного тока второго конденсатора 11. Этот ток, распредел сь между базой транзистора 8 и резисто5 ром 20, приводит к дополнительном увеличению тока коллектора транзистора и, соответственно, к более быстрому снижению потенциала базы второго транзистора 5. Подробное распре0 деление токов и потенциалов приводит к достаточно быстрому установлению равенства потенциалов баз второго 5 и третьего 6 транзисторов.и, соответственно , к переключению инвертора. На инвертируюв1ем выходе установитс

5

высокий потенциал, ругацем - низкий.

а на неинверти40

45

50

55

Claims

Формула изобретени

Инвертор, содержаг(ий восемь резисторов , база первого транзистора соединена с входом инвертора, коллектор с первым выводом первого резистора, а эммитер - с первым выводом конденсатора и базой второго транзистора эмиттер которого соединен с эмиттером третьего транзистора и коллектором четвертого транзистора, база которого соединена с первой шиной опорного напр жени , а эмиттер через второй резистор - с шиной питани , коллекторы второго и третьего транзисторов соединены соответственно с инвертирующим и неинвертирующим выходами и с первыми выводйми соответственно третьего и четвертого резисторов, база третьего транзистора соединена с коллектором п того

транзистора, эмиттер которого п тый резистор соединен с шиной питани и первым выводом шестого резистора , отличающийс тем, что, с целью повышени быстродействи ., и снижени потребл емой мощности, введены второй конденсатор , шестой и седьмой транзисторы, второй вывод первого резистора соединен с.второй шиной опорного напр жени , эмиттер первого транзистора - с коллектором шестого транзистора, эмиттер которого соединен с вторым выводом шестого резистора, база

соответственно через седьмой резистор и второй конденсатор соединена с базами четвертого и третьего транзисторов , второй вывод первого конденсатора соединен с базой п того транзистора и через восьмой резистор подключен к третьей шине опорного напр жени , коллектор первого

транзистора соединен с базой седьмого транзистора, коллектор которого подключен к вторым выводам третьего и чётвертог о резисторов и общей шине , а эмиттер . соединен с базой третьего транзистора.

25

Фиа.1

A

Фие.2