SU1451850A1 - Инвертор - Google Patents

Инвертор Download PDF

Info

Publication number
SU1451850A1
SU1451850A1 SU874259319A SU4259319A SU1451850A1 SU 1451850 A1 SU1451850 A1 SU 1451850A1 SU 874259319 A SU874259319 A SU 874259319A SU 4259319 A SU4259319 A SU 4259319A SU 1451850 A1 SU1451850 A1 SU 1451850A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
base
resistor
collector
emitter
Prior art date
Application number
SU874259319A
Other languages
English (en)
Inventor
Петр Андреевич Землянухин
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU874259319A priority Critical patent/SU1451850A1/ru
Application granted granted Critical
Publication of SU1451850A1 publication Critical patent/SU1451850A1/ru

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086Emitter coupled logic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/013Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

Изобретение относитс  к импульс ной технике и предназначено дл  ис- пользовани  в устройствах вычислительной техники и автоматики. Цель изобретени  - повышение быстродействи  инвертора и снижение потребл емой мощности. Инвертор содержит восемь резисторов, семь транзисторов и два конденсатора. Введение второго конденсатора, шестого и седьмого транзисторов позвол ет увеличить динамический базовый ток транзисторов источников тока во врем  нарастани  и спада входного сигнала. Это приводит к увеличению крутизны фронтов выходных сигналов, при этом увеличиваетс  быстродействие., статическа  потребл ема  мощность не измен етс . 2 Ш1. i (Л

Description

зе
Изобретение относитс  к импульс- ной технике и может быть иг.пользо- вано в устройствах вычислительной техники и автоматики.
Целью изобретени   вл етс  повышение быстродействи  инвертора и снижение потребл емой им мощности.
На фиг,1 приведена принципиальна  электрическа  схема инвертора; на фиг,2 - графики, по сн ющие его работу.
Инвертор содержит- первый транзи с- Тор 1, база которого  вл етс  входом 2 инвертора, коллектор первого транзистора 1 соединен с первым выводом первого резистора 3 и базой седьмого транзистора 4J эмиттеры второго 5 и третьего 6 транзисторов соединены с коллектором четвертого транзистора 1 эмиттер первого транзистора 1 соединен с базой второго 5 и коллектором шестого 8 транзисторов и первым выводом первого конденсатора 9 база третьего транзистора 6 соединена с эмиттером седьмого 4 и колекторрм п того 10 транзисторов и первым выводом второго конденсатора 11; база четвертого транзистора 7 соединена с первой шиной 12 опорного напр жени , а второй вывод первого резистора 3 - со второй шиной 13 опорного напр жени , э.миттер четвертого транзистора 7 соединен с первым выводом второго резистора 14, коллекторы второго 5 и третьего 6 транзисторов соединены с первыми выводами третьего 15 и четвертого 16 резисторов и  вл етс  инвертирующим 17 и неинвертирующим 18 выходами устройства , вторые выводы третьего 15 и четвертого 16 резисторов и коллектор седьмого транзистора 4 соединены с общей шиной. 19, база -шестого транзистора В соединена с первым выводом седьмого резистора 20 и вторым выводом второго конденсатора П , база п того транзистора 10 соединена с первым выводом восьмого резистора,
21и вторым выводом первого конденсатора 95 второй вывод восьмого резистора 21 соединен с третьей шиной
22опорного напр жени , второй вывод седьмого резистора 20 соединен с пер: вой пганы 12 опорного напр жени , эмиттер шестого транзистора 8 .соединен с первым выводом седьмого резистора 23, а эмиттер п того транзистора 10 - с первым выводом п того ре
зистора 24I вторые выводы второго 14, п того .3 и шестого 7.4 резисторов соединены с шиной 25 питани .
Инвертор работает следующим образом ,
Дл  обеспечени  работы инвертора к нему подключеньт шина 19 питани  и три шины опорного напр жени  02, 13, 22), при этом в коллекторе транзистора 7 протекает ток, достаточный дл  быстрого переключени  эмиттерно- св занной пары (второй 5 и третий 6 транзисторы, третий 15 и четвертый 16 резисторы), В коллекторе транзистора 8 протекает , близкий к току коллектора транзистора 7, и обеспечивает падение потенциала на первом резисторе 3 (ди/2, где ill г перепад входного логического сигнала), В коллекторе транзис.тора 10 протекает достаточно малый ток (в дес тки раз меньше тока коллектора транзистора 7), необходимый дл  прив зки поте н- циала базы транзистора 6 в соответствии с потенциалом баз транзисторов 1. 4,
Условимс , что в. исходном состо нии на входе 2 поддерживаетс  низкий потенциал. При этом на базе третьего транзистора 6 установитс  потенциал
5
0
5
0
5
и.
К,
Кб (1)
Ч
Oj- 02
И на базе второго транзистора - потенциал
Д 8г s, - v,(2)
где Ер - величина напр жени  .на
второй шине 13 опорного напр жени  ; Т. - ток коллектора шестого
транзистора 8;
fi - коэффициент передачи базового тока в схеме с общим эмиттером;
величина первого резистора 3;
,падение потенциала на пр мосмещенном р-п-пере- ходе база -эмиттер транзистора;
величина низкого уровн  входного потенциала на базе первого транзистора 1 ,
Величина напр жени  на второй шине 13 опорного напр жени , ток коллектора транзистора 8 и в.еличина первого резистора 3 выбираютс  такими, чтобы потенциал базы второго транзистора
v
IT
5 был меньше потенциала базы третьего транзистора 6 приблизительно на ди/2. Из распределени  потенциалов на базах второго 5 и третьего 6 тразисторов можно заключить, что ток коллектора четвертого транзистора 7 замкнетс  на третий транзистор 6 и, соответственно, на неинвертирующем выходе 18 установитс  низкий потенциал , а на инвертирующем 17 - высокий .
Повышение потенциала на входе 2 инвертора приводит к переключению устройства, что происходит следумци образом.
Быстрое нарастание входного сигнала (передний фронт импульса)приводит к по влению емкостного тока
с.
г У
4t
(3)
первого конденсатора 9, который, замыка сь в коллектор первого транзистора 1, вызывает быстрое падение потенциала на первом резисторе 3 и, соответственно, снижение потенциала базы седьмого транзистора 4
MlR, I + T..R, (4)
Кроме этого емкостный ток первого конденсатора 9 распредел етс  мезкду восьмым резистором 21 и базой п того транзистора 10:
1.
(5)
соотношени  следует.
что
т..
Кс
(1
е Ig , 1к5
,
(6)
Чб
токи базы и коллектора п того транзистора соответственно; ток, ответвл ющийс  через восьмой -. резистор.
Из соотношени  6 идно, что в цепи коллектора развиваетс  значительный ток (IK I f. ), который
весьма быстро разр жает второй рабочий конденсатор I1 и паразитные емкости этого узла и соответственно понижает потенциал базы третьего транзистора 6, Таким образом, по фронту входного сигнала происходит противофазное изменение потенциалов баз второго 5 и третьего 6 транзисторов что приводит к быстрому выравниванию потенциалов баз этих транзисторов и переключению инвертора, т.е. на инвер- щ ующем выходе (17) ус -ановитс  низкии потенциал, на неинвертирующем (181 высокий. По мере достижени  входным сигналом верхней амплитуды прекр 1 (аетс  действие емкостного тока, повышаютс  потенциалы баз седьмого 4 и третьего 6.транзисторов к своей исходной величине.
При быстрой смене входного сигнала
10 с. высокого уровн  на низкий (задний фронт первый транзистор 1 запираетс , ток коолектора транзистора 8 направлен на разр д первого конденсатора 9 и паразитных емкостей этого
15 узла. При таком распределении сигналов fbv. коллектора первого транзистора 1 устремл етс  к нулю, соответственно начинаетс  быстрое падение потенциала на первом резисторе 3, по- 0 вьичение потенциалов базы и эмиттера транзистора 4, что приводит к по влению емкостного тока второго конденсатора 11. Этот ток, распредел  сь между базой транзистора 8 и резисто5 ром 20, приводит к дополнительном увеличению тока коллектора транзистора и, соответственно, к более быстрому снижению потенциала базы второго транзистора 5. Подробное распре0 деление токов и потенциалов приводит к достаточно быстрому установлению равенства потенциалов баз второго 5 и третьего 6 транзисторов.и, соответственно , к переключению инвертора. На инвертируюв1ем выходе установитс 
5
высокий потенциал, ругацем - низкий.
а на неинверти40
45
50
55

Claims (1)

  1. Формула изобретени 
    Инвертор, содержаг(ий восемь резисторов , база первого транзистора соединена с входом инвертора, коллектор с первым выводом первого резистора, а эммитер - с первым выводом конденсатора и базой второго транзистора эмиттер которого соединен с эмиттером третьего транзистора и коллектором четвертого транзистора, база которого соединена с первой шиной опорного напр жени , а эмиттер через второй резистор - с шиной питани , коллекторы второго и третьего транзисторов соединены соответственно с инвертирующим и неинвертирующим выходами и с первыми выводйми соответственно третьего и четвертого резисторов, база третьего транзистора соединена с коллектором п того
    транзистора, эмиттер которого п тый резистор соединен с шиной питани  и первым выводом шестого резистора , отличающийс  тем, что, с целью повышени  быстродействи ., и снижени  потребл емой мощности, введены второй конденсатор , шестой и седьмой транзисторы, второй вывод первого резистора соединен с.второй шиной опорного напр жени , эмиттер первого транзистора - с коллектором шестого транзистора, эмиттер которого соединен с вторым выводом шестого резистора, база
    соответственно через седьмой резистор и второй конденсатор соединена с базами четвертого и третьего транзисторов , второй вывод первого конденсатора соединен с базой п того транзистора и через восьмой резистор подключен к третьей шине опорного напр жени , коллектор первого
    транзистора соединен с базой седьмого транзистора, коллектор которого подключен к вторым выводам третьего и чётвертог о резисторов и общей шине , а эмиттер . соединен с базой третьего транзистора.
    25
    Фиа.1
    A
    Фие.2
SU874259319A 1987-06-10 1987-06-10 Инвертор SU1451850A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874259319A SU1451850A1 (ru) 1987-06-10 1987-06-10 Инвертор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874259319A SU1451850A1 (ru) 1987-06-10 1987-06-10 Инвертор

Publications (1)

Publication Number Publication Date
SU1451850A1 true SU1451850A1 (ru) 1989-01-15

Family

ID=21309812

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874259319A SU1451850A1 (ru) 1987-06-10 1987-06-10 Инвертор

Country Status (1)

Country Link
SU (1) SU1451850A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Miyonoga Н. et al. А 1.5.ns 1 К Bipolar RAM Using Novel Circuit Design and SST-2 Technology - IEEE Journal of Sol id-State Circuits, V.I.-, Sc-19, № 3, 1984, h.29i. Miyanaga H. et al. A 0,85 ns 1 Kb Bipolar ECL RAM Extended, Abstracts of the 16 (1984) International Conference on Solid State Devices and Materials. Kobe, 1984, p.226, fig.3. *

Similar Documents

Publication Publication Date Title
KR890017875A (ko) 마스터-슬레이브 플립플롭회로
US4287435A (en) Complementary transistor inverting emitter follower circuit
SU1451850A1 (ru) Инвертор
KR840008216A (ko) 버퍼와 샘플 및 홀드회로
US4283640A (en) All-NPN transistor driver and logic circuit
SU1529410A1 (ru) Повторитель тока
JPS61293022A (ja) Ecl−ttl変換出力回路
KR930003543A (ko) 전류 거울 회로
SU1152086A1 (ru) Логическа схема ЭСЛ типа
US3446987A (en) Variable resistance circuit
US3300654A (en) Schmitt trigger with active collector to base coupling
SU1145457A2 (ru) Дифференциальный усилитель
JPS6022862A (ja) 電源回路
SU1531157A1 (ru) Формирователь логических перепадов
SU1378049A1 (ru) Мажоритарный элемент
SU1383476A1 (ru) Распределитель
US4352093A (en) High-speed digital/analog converter
SU884100A1 (ru) Формирователь импульсов
SU1686694A1 (ru) Транзисторный фазоинвертор
SU906005A2 (ru) Интегральный динамический элемент
SU1160541A1 (ru) Логический элемент ЭСЛ типа
SU1695293A1 (ru) Блок переноса сумматора
SU760426A1 (ru) Формирователь импульсов
SU841105A1 (ru) Преобразователь унипол рных импуль-COB B бипОл РНыЕ
SU1193791A1 (ru) Каскад со схемой стробировани