SU1152086A1 - Логическа схема ЭСЛ типа - Google Patents

Логическа схема ЭСЛ типа Download PDF

Info

Publication number
SU1152086A1
SU1152086A1 SU833632542A SU3632542A SU1152086A1 SU 1152086 A1 SU1152086 A1 SU 1152086A1 SU 833632542 A SU833632542 A SU 833632542A SU 3632542 A SU3632542 A SU 3632542A SU 1152086 A1 SU1152086 A1 SU 1152086A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
emitters
logic circuit
transistor
stable current
Prior art date
Application number
SU833632542A
Other languages
English (en)
Inventor
Петр Андреевич Землянухин
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU833632542A priority Critical patent/SU1152086A1/ru
Application granted granted Critical
Publication of SU1152086A1 publication Critical patent/SU1152086A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

ЛОГИЧЕСКАЯ СХЕМА ЭСЛ-ТИПА, содержаща  четыре транзистора, два резистора и два генератора стабильного тока, эмиттеры первого и второго транзисторов через первый генератор стабильного тока соединены с шиной питани , базы подключены соответственно к входу логической схемы и источнику опорного напр жени , а коллекторы - соответственна к базам третьего и четвертого транзисторов и соответственно через первый и второй резисторы - к общей шине, коллекторы третьего и четвертого транзисторов соединены с общей шиной, а эмиттеры - соответственно с инвертирующим и пр мым выходами логической схемы, отличающа с  тем, что, с целью уменьшени  потребл емой мощности, в нее введены п тый и шестой транзисторы, эмиттеры которых через второй генератор стабильного тока соединены с шиной питани , базы подютючены ответственно к источнику опорного напр жени  и входу логической схемы, а коллекторы - соответственно к эмиттерам четвертого и третьего транзисторов.

Description

Изобретение относитс  к импульсной технике, а именно к эмиттерносв занным логическим элементам. Известна логическа  схема ЭСЛ типа, содержаща  транзисторы, эмиттер первого транзистора соединен с эмиттером второго транзистора и генератором стабильного тока, коллектор первого транзистора - с нагрузочным резистором и базой четвертого транзистора, коллектор второго транзистора - с нагрузочным резистором и базой третьего транзистора . База первого транзистора  вл ет с  входом устройства, база второго транзистора соединена с источником опорного напр жени . Коллекторы третьего и четвертого транзисторов и нагрузочные резисторы соединены с общей шиной. Эмиттер третьего тра зистора  вл етс  пр мым выходом уст ройства, эмиттер четвертого транзис тора  вл етс  инвертирую1цим выходом устройства, которые через эмиттерны резисторы соединены с шиной питани  1 . Недостатком известной логической схемы  вл етс  больша  потребл ема  мощность из-за больших токов, протекающих через эмиттерные резисторы Наиболее близкой по технической сущности к изобретению  вл етс  логическа  схема ЭСЛ-типа, содержаща  четыре транзистора, два резистора и три генератора стабильного тока, эмиттеры первого и второго транзисторов через первый генератор стабил ного тока соединены с шиной питани , базы подключены соответственно к входу и источнику опорного напр жени , а коллекторы - соответственн к базам третьего и четвертого транзисторов и соответственно через пер вьй и второй резисторы - к общей ши не, коллекторы третьегои четвертого транзисторов соединены с общей ши ной, а эмиттеры - соответственно с инвертирующим и пр мым выходами, ко торые соответственно через второй и третий генераторы стабильного тока подключены к шине питани  L JНедостатком известного устройств  вл етс  больша  потребл ема  мощность из-за наличи  трех генераторов стабш ьного тока. Цель изобретени  - уменьшение потребл емой мощности логической схемы ЭСЛ-типа. Дл  достижени  поставленной цели в логическую схему, с од ержащ точетыре транзистора, два резистора и два генератора стабильного тока, эмиттеры первого и второго транзисторов через первый генератор стабильного тока соединены с шиной питани , базы подключены соответственно к входу логической схемы и источнику опорного напр жени , а коллекторы соответственно к базам третьего и четвертого транзисторов и соответственно через первый и второй резисторы - к общей шине, коллекторы третьего и четвертого транзисторов соединены с общей шиной, а эмиттеры - Соответственно с инвертирующим и пр мым выходами логической схемы, введены п тый и шестой транзисторы, эмиттеры ко.торых через второй генератор стабильного тока соединены с шиной питани , базы подключены соответственно к источнику опорного напр жени  и входу логической схемы, а коллекторы - соответственно к эмиттерам четвертого и третьего транзисторов . На чертеже приведена принципиальна  схема предложенной логической схемы ЭСЛ-типа. Логическа  схема ЭСЛ-типа содержит г;ервый транзистор 1, эмиттер которого соединен с эмиттером второго транзистора 2 и первым генератором 3 стабильного тока. Коллектор первого транзистора 1 соединен с первьм резистором 4 и базой третьего транзистора 5, коллектор второго транзистора 2-е вторым резистором 6 и базой третьего транзистора 7. Коллекторы третьего и четвертого транзисторов 5 и 7 и резисторы 4 и 6 соединены с общей шиной 8. Эмиттер четвертого транзистора 7 соединен с коллектором п того транзистора 9 и  вл етс  пр мым выходом устройства 10, эмиттер третьего транзистора 5 - с коллектором шестого транзистора 11 и  вл етс  инвертирующим выходом устройства 12. Эмиттер п того транзистора 9 соединен с эмиттером шестого транзистора 1 1 и вторым генератором 13 стабильного тока. База шестого транзистора 11 соединена с базой первого транзистора 1 и  вл етс  входом устройства 14, база п того транзистора 9 с базой второго 2 и источником 3 15 опорного напр жени . Генераторы 3 и 13 стабильного тока соединены с тиной 16 питани . В данном устройстве в качестве генераторов 3 и 13 стабильного тока могут быть использованы либо резисторы , либо генераторы стабильного тока, выполненные на транзисторах , транзисторы п-р-г -типа заменен транзисторами р-п-р-типа, при этом измен етс  пол рность питающего напр жени . Вход устройства 14 может быть соединен с раси ирителем по вхо ду дл  реализации функции ПИЛИ (т-ИЛИ-НЕ)(один из типов расширителей показан на чертеже пунктирной линией 17) . Устройство работает следующим образом. При низком уровне сигнала на вхо де устройства 14 токи и потенциалы в схеме распредел ютс  следующим образом. Ток от генератора 13 стабильного тока будет течь через тран 64 зистор 2 в резистор 6, что обеспечит паденир напр жени  на резисторе 6. Соответственно ток от генератора 13 стабильного тока будет течь через транзисторы 9, 7, т.е. на п том выходе устройства 10 будет установлен низкий потенциал, а на инвертирующем выходе устройства; 12 высокий потенциал. При поступлении на вход устройства 14 импульса, по амплитуде больше величины опорного напр жени , ток от генератора 3 стабильного тока переключитс  в транзистор 1, что обеспечит падение напр жени  на резисторе 4. Соответственно ток генератора 13 стабильного тока переключитс  в цепь транзисторов 11 и 5, при этом на пр мом выходе устройства 10 установитс  высокий потенциал, а на инвертирующем выходе 12 - низкий потенциал. Технико-экономический эффект в предложенном устройстве заключаетс  в уменьшении потребл емой мощности.

Claims (1)

  1. (54.) ЛОГИЧЕСКАЯ СХЕМА ЭСЛ-ТИПА, содержащая четыре транзистора, два резистора и два генератора стабильного тока, эмиттеры первого и второго транзисторов через первый генератор стабильного тока соединены с шиной питания, базы подключены соответственно к входу логической схемы и источнику опорного напряжения, а коллекторы - соответственно к базам третьего и четвертого тран зисторов и соответственно через первый и второй резисторы - к общей шине, коллекторы третьего и четвертого транзисторов соединены с общей шиной, а эмиттеры - соответственно с инвертирующим и прямым выходами логической схемы, отличаю щаяся тем, что, с целью уменьшения потребляемой мощности, в нее введены пятый и шестой транзисторы, эмиттеры которых через второй генератор стабильного тока соединены с шиной питания, базы подключены соответственно к источнику опорного напряжения и входу логической схемы, а коллекторы - соответственно к эмиттерам четвертого и третьего транзисторов.
SU833632542A 1983-08-12 1983-08-12 Логическа схема ЭСЛ типа SU1152086A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833632542A SU1152086A1 (ru) 1983-08-12 1983-08-12 Логическа схема ЭСЛ типа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833632542A SU1152086A1 (ru) 1983-08-12 1983-08-12 Логическа схема ЭСЛ типа

Publications (1)

Publication Number Publication Date
SU1152086A1 true SU1152086A1 (ru) 1985-04-23

Family

ID=21078254

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833632542A SU1152086A1 (ru) 1983-08-12 1983-08-12 Логическа схема ЭСЛ типа

Country Status (1)

Country Link
SU (1) SU1152086A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 3909636, кл. Н 03 К 19/08, 1975. 2. Валиев К.А. Орликовский А.А. Полупроводниковые интегрштьные схемы пам ти на бипол рных транзисторных структурах. М., Советское радио, 1979, с. 222 (прототип). *

Similar Documents

Publication Publication Date Title
US3539824A (en) Current-mode data selector
GB1491059A (en) Voltage level conversion circuit
SU1152086A1 (ru) Логическа схема ЭСЛ типа
SU1160541A1 (ru) Логический элемент ЭСЛ типа
US3156830A (en) Three-level asynchronous switching circuit
SU1451850A1 (ru) Инвертор
GB1268330A (en) Improvements in or relating to logic-signal level-converter circuit arrangements
SU1129738A1 (ru) Логический элемент
US3446987A (en) Variable resistance circuit
US3413488A (en) Complementary coincidence detector for producing a given output signal only when all input signals have the same binary value
SU841105A1 (ru) Преобразователь унипол рных импуль-COB B бипОл РНыЕ
SU387512A1 (ru) Формирователь разнополярных импульсов
SU474916A1 (ru) Генератор серии импульсов
GB1031769A (en) Improvements in electronic switching circuits
SU617844A1 (ru) Тлэс-ттл преобразователь
JPS609215A (ja) 2極性パルス発生器
SU453688A1 (ru) Схема для сравнения двоичных чисел
SU1160556A1 (ru) Инвертор
SU1695293A1 (ru) Блок переноса сумматора
SU758502A1 (ru) Стробируемый формирователь с парафазными ттл-выходами
US3178585A (en) Transistorized trigger circuit
SU443485A1 (ru) Логический элемент "исключенное или"
US3619643A (en) Low-power high-frequency divider
KR840000940A (ko) 디지탈 전이 레지스터
SU1637003A1 (ru) Формирователь импульсов