JPS609215A - ２極性パルス発生器 - Google Patents
２極性パルス発生器Info
- Publication number
- JPS609215A JPS609215A JP58115835A JP11583583A JPS609215A JP S609215 A JPS609215 A JP S609215A JP 58115835 A JP58115835 A JP 58115835A JP 11583583 A JP11583583 A JP 11583583A JP S609215 A JPS609215 A JP S609215A
- Authority
- JP
- Japan
- Prior art keywords
- pulse generator
- npn
- pulse
- generator
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/665—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only
- H03K17/666—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor
- H03K17/667—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to one load terminal only the output circuit comprising more than one controlled bipolar transistor using complementary bipolar transistors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はパルス発生回路に係シ、特に正負２極性の高速
パルスを発生するに好適な差動形パルス発生回路に関す
る。
パルスを発生するに好適な差動形パルス発生回路に関す
る。
ジョセフソン素子は高速でスイッチするため超高速の計
算機システムを構成できる。ジョセフソン素子で特にノ
ンラッテモードで動作する素子は構造が簡単でスイッチ
ングスピードは約１０９８／段と非常に速いために応用
範囲が広い。ノンラッチングモードを動作するジョセフ
ソン素子は第１図の１０１に示される交流電源で駆動さ
れる。
算機システムを構成できる。ジョセフソン素子で特にノ
ンラッテモードで動作する素子は構造が簡単でスイッチ
ングスピードは約１０９８／段と非常に速いために応用
範囲が広い。ノンラッチングモードを動作するジョセフ
ソン素子は第１図の１０１に示される交流電源で駆動さ
れる。
交流電源波形１０１は正極性活性領域ＴＡｐ、不活性領
域Ｔ！、負極性活性領域ＴＡＩＩを交互にくりかえす。
域Ｔ！、負極性活性領域ＴＡＩＩを交互にくりかえす。
正負両極性の活性時間においてジョセフソン素子は各々
正負の極性で論理動作を行う。各々の活性領域において
ジョセフノン集積回路に印加するパルス信号は各極性の
活性領域に対応した第１図の１０２に示す２極性パルス
でなければならない。しかし従来技術では２極性パルス
を発生できないためジョセフソン素子には第１図の１ｏ
ａａ。
正負の極性で論理動作を行う。各々の活性領域において
ジョセフノン集積回路に印加するパルス信号は各極性の
活性領域に対応した第１図の１０２に示す２極性パルス
でなければならない。しかし従来技術では２極性パルス
を発生できないためジョセフソン素子には第１図の１ｏ
ａａ。
１０３ｂに示す正又は負の単極パルスを印加し、単極性
の活性領域だけで動作させていた。このためジョセフソ
ン回路を高速で動作させることは難しい欠点があった。
の活性領域だけで動作させていた。このためジョセフソ
ン回路を高速で動作させることは難しい欠点があった。
本発明の目的はジョセフソン素子を高速動作させるに良
好な高速の２極性パルス発生回路を提供することにある
。
好な高速の２極性パルス発生回路を提供することにある
。
本発明の特徴はＮＰＮ）ランジスタを採用した差動形パ
ルス発生回路とＰＮＰトランジスタを採用した差動形パ
ルス発生回路を組み合わせた２極性パルス発生回路の回
路構成にある。
ルス発生回路とＰＮＰトランジスタを採用した差動形パ
ルス発生回路を組み合わせた２極性パルス発生回路の回
路構成にある。
以下、本発明の実施例を第２図によシ説明する。
２極性パルス発生器２００は第１のパルス発生器２０１
と第２のパルス発生器２０２よシ構成されている。第１
のパルス発生器２０１はエミッタを相互に接続した第１
Ｉ第２のＮＰＮ）ランジスタ２１０．２１１と該エミッ
タに接続された第１の定電流源２３０よシ構成されてい
る。第２のＮＰＮトランジスタ２１１のコレクタは出力
端子２５０に接続され、ベースには第１の基準電圧ＶＢ
Ｉが印加される。第１のＮＰＮ）ランジスタ２１０のコ
レクタは接地され、ベースには該第１の基準電圧Ｖ ｍ
１よシも高電位または低電位の電圧が印加される。第
１のＮＰＮ ）ランジスタ２１０のベース電位が該第１
の基準電圧Ｖ ｍ １よシも高電位の場合は第２ＯＮＰ
Ｎ）ランジスタ２１１がカットオフし、第１の定電流源
を流れる電流は第１のＮＰＮ）ランジスタ２１０を介し
て接地に流れる。第１のＮＰＮ）ランジスタ２１０のベ
ース電位が該第１の基準電圧Ｖ ｎ １よシ低電位の場
合は第１のＮＰＮトランジスタ２１０がカットオフし、
第１の定電流源を流れる電流は第２のＮＰＮＩランジス
タ２１１を介して出力端子２５０に流れ、負荷伝送線３
００、終端抵抗３０１を介して接地に流れる。
と第２のパルス発生器２０２よシ構成されている。第１
のパルス発生器２０１はエミッタを相互に接続した第１
Ｉ第２のＮＰＮ）ランジスタ２１０．２１１と該エミッ
タに接続された第１の定電流源２３０よシ構成されてい
る。第２のＮＰＮトランジスタ２１１のコレクタは出力
端子２５０に接続され、ベースには第１の基準電圧ＶＢ
Ｉが印加される。第１のＮＰＮ）ランジスタ２１０のコ
レクタは接地され、ベースには該第１の基準電圧Ｖ ｍ
１よシも高電位または低電位の電圧が印加される。第
１のＮＰＮ ）ランジスタ２１０のベース電位が該第１
の基準電圧Ｖ ｍ １よシも高電位の場合は第２ＯＮＰ
Ｎ）ランジスタ２１１がカットオフし、第１の定電流源
を流れる電流は第１のＮＰＮ）ランジスタ２１０を介し
て接地に流れる。第１のＮＰＮ）ランジスタ２１０のベ
ース電位が該第１の基準電圧Ｖ ｎ １よシ低電位の場
合は第１のＮＰＮトランジスタ２１０がカットオフし、
第１の定電流源を流れる電流は第２のＮＰＮＩランジス
タ２１１を介して出力端子２５０に流れ、負荷伝送線３
００、終端抵抗３０１を介して接地に流れる。
第２のパルス発生器２０２はエミッタを相互に接続した
第１．第２のＰＮＰ ）ランジスタ２２０゜２２１と該
エミッタに接続された第２の定電流源２４０よシ構成さ
れている。第２のＰＮＰ ）ランジスタ２２１のコレク
タは出力端子２５０に接続され、ベースには第２の基準
電圧Ｖｉ＋２が印加される。第１のＰＮＰ ）ランジス
タ２２０のコレクタは接地され、ベースには該第２の基
準電圧ｖＩＩ２よりも高電位または低電位の電圧が印加
される。第２のパルス発生器２０２の回路動作は第１の
パルス発生器２０１と同様である。しかし第１のパルス
発生器ではＮＰＮ）ランジスタを使っているため負荷電
流は接地から終端抵抗３０１を介して出力端子２５０に
流れ込み、第２のパルス発生器ではＰＮＰ）ランジスタ
を使っているため負荷電流は出力端子２５０から終端抵
抗３０１を介して接地に流れる。このため第１．第２の
パルス発生器を結合して正負２極性パルスを発生できる
。第１のＮＰＮ）ランジスタ２１０と第１のＰＮＰ ）
ランジスタ２２０の入力信号は例えばシュミットトリが
回路から供給される。
第１．第２のＰＮＰ ）ランジスタ２２０゜２２１と該
エミッタに接続された第２の定電流源２４０よシ構成さ
れている。第２のＰＮＰ ）ランジスタ２２１のコレク
タは出力端子２５０に接続され、ベースには第２の基準
電圧Ｖｉ＋２が印加される。第１のＰＮＰ ）ランジス
タ２２０のコレクタは接地され、ベースには該第２の基
準電圧ｖＩＩ２よりも高電位または低電位の電圧が印加
される。第２のパルス発生器２０２の回路動作は第１の
パルス発生器２０１と同様である。しかし第１のパルス
発生器ではＮＰＮ）ランジスタを使っているため負荷電
流は接地から終端抵抗３０１を介して出力端子２５０に
流れ込み、第２のパルス発生器ではＰＮＰ）ランジスタ
を使っているため負荷電流は出力端子２５０から終端抵
抗３０１を介して接地に流れる。このため第１．第２の
パルス発生器を結合して正負２極性パルスを発生できる
。第１のＮＰＮ）ランジスタ２１０と第１のＰＮＰ ）
ランジスタ２２０の入力信号は例えばシュミットトリが
回路から供給される。
本発明によるパルス発生回路はトランジスタを飽和させ
ないで使うため高速動作が可能である。
ないで使うため高速動作が可能である。
本発明によればジョセフソン素子を高速で動作させる２
極性パルス発生器を提供でき、ジョセフソン素子の測定
、検査を高速で行うことができる。
極性パルス発生器を提供でき、ジョセフソン素子の測定
、検査を高速で行うことができる。
特にジョセフソン素子を検査する高速テスターには有効
な回路を提供でき、その効果は大きい。
な回路を提供でき、その効果は大きい。
第１図はジョセフソン素子の動作と信号パルスの極性を
示す図、第２図は本発明による実施例を示す図である。
示す図、第２図は本発明による実施例を示す図である。
Claims (1)
- １、第１．第２のＮＰＮ）ランジスタのエミッタを接続
し、該エミッタに第１の定電流源を接続し、該第１．第
２のＮＰＮトランジスタのいずれかのコレクタを出力端
子に接続した構造の第１のパルス発生器と、第１．第２
のＰＮＰ）ランジスタのエミッタを接続し、該エミッタ
に第２の定電流源を接続し、該第１．第２のＰＮＰトラ
ンジスタのいずれかのコレクタを該出力端子に接続した
構造の第２のパルス発生器よシ構成される２極性パルス
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115835A JPS609215A (ja) | 1983-06-29 | 1983-06-29 | ２極性パルス発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115835A JPS609215A (ja) | 1983-06-29 | 1983-06-29 | ２極性パルス発生器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609215A true JPS609215A (ja) | 1985-01-18 |
Family
ID=14672293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115835A Pending JPS609215A (ja) | 1983-06-29 | 1983-06-29 | ２極性パルス発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609215A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993010597A2 (en) * | 1991-11-14 | 1993-05-27 | Harris Corporation | Symmetric, high speed, voltage switching circuit |
| WO2003023962A1 (en) * | 2001-09-07 | 2003-03-20 | Xtremespectrum, Inc. | Narrow-pulse-width bipolar monocycle generator |
| WO2003021778A3 (en) * | 2001-09-04 | 2004-02-26 | Xtremespectrum Inc | Monocycle generator |
-
1983
- 1983-06-29 JP JP58115835A patent/JPS609215A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993010597A2 (en) * | 1991-11-14 | 1993-05-27 | Harris Corporation | Symmetric, high speed, voltage switching circuit |
| WO2003021778A3 (en) * | 2001-09-04 | 2004-02-26 | Xtremespectrum Inc | Monocycle generator |
| US7030663B2 (en) | 2001-09-04 | 2006-04-18 | Freescale Semiconductor | Method and apparatus for generating narrow pulse width monocycles |
| WO2003023962A1 (en) * | 2001-09-07 | 2003-03-20 | Xtremespectrum, Inc. | Narrow-pulse-width bipolar monocycle generator |
| US7088162B2 (en) | 2001-09-07 | 2006-08-08 | Freescale Semiconductor, Inc. | Circuit generating constant narrow-pulse-width bipolarity monocycles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3434034A (en) | Universal ac or dc to dc converter | |
| US4647799A (en) | Full and fractional swing with adjustable high level ECL gate using a single current source | |
| JPS5910031A (ja) | スイツチ回路 | |
| US3553486A (en) | High noise immunity system for integrated circuits | |
| JPS609215A (ja) | ２極性パルス発生器 | |
| JPH0580992B2 (ja) | ||
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| US3466463A (en) | Bipolar limiting circuit | |
| SU1152086A1 (ru) | Логическа схема ЭСЛ типа | |
| SU1023634A1 (ru) | Счетный триггер | |
| US3459973A (en) | High-speed binary counter | |
| SU714291A1 (ru) | Устройство сравнени | |
| SU1262716A1 (ru) | Логический элемент И | |
| SU403061A1 (ru) | Коммутирующее устройство | |
| SU1399886A1 (ru) | Мостовой троичный триггер | |
| SU1145457A2 (ru) | Дифференциальный усилитель | |
| SU1767695A2 (ru) | Формирователь бипол рных импульсов | |
| JPS6297423A (ja) | パルス信号発生回路 | |
| JP2540711Y2 (ja) | スリーステート型ドライバ | |
| SU1637003A1 (ru) | Формирователь импульсов | |
| SU1226526A1 (ru) | Формирователь сигналов | |
| SU1378049A1 (ru) | Мажоритарный элемент | |
| SU661804A1 (ru) | Инвертор | |
| SU906005A2 (ru) | Интегральный динамический элемент |