SU1767695A2 - Формирователь бипол рных импульсов - Google Patents

Формирователь бипол рных импульсов Download PDF

Info

Publication number
SU1767695A2
SU1767695A2 SU894665606A SU4665606A SU1767695A2 SU 1767695 A2 SU1767695 A2 SU 1767695A2 SU 894665606 A SU894665606 A SU 894665606A SU 4665606 A SU4665606 A SU 4665606A SU 1767695 A2 SU1767695 A2 SU 1767695A2
Authority
SU
USSR - Soviet Union
Prior art keywords
transistor
field
effect transistor
bipolar
voltage
Prior art date
Application number
SU894665606A
Other languages
English (en)
Inventor
Валерий Петрович Дудкин
Вячеслав Юрьевич Кустов
Original Assignee
Воронежский государственный университет им.Ленинского комсомола
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Воронежский государственный университет им.Ленинского комсомола filed Critical Воронежский государственный университет им.Ленинского комсомола
Priority to SU894665606A priority Critical patent/SU1767695A2/ru
Application granted granted Critical
Publication of SU1767695A2 publication Critical patent/SU1767695A2/ru

Links

Description

Изобретение относится к импульсной технике и может быть использовано для формирования импульсов, в цифровых измерительных приборах, а также в системах контроля. 5
На чертеже представлена принципиальная схема устройства.
Устройство содержит логический элемент НЕ 1, выход которого через первый резистор 2 соединен с эмиттером р-л-р- 10 транзистора 3, а вход соединен с базой биполярного р-п-р-транзистора 3 и затвором дополнительного полевого транзистора 4. Коллектор транзистора 3 соединен с истоком дополнительного полевого транзистора 15 4, сток которого через второй резистор 5 соединен с отрицательной шиной питающего напряжения. Третий резистор 6 соединен с положительной шиной питающего напряжения. Устройство содержит также полевой 20 транзистор 7, исток которого соединен с отрицательной шиной питающего напряжения, а сток является выходной клеммой устройства.
Устройство работает следующим обра- 25 зом.
При наличии на входе формирователя сигнала, соответствующего логическому 0, на выходе инвертора будет сигнал, соответствующий логической 1, который че- 30 рез резистор 2 поступает на эмиттер транзистора 3. При этом транзистор 3 открыт, в цепи его коллектора протекает ток, величина которого ограничена сопротивлением p-канала полевого транзистора 4 и ре- 35 зистором 5. Полевой транзистор 7 также открыт и на выходе формирователя будет потенциал, соответствующий напряжению на шине отрицательного питающего напряжения. 40
При наличии на входе формирователя сигнала логической “1 биполярный 3 и полевой 4 транзисторы, а также полевой транзистор 7 закрыты й на выходе формирователя будет потенциал, соответствующий напряжению на шине положительного питающего напряжения.
При переходе входного напряжения 5 формирователя с одного логического уровня на другой на базе и коллекторе биполярного транзистора 3, а также на затворе и истоке полевого транзистора 4 происходит изменение управляющих потенциалов в противо10 положные стороны (сигналы инверсны). Такое включение биполярного 3 и полевого 4 транзисторов обеспечивает форсированный режим рассасывания избыточных неосновных носителей заряда в базе 15 биполярного транзистора 3. Одновременно реализуется параллельная обратная связь по напряжению между базой - коллектором транзистора 3 с фиксацией коллекторного напряжения, который поэтому 20 находится в активном ключевом режиме (ненасыщенный ключ). При этом время расса. сывания неосновных носителей становится минимальным (в сравнении с прототипом), что эквивалентно уменьшению времени пе25 реключения с одного логического уровня на другой или увеличению быстродействия (скорости изменения напряжения на стоке полевого транзистора 4 и на выходе устройства).
Таким образом, введение в формирователь дополнительного полевого транзистора и указанных связей приводит к повышению быстродействия устройства формирования биполярных импульсов.

Claims (1)

  1. 35 Формула изобретения
    Формирователь биполярных импульсов по авт. св. № 809527, отличающийся тем, что, с целью повышения быстродействия, введен полевой транзистор, исток кото40 рого соединен с коллектором входного транзистора прямой проводимости, затвор - с базой и входом генератора, а сток соединен с затвором выходного полевого транзистора.
SU894665606A 1989-03-22 1989-03-22 Формирователь бипол рных импульсов SU1767695A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894665606A SU1767695A2 (ru) 1989-03-22 1989-03-22 Формирователь бипол рных импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894665606A SU1767695A2 (ru) 1989-03-22 1989-03-22 Формирователь бипол рных импульсов

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU809527 Addition

Publications (1)

Publication Number Publication Date
SU1767695A2 true SU1767695A2 (ru) 1992-10-07

Family

ID=21435646

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894665606A SU1767695A2 (ru) 1989-03-22 1989-03-22 Формирователь бипол рных импульсов

Country Status (1)

Country Link
SU (1) SU1767695A2 (ru)

Similar Documents

Publication Publication Date Title
US2986652A (en) Electrical signal gating apparatus
CA1106070A (en) Non-overlapping clock generator
US3900746A (en) Voltage level conversion circuit
KR860007753A (ko) 반도체 집전회로
GB1325882A (en) Integrated transistorised buffer circuits for coupling a low output impedance driver to a high input impedance load
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
SU1767695A2 (ru) Формирователь бипол рных импульсов
KR970028930A (ko) 바이 모오스로 이루어진 정전압 발생회로
KR950010006A (ko) 내잡음 코드 설정회로
US3175100A (en) Transistorized high-speed reversing double-pole-double-throw switching circuit
KR940018988A (ko) 어드레스 변이 검출을 발생시키는 어드레스 버퍼(An address buffer for generating an address transition detection)
US4742253A (en) Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage
SU1547045A1 (ru) Формирователь бипол рных импульсов
KR910008959A (ko) 출력회로
SU1725376A1 (ru) Пороговое устройство
SU906005A2 (ru) Интегральный динамический элемент
SU1457149A1 (ru) Выходной каскад формировател импульсов
SU1732460A1 (ru) Логический элемент
SU1160543A2 (ru) Триггер Шмитта
SU834833A1 (ru) Триггер
SU993477A1 (ru) Буферное логическое ТТЛ устройство
SU1661976A1 (ru) Формирователь импульсов
SU675582A1 (ru) Генератор тока
SU546015A1 (ru) Формирователь потенциалов дл накопител запоминающего устройства на мдп-транзисторах
RU1798898C (ru) Выходной формирователь импульсов