JPS5910031A

JPS5910031A - スイツチ回路

Info

Publication number: JPS5910031A
Application number: JP58068510A
Authority: JP
Inventors: レオ・ボイス・フリ−マン
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1982-06-30
Filing date: 1983-04-20
Publication date: 1984-01-19
Also published as: US4490630A; EP0097857A3; EP0097857B1; DE3374367D1; EP0097857A2; JPH0328850B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の分野〕本発明は、真及び補の出力を与えるプッシュ・プル出力
段に電流ミラーが結合された電流スイッチ・エミッタ・
ホロワ回路に関する。この回路は高速で動作し、オン・
チップ及Ｏ・オフ・チップの駆動能力を提供し、集積回
路技術で有利に製造てきる。

〔発明の背景〕

電流スイッチ回路は従来技術で周知のものであり、最初
に米国特許第２９６４６５２号明細書に記載されている
。その最も基本的な形において、電流スイッチは第１及
び第２のトランジスタを含み、それらのエミッタは共通
にはぼ一定の電流源に接続される。２つのトランジスタ
のうち一方のベースは基準電位に、他方のトランジスタ
のペースは入力信号に接続される。またトランジスタの
各々にはコレクタ負荷デバイスが接続される。そして入
力信号電位レベルが基準電位レベルよりも高いかもしく
は低いかに依存して、２つのトランジスタのうち一方が
、電流源によって供給される一定電流を導通させる。各
コレクタには真及び補の出力が得られる。電流スイッチ
回路の出力はしばしばエミッタ・ホロワに接続され、電
流スイッチ０エミツタ・ホロワ（Ｃ３ＥＦ）となる。こ
れは電流モード論理とも呼ばれている。

また、電流スイッチ・エミッタ・ホロワをブツシュ・プ
ル駆動回路に接続する事も知られている。

電流スイッチ・エミッタ・ホロワ回路をブツシュ・プル
駆動器に接続する種々の回路構成も知られている。しか
しながら、これらの従来技術のいずれも電流スイッチ・
エミッタφホロワを電流ミラーによってブツシュ・プル
駆動器に結合する事は提案していな（・。従って、それ
らは本発明の有利な特徴及び利点を提供するのに失敗し
ているのである。

〔発明の概要〕

従ってζ本発明の目的は、集積回路に適したブツシュ・
プル出力付きの改良された高性能の電流スイッチ・エミ
ッタ・ホロワを提供する事である。

本発明によれば、出力レベルが異なる真補信号発生器、
例えばオン・チップ及びオフ・チップの両方の駆動能力
を提供するものが与えられる。

また、本発明によれば、出力における短絡又は電源の故
障のような破局的な条件の下でも故障しない駆動回路が
与えられる。

さらに、本発明によれば、オフ・チップ・ドライバをデ
ィスエーブルするための手段を有する６状態機能を有す
る駆動器が与えられる。

本発明の目的は、電流スイッチ・エミッタ・ホロワとブ
ツシュ・プル駆動器との間の電流ミラー・インクフェー
スによって達成される。電流スイッチ回路は、エミッタ
が共通に定電流源に接続された第１及び第２のトランジ
スタを有スル。ベース電極が各々第１及び第２のトラン
ジスタのコレクタに接続された第６及び第４のトランジ
スタはエミッタ・ホロワ回路を形成し、それらのエミッ
タ電極に第１の相補的出力信号対を与える。第５及び第
６のトランジスタを含むブツシュ・プル駆動器は、第５
のトランジスタのベースが第２のトランジスタのコレク
タに、第６のトランジスタのベースが電流ミラーによっ
て第６のトランジスタのエミッタに結合されるように、
電流スイッチ・エミッタ・ホロワ出力に接続される。

〔良好な実施例の説明〕

第１図を参照して良好な実施例を説明する。電流スイッ
チ回路は、エミッタが共通にほぼ一定の電流源に接続さ
れた第１及び第２のトランジスタＴ１及びＴ２を有する
。トランジスタＴ２のベース電極は基準電位ＶＲに接続
され、トランジスタＴ１のベースは入力信号端子ＩＮに
接続されている。トランジスタＴ１には並列に多数のト
ランジスタが接続され、例えばＮＯＲ回路等の論理回路
を形成する多数の入力を与えている。Ｔ１のコレクタは
、エミッタ・ホロワ・トランジスタＴ３のベースに接続
され、Ｔ２のコレクタは、エミッタ・ホロワａトランジ
スタＴ４のベースに接続される。Ｔ３及びＴ４のコレク
タは、電源電位端子ＶＣＣ１即ち回路へ印加される最高
電位に接続される。Ｔ４のエミッタは、端子ＯＵＴ　１
に真出力信号を与え、一方Ｔ３のエミッタは端子ＯＵＴ
　１に補信号出力を与える。第１のブツシュ・プル駆動
器は、第５及び第６のトランジスタＴ５及びＴ６によっ
て構成される。Ｔ５のベースはＴ２のコレクタに接続さ
れ、電流スイッチの同相（真）出力を受は取る。Ｔ６０
ベースは、Ｔ１のコレクタに接続され、エミッタ・ホロ
ワＴ３及び電流ミラー・トランジスタＴＭによって、電
流スイッチの異相（相補）出力を受は取る。

真出力信号は、Ｔ５のエミッタと、Ｔ６のコレクタとの
間の端子０ＵＴ２に与えられる。

出力０ＵＴ２は、ディスエーブル・トランジスタＴ７及
びＴ８によって、６番目の状態に置く事ができる。トラ
ンジスタＴ７は、Ｔ５０ベースと端子ＶＴとの間に接続
される。Ｔ７のベースに接続された端子りのディスエー
ブル信号は、Ｔ７をターン・オフし、Ｔ５をオフ状態に
保つ。同様にトランジスタ′Ｉ゛８はＴ６のベースと端
子ＶＴとの間に接続される。トランジスタＴ８のベース
に接続された端子りにもディスエーブル信号が供給され
、Ｔ６をオフにする。

［０１路は、全体的に対称であり、　従ってトランジス
タＴ５’のエミッタとトランジスタＴ６’のコレクタと
の間の０１ＪＴ２端子には、第２のブツシュ・プル駆動
ｋ（Ｃよって補出力が与えられる。この対称性を考Ｎ、
＜　シて、テイスエーブル・トランジスタＴ７’及びＴ
８′並びに電流ミラー・トランジスタＴＭ’はプライム
記号付きの対応する参照番号を付けである。ダイオード
接続されだｌ・ランジスタＴ９は端子■ＣＣ及びショッ
トキー障壁ダイオード５ＢＤ１及び５ＢＤ２に接Ｕ］；
されている。Ｔ９及び５ＢＤ１の直列接続は、ノードＡ
に対するダウン・レベル・コレクタ・クランプを布先、
トランジスタＴ１のコレクタからのダウン・レベル出力
を制限する。Ｔ９及び５ＢＤ２の直列接続はノードＢに
接続され、Ｔ２のコレクタに関する同様のコレクタ・ク
ランプを与える。ＶＣＣとノードＡ七の間に接続された
抵抗Ｒ１は、ＴＩに関するコレクタ抵抗であり、ＶＣＣ
とノートＢとの間に接続された抵抗Ｒ２はトランジスタ
Ｔ２に関するコレクタ抵抗である。Ｒ１及びＲ２の抵抗
値並びに定電流源を変える事によって、電流スイッチの
電力／性能比を変える事ができる。定電流は、抵抗Ｒ１
、トランジスタＴ１、トランジスタＴｏｏ及び抵抗Ｒ３
によって定められる経路か又は、抵抗Ｒ２、トランジス
タＴ２並びに端子ＶＥＥ　（回路で得られる最も負の電
位）に接続された抵抗Ｒ３及びトランジスタＴＩＯの直
列接続によって与えられる定電流源によって定められる
右側の経路を流Ｊする。トランジスタＴ１０は、そのベ
ースの端子ＶＡにおいて基準電位を受は取る。この電位
はトランジスタＴ２に供給される端子ＶＲの基準電位と
同様に、温度及び電源の変動について補償されている。

温度及び電源の変動に対して両端子ＶＲ及びＶＡの電位
を補償し、且つ２つの基準電位の電位レベルと所望の関
係を維持する事は周知の技術である。

Ｔ４のエミッタと端子ＶＥＥとの間に接続された抵抗Ｒ
４はエミッタ・ホロワ−トランジスタＴ４に関するプル
・ダウン抵抗である。抵抗Ｒ５は抵抗Ｒ６と直列にＶＣ
Ｃに接続され、抵抗Ｒ６は抵抗Ｒ４’に接続されている
。抵抗Ｒ５及びＲ６は電流ミラー・トランジスタＴＭの
ベース及びコレクタの共通接続におけろ電圧分割器を形
成する。

電流ミラー・トランジスタＴＭのコレクタ及びベース並
びに抵抗Ｒ５とＲ６との共通接続点によって形成される
共通ノードＣは通常電流ミラー・トランジスタＴＭによ
って、端子ＶＴの電位よりもベース・エミッタ電圧降下
（Ｖ　　）だけ高い固定ｅ電位近くにクランプされる。トランジスタＴＭのベース
は、トランジスタＴ６のベースに接続され、これら２つ
のトランジスタは電流ミラー構成の形に接続される。Ｔ
６のベースの電位がクランプされるので、その伝導度は
電流制御される。より具体的には、トランジスタＴＭを
流れる電流及びトランジスタＴ６を流れる電流はこれら
２つのトランジスタのエミツタ面積比（ミラー電流比）
に直接比例する。典型的には、もしトランジスタＴ６の
エミッタが電流ミラー・トランジスタＴＭのエミッタの
１０倍の面積を持つように作られて（・れば、トランジ
スタＴ６は、電流ミラー・トランジスタＴＭの１０倍の
電流を伝導する。

この回路の他の特徴は電流制限抵抗Ｒ７である。

トランジスタＴ５がオンの時に出力端子０ＵＴ２が短絡
されて℃・ると、ＶＣＣとＴ５のコレクタとの間に接続
された抵抗Ｒ７は、ＶＣＣからＲ７及びＴ５を通る回路
中の電流を制限す低寸だ１、トランジスタＴ５は、ベー
スのオーバードライブを制限するベース−コレクタ・シ
ョットキー障壁ダイオード・クランプ５ＢＤ５を有し、
これによってＴ５が飽和する事を防いでいる。トランジ
スタＴ６も同様のクランプＳ　ＢＤ４を有する。同様に
、回路の相補出力側にも各々ブツシュ・プル・トランジ
スタＴ　５’及びＴ　６’のための飽和防止クランプと
して接続されたショットキー障壁ダイオードＳ　Ｂ　Ｄ
　５’及びＳ　Ｂ　Ｄ　４’が存在する。また、抵抗Ｒ
７′は端子への相補出力に対する電流制限を与える。

最後に抵抗Ｒ５’及びＲ６’は電流ミラー・トランク、
ｘ、　タＴ　Ｍ’　の共通ベース−コレクタ接続に対す
るノードＤにおける電圧分割機能を与える。

電流制限抵抗Ｒ７（及びＲ７′）によってブツシュ・プ
ル・トランジスタＴ５（及びＴ５′）が保護されるのに
加えて、トランジスタＴ６（及びＴａ２）も保、護され
る。例えばトランジスタＴ６の保護は、トランジスタＴ
Ｍに対するその電流ミラー関係によって与えられる。出
力端子０ＵＴ２に短絡又は他の誤接続が生じたとしても
、トランジスタＴ６を通る電流はトランジスタＴＭを通
る電流に対して一定の比を保ち、端子０ＵＴ２の誤接続
によって増加する事はな℃・。

プロシュ・プル駆動器出力０ＵＴ２及び０ＵＴＩは大き
な駆動電流を与え、オフ・チップ・ドライバに適してい
る。エミッタ・ホロワ出力０ＵＴ１及び０ＵＴ１（内部
出力）は通常、同じチップ上の他の回路に接続される。

従って、この回路は、回路内でいくつかのレベルの駆動
能力を与える事によって集積回路マスター・スライス・
レイアウト構成に大きな柔軟性を与える。

〔動作〕

第１図の回路図の種々の回路接続について説明して来た
が、以下その動作について説明する。本発明の回路の動
作は、種々の電圧及び電流の波形図を参照する事によっ
て最も良く理解できる。

ＶＣＣは最も正の電位であって約＋１．４　ＶそしてＶ
ＥＥは最も負の電位であって約−２２ｖであると仮定す
る。この時、端子ＶＴは、約−０，７Ｖの内部電圧を受
は取る。これらの電源端子電位を用いると、基準電位Ｖ
Ａが約−＝０６ｖの時、電位ＶＲは大地電位に近いであ
ろう。

端子ＩＮの入力電位は、端子ＶＲの基準電位に対して対
称的に変化する。ＶＲが約ＯＶの場合、入力信号は＋〇
、４Ｖ又は−０，４Ｖに変化し、Ｔ１又はＴ２に流れる
一定電流を切り換える。

例示的なパラメータを用いて説明をする前に、動作の概
要を説明しておく。既に述べたよう′に、この回路の真
個１及び補側は完全に対称的である。

この理由により、及び入力端子のアップ又はダウンの論
理レベルに彪答して、回路の真個及び補側の対応するノ
ードに逆位相の対応する電圧レベルが存在する。従って
、第１の入力論理レベルにおける回路の１つの側の論理
状態についての説明は、反対の論理入力レベルの場合の
回路の相補側に関するものと同一である。

この回路の動作において、電流ミラー・トランジスタＴ
Ｍ及びそれに対応してブツシュ・プル・トランジスタＴ
６の電流制御は、動作全体に対して非常に重要である。

これは、　　トランジスタＴＭがオフに保たれている時
にノードＣをトランジスタＴＭのターン・オン電位付近
に保持する事によって行なわれる。これは、内部出力端
子ＯＵＴ　１がダウン・レベルになるようにトランジス
タＴ３がオフである時の状態に対応する。この状態にお
℃・て、ＶＣＣとＶＥＥの間に接続された抵抗Ｒ５、抵
抗Ｒ６及び抵抗Ｒ４’の直列接続によって与えられる電
圧分割器回路網は、端子０ＵＴＴのダウン・レベル及び
ノードＣの電位レベルをセットす名。回路はノードＣが
、ターン・オンしきい値付近に保たれる。即ち、電圧分
割器がノードＣに必要な電位よりも少し低い電位を与え
るならば、トランジスタＴＭはそのターン・オ、ン電位
に保たれない。一方、ノードＣがトランジスタＴ　Ｍの
ターン・オン電位よりも少しだけ上の電位になれば、Ｔ
Ｍを流れる小さな電流がノードＣの電位を下げ、ターン
・オンしきい値に戻すであろう。従ッテ、トランジスタ
ＴＭは、そのヘースーコレクタ接点が端子ＶＴよりも”
Ｉｒｅ　　高い電位付近にクランプされてオフ状態にあ
り、またブツシュ・プル・トランジスタＴ６も同様にオ
フ状態にある。

相補的内部端子ＯＵＴ　１がトランジスタＴ３のターン
ｅオンによりアップ・レベルに上昇する時、トランジス
タＴＭの急速なターン・オンが行なわれる。この時、端
子０ＵＴＩの電位は、トランジスタＴ３によって決定さ
れ、従って、電圧分割器はＶＣＣと端子ＯＵＴ　１との
間の直列経路に接続された抵抗Ｒ５及びＲ６を含むだけ
である。その結果、抵抗Ｒ６を通る電流が反転し、こσ
）電流番まトランジスタＴＭ及びＴ６をターン・オンす
る。

トランジスタＴ６を流れる電流は、トランジスタＴＭを
流れる電流に対して電流ミラー比を有する。

周知のように、電流ミラーは両方向に作用し、出カノー
ドにおける具体的な負荷条件を調節するように安定化を
行なう。従って負荷が、必要な比を与えるには不充分な
電流しが端子０ＵＴ２に供給しないならば、電流がノー
ドＣからショットキー障壁ダイオード５ＢＤ４を経て流
れ、トランジスタＴ６のコレクタ電流に寄与するであろ
う。このようにして常にＴ６とＴＭとの間に所望の電流
比（例えば１０：１）が維持される。

トランジスタＴろがターン・オフすると即座に端子ＯＵ
Ｔ　１の電位が低下し抵抗Ｒ６を流れる電流が反転して
ノードＣから電流を引き出すので、トランジスタＴＭの
ターン・オフはそのターン・オンと同様に急速に行なわ
れる。トランジスタＴＭのオン状態の間にキャリアがＴ
Ｍ中に蓄積されるので、ノードＣの電圧が下降する遷移
は電圧上昇遷移よりも緩やかである。しかしながら、こ
の事はトランジスタＴＭのターン・オフ時間には影響を
与えない。ノードＣには非常に小さな電圧遷移しか必要
でないので、容量性の効果は最小限に保たれるのである
。従って、トランジスタＴＭ及びプッシュ・プル・トラ
ンジスタＴ６の電流ミラー構成はショットキー障壁ダイ
オ−１−８Ｂ　４と協動して、高いスイッチング速度、
大きな電流駆動能力及び高い負荷トレラノトな出力を与
える。

第２図で、入力電位は最初（時間＝１゜）トランジスタ
Ｔ１がオフにトランジスタＴ２がオンになるよ−うにダ
ウン・レベルにある。この時ノードＡは、ＶＣＣ付近の
電位を、ノードＢは大地電位の少し上の電位を有する。

（ＯＵＴｌ及び／又は０ｔＪＴ２に負荷が接続されてい
なければ、ノードＡはＶＣＣになる。）以前述べたよう
に、ノードＢのダウン・レベルはトランジスタＴ９及び
ショットキー障壁ダイオードＳ　ＢＤ２におけるダイオ
ード電圧降下によって制限されろ。Ｔ９の電圧降下が０
．８　Ｖで５ＢＤ２の電圧降下が０．５　Ｖであれば、
ノードＢのダウン・レベルはＶＣＣが正確に１、４　Ｖ
であるとして０．　Ｉ　Ｖになるであろう。負荷インピ
ーダンス、部品特性、電源及び温度の変動により電圧レ
ベルに少しの変化が生じる事は当業者が認めるであろう
。

トランジスタＴ１がオフでノードＡが約１．３　Ｖの時
、エミッタ・ホロワ・トランジスタＴ　３はオンになり
その出力は１．３　Ｖよりもほぼベース・エミッタ電圧
降下分だけ低くなる。実際エミッタ・ホロワ出力のアッ
プ・レベルは約０５〜０．７　Ｖである。トランジスタ
Ｔ１がオフの時、トランジスタＴ２は導通し、ノードＢ
を大地電位よりも少し高い電位にまで下げる。従って、
トランジスタＴ５はオフになる。内部相補出力端子ＯＵ
Ｔ　１が約０５〜０．７　Ｖの時、抵抗Ｒ５及びＲ６の
電圧分割器はノードＣを約０１Ｖに維持するように調整
される。これは電流ミラー・トランジスタＴＭを導通さ
せ、さらにトランジスタＴ６を導通させ、それによって
真出力端子０ＵＴ２を約−〇、５Ｖのダウン・レベルに
下げるのに充分である。端子０ＵＴ２が端子ＶＴの電位
にまで低下しない理由は、ダイオード・クランプＳ　Ｂ
Ｄ４による導通による。Ｔ６０ベースが−１−０，Ｉ　
Ｖに保持される時、出力ノード０ＵＴ２は０．　Ｉ　Ｖ
よりも５ＢＤ４の順方向電圧降下以上には低下し得ない
。トランジスタＴ６のベースは常に■ｌ＋ｅ　伺近にク
ランプされて（・るので、ノードＣの電圧の少しの変動
は電流゛ミラー・トランジスタＴＭ及びプッシュ・プル
・トランジスタＴ６の導通状態を変化させ、従ってＴ６
の電流制御を行なう。

入力端子が時間ｔ　ＩＫダウハレベルからアップ・レベ
ルに変化すると、トランジスタＴ１はターン・オンし、
トう゛ンジスタＴ２はターン・オフする。これはノード
Ａをダウン−レベルに、ノードＢをアンプ・レベルに変
化させる。従って、相補内部出力端子０ＵＴｉはダウン
・レベルに、真内部出力端子０ＵＴＩはアップ・レベル
になる。

ノードＢがアンプ・レベルになると、トランジスタＴ５
はターン・オンし端子０ＵＴ２を約０．５〜０、７　Ｖ
　（ノードＢよりＶｂ＠　だけ低い値）のアップ・レベ
ルにする。同時に、端子ＱＵＴ　１が約−〇５〜０．７
■のダウン・レベルの時、ノードＣは大地電位よりも少
し低い電位になり、ＴＭ及びＴ６をターン・オフする。

ノードＣに電圧変化が生じる時、第３図に示すようにト
ランジスタＴ６の急速なスイッチングが起きる。

第２図の波形の説明を続けると、入力端子がアップ・レ
ベルでトランジスタＴ１がオンの時、トランジスタＴ５
′はオフである。同時に、Ｉ２がオフなので−Ｔ４はオ
ンであり、出力端子ＯＵＴ　１に約＋０５〜＋　０．７
　Ｖのアップ・レベルの電位が生じる。Ｉ４が導通すれ
ば、トランジスタＴＭ’　　も導通し、従ってトランジ
スタＴ　６／も導通する。従って端子０ＵＴ２はダウン
・レベルになる。

入力端子がダウン・レベル（第２図の時間ｔ２にオ６い
て）に戻る時、Ｔ１はターン・オフしＩ２はクーン拳オ
ンする。このためノードＡはアップ・レベルになりＴ　
５’をターン・オンする。またＩ２がオンの時、ノード
Ｂはダウン・レベルになりＩ５をターン・オフする。ノ
ードＡがアップなので、Ｔ３−はオン状態であり、トラ
ンジスタＴＭ及びＩ６はターン−オンされ、そのため端
子０ＵＴ２はダウン・レベルに、なる。ノードＢがダウ
ンなので、内部端子ＯＵＴ　１はダウンになり、そのた
めトランジスタＴＭ’　及びＴ　６’はオフになる。従
つて端子０ＵＴ２はアップ・レベルである。

この回路の動作は、第６図の波形図に示した種々の電流
を調べる事によってより明確になるであろう。時間ｔ。

、ｔｌ及びｔ２を第２図の電圧波形図と対応付けるため
に、この電流波形図には入力端子の電圧ＶＩＮが描かれ
て（・る。例えば、入力電圧がダウンΦレベルの場合、
トランジスタＴ１はオフＴ２はオンである。トランジス
タＴ１がオフの時、ノードＡはアップ電位にあって、ト
ランジスタＴ３はオンである。トランジスタＴ３がオン
の時、０ＵＴＩ端子はアップであり、トランジスタＴ６
は電流を導通している。Ｔ乙に流れる電流は、端子ＯＵ
Ｔ　１の出力電流に加えて電流１１がエミッタ回路を図
示された方向に流れるよりな１１は（Ｒ４′を流れる）
Ｉ２よりも大きく、■１−Ｉ２に等しい電流が抵抗Ｒ６
からノードＣに流れる。トランジスタＴＭを流れる電流
Ｉ３は、対応する電流■４がトランジスタＴ６に流れる
ようにする。電流利得比が１０：１であると仮定すると
、電流Ｉ４は電流Ｉ３よりも１０倍大きいであろう。こ
の時、トランジスタＴ６は当然オンである。

トランジスタＴ５がオフでありＩ５及びＩ６がプツンユ
・プル形式に接続されているので端子０ＵＴ２はダウン
・レベルである。相補端子態にあるのでアップ・レベル
である。

はぼ時間ｔ１に、入力端子がアップ・レベルになると仮
定する。これは、トランジスタＴ１をターン・オンし、
Ｉ２をターン−オンするのでノードＡはダラシ・レベル
にノードＢはアップ・レベルになる。ノードＢがアップ
になる時、トランジスタＴ５及びＩ４はターン・オンし
、真出力端子ＯＵＴ　１及び０ＵＴ２をアップ・レベル
にする。

同時に、・ノードＡがダウン・レベルになるので、トラ
ンジスタＴ６はターン・オフする。トランジスタＴ５が
オフになると、１１はＯＡになり、その結果抵抗Ｒ６を
流れる電流は反転し抵抗Ｒ６を下向きに流れる。この時
ＴＭがターン・オフし、Ｉ３もＯに等しくなる。従って
、電流の振幅は、ｖｃｃとＶＥＥとの間のＲ５、Ｒ６及
びＲ４’の直列接続によって決定される。従って抵抗Ｒ
６を下向きに流れる電流は、Ｉ２に等しくなる。回路が
適正に動作する時、Ｒ６を流れる電流は常に逆で１５〜
２ｍＡに等いであろう（抵抗を上向き又は下向きのいず
れの向きに流れる場合も）。電流ミラー・トランジスタ
ＴＭは何の電流も伝えないので、トランジスタＴ６もオ
フである。

抵抗Ｒ５、Ｒ６及びＲ４’に関する抵抗値は前述の電圧
及び電流の振幅を与えるように調整すべきである。トラ
ンジスタＴ３がオフの時、端子ＯＵＴ　１のアップ・レ
ベルはＲ４’を流れる電流■２によって決定される。（
Ｔ３がオフの時）電流ｔ２は、ＶＣＣとＶＥＥとの間の
抵抗Ｒ５、Ｒ６及びＲ４’を含む直列路の全抵抗値によ
って決定される。この例では、それらの値は端子０ＵＴ
１が約−０，５〜−〇、７Ｖのダウン・レベルを持つよ
うに調整される。これは、抵抗Ｒ４’に約１５〜１．７
■の電圧降下を要求する。これは約８６０Ｑの抵抗値の
Ｒ／Ｉ’を流れる約１５〜２ｍＡの電流によって与えら
れる。Ｒ５が約８００Ω、Ｒ６か約３０００の時、ノー
ドＣに約−０，Ｉ　Ｖの電位が発生する。Ｔろがターン
・オンされた時、端子ＯＵＴ　１約＋０５〜−１−０．
７’Ｖに」昇し、抵抗Ｒ４６、に２約１５〜２ｍＡの電
流を流す。このためノードＣは約＋０１Ｖになり、電流
■５が電流ミラー・トランジスタＴＭを流れる。電流Ｉ
３は、Ｔ６かも５ＢＤ４を流れるコレクタ電流よりもノ
ートＣに流入する電流分だけ少ない電流である。

これらの電流及び電圧の例示値は回路の左側の枝におい
ても得られ、そこではノードＤはノーＦＣに対応し、Ｒ
５’はＲ５に、Ｒ６’はＲ６に、そしてＲ４’はＲ４に
等しく設定される。このようにして電流ミラー中トラン
ジスタＴＭ’　は、電流ミラー・トランジスタＴＭがト
ランジスタＴ６を制御するのと同様に、導通及び非導通
を（そして端子０　’Ｕ　Ｔ　２の電位を）制御する。

第５図の説明を続けると、時間ｔ２に入力端子がダウン
・レベルになる時、トランジスタＴ１はターン・オフし
トランジスタＴ２はターン・オンする。トランジスタＴ
２がターン・ｊ−ンする時、ノードＢはダウン・レベル
になりトランジスタＴ５をターン−オフする。トランジ
スタＴ５がオフになると、電流Ｉ５はＯＡになる。トラ
ンジスタＴ６のターン・オンに伴なって、端子０ＵＴ２
は下記のようにダウン・レベルになる。トランジスタＴ
１がオフになると、トランジスタＴ６がターン・オンさ
れ、抵抗Ｒ６に上向きの電流が流される。そのためノー
トＣはアンプ・レベルになる。

この時Ｒ６を流れる電流は１１’−１２に等し℃゛。

但し、■１は■２よりも太き（・０抵抗Ｒ５を下向きに
流れる電流に加えて抵抗Ｒ６から来る電流は電流ミラー
・トランジスタＴＭを電流Ｉ６として流れ、Ｓ　ＢＤ４
をＴ６のコレクタ電流として流れる。Ｔ６とＴＭとのエ
ミッタ面積の比に基き電流■３を乗数倍した電流が電流
■４としてトランジスタＴ６を流れ、この電流は所望の
電流駆動を与え端子０ＵＴ２の電位をダウン・レベルに
下げる。

Ｔ５がターン・オフされ、Ｔ６がターン・オンされるの
と同時に、Ｔ　ｓ／はターン・オンされＴ　６’はター
ン・オフされる。トランジスタＴ１がオフの時、ノーＦ
Ａの電位は上昇し、トランジスタＴ５′をターン・オン
させる。同時に、トランジスタＴ２がオンの時ノードＢ
はダウン・レベルなので、トランジスタＴ４はオフであ
り、端子ＯＵＴ　１はダウン−レベルにある。この状態
において、Ｒ４を流れる電流はＲ６’を下向きに流れる
電流に等しくなる。この電流はノードＣに関して詳細に
説明したのと同様にノートＤをダウン・レベルにする。

従って、トランジスタＴＭ’　は非導通状態になるが、
またトランジスタＴ　６’も非導通状態になる。

この状態において端子０ＵＴ２はアップ・レベルにある
。

この回路のもう１つの特徴は、端子０ＵＴ２及び０ＵＴ
２に６状態出力を与える事ができる点である。これらの
出力はトランジスタＴ７、Ｔ　７’、Ｔ８及びＴ８′の
ベース電極のアップ・レベル信号りによってディスエー
ブルされる。それら４つのトランジスタがオンの時、４
つ全部のブツシュ・プル・トランジスタＴ５、Ｔ　５’
、Ｔ６及びＴ　６／のベース端子がダウン・レベルにな
り、それらのトランジスタはターン・オフされる。この
「第６の状態」において端子０ＵＴ２及び０ＵＴ２はフ
ロート状態にある。これは多くの状況にお（・て非常に
有利である。例えばこ」１らの端子がチップの出力端子
であれば、テストが非常に容易になる。

電流ミラーによって電流スイッチに結合されたブツシュ
・プル出力ドライバを有する電流スイッチ・エミッタ・
ホロワ回路について説明して来た。

この回路はいくつかの異なった駆動レベルにおいて真及
び補の両方の出力が得られる。特にトランジスタＴ５、
Ｔ６及びＴ　５’、Ｔ　６’によって形成さＪＬルプッ
シュ・プル駆動器は内部のエミッタ・ホロワＴ３及びＴ
４よりも高いレベルの駆動（例えばオフ・チップ駆動）
をり、える事ができる。回路の全体的な駆動能力は、Ｒ
１、Ｒ２及びＲ３を可変抵抗にする事によって調整可能
である。集積回路形式において、このような回路から構
成されたマスター−スライスはマスター・スライスの種
々のセルの相互接続において多様な代替手段を提供する
。また以前に指摘したように、付加的なトランジスタを
図のトランジスタＴ１に並列に加える事によってこの回
路は容易に他の論理回路に拡張できる。また、Ｔ３及び
Ｔ４のような付加的なエミッタ・ホロワをＴ１及びＴ２
のコレクタに接続する事もできる。

良好な実施例を参照しながら本発明を説明して来たが、
例えば回路に使用したトランジスタの導電型を反転し、
バイアスを適当に変化させる等の細部の変□更を、本発
明の技術思想から離れる事な〈実施し得る事は明白であ
ろう。

【図面の簡単な説明】

第１図は本発明の実施例の回路図、第２図は第１図の回
路の動作を説明する電圧波形図、第６図は第１図の回路
の動作を説明する電流波形図である。Ｔ１、Ｔ２・・・・電流スイッチ用トランジスタ、Ｔ３
、Ｔ４・・・・エミッタ・ホロワ用トランジスタ、Ｔ５
、Ｔ６・・・・ブツシュ・プル駆動器用トランジスタ、
Ｔ７、Ｔ８・・・・ディスエーブル・トランジスタ、Ｔ
Ｍ・・・・電流ミラー・トランジスタ、５ＢＤＩ〜Ｓ　
ＢＤ４・・・・ショットキー障壁ダイオ−ド。出願人　　インターナシ田カル・ビジネス・マシーＺズ
・コーポレーション代理人　弁理士　　岡　　　１）　
　次　　　生（外１名）

Claims

【特許請求の範囲】少なくとも１つの入力部、第１の出力部及び該出力に相
補的な第２の出力部を有する電流スイッチと、第１の入力部及び第２の入力部並びに出力部を有し、上
記第１の入力部が上記電流スイッチの第１の出力部に電
気的に接続されたブツシュ・プル回路と、エミッタ・ホロワ回路及び電流ミラー回路を含み、上記
電流スイッチの第２の出力部を上記ブツシュ・プル回路
の第２の入力部に電気的に結合する回路とを備えたスイ
ッチ回路。