DE68924426T2 - Selbstreferenzierte Stromschaltungslogik mit Push-Pull-Ausgangspuffer. - Google Patents

Description

• Die vorliegende Erfindung betrifft allgemein schnelle Bipolar- Logikschaltungen des Typs mit emittergekoppelter Logik (ECL) und insbesondere eine Familie von massebezogenen Logikschaltungen mit Stromschalter, bei denen die Referenzspannungen eliminiert worden sind. Die neuen Schaltungen zeichnen sich durch einen selbstreferenzierten Vorverstärker aus, der komplementäre Ausgangssignale liefert, die einen Gegentakt-Ausgangspuffer ansteuern. Die neuen Schaltungen weisen eine überdurchschnittliche Ausgangsansteuerfähigkeit, ausgewogene Verzägerungen und eine sehr geringe Leistungsaufnahme bei hohen Schaltgeschwindigkeiten auf.
• Die Familie der ECL-Logikschaltungen ist durch einen Systematischen Einsatz von ungesättigten Transistoren gekennzeichnet, was zu sehr schnellen Schaltvorgängen führt. Dank ihrer Leistungsfähigkeit sind die ECL-Logikschaltungen die idealen Kandidaten für eine Implementierung in Rechnern der oberen Leistungsklasse, da sie im Vergleich zu anderen Logikschaltungen ein potentiell besseres Verlustleistungs-Verzögerungszeit-Produkt haben. Innerhalb der Familie der ECL-Logikschaltungen wird die Schaltungsfamilie mit massebezogenem Stromschalter (SECS) in großem Umfang eingesetzt. Sie basiert auf der Verwendung von exakten Referenzspannungen und von ausschließlich echten logischen Eingangssignalen. Andererseits isr in der Schaltungsfamilie mit differentiellem Stromschalter (DCS) keine Referenzspannung erforderlich, aber sowohl echte als auch komplementäre logische Eingangssignale werden an den Eingängen verwendet. In beiden Fällen besteht die Ausgangspufferstufe typischerweise aus Emitterfolger-Transistor-Struktur.
• Fig. 1 zeigt die Implementierung einer standardmäßigen massebezogenen NOR-Gatterschaltung mit drei Eingängen in der Emitterverstärkerschaltungs-Technologie mit Stromschalter (CSEF). Die gekennzeichnete Schaltung, 10, besteht im wesentlichen aus einem Differenzverstärker 11 und aus einer Ausgangspufferstufe 12. Grundsätzlich bildet der Differenzverstärker 11 einen Baum, der aus zwei Verzweigungen besteht, die zwischen einem ersten Ausgangsknoten M und einem Versorgungsknoten P angeschlossen sind. Der Ausgangsknoten M wird von einer ersten Stromquelle I1 gespeist, die an eine erste Versorgungsspannung VEE1 angeschlossen ist. Der Versorgungsknoten P ist an eine zweite Versorgungsspannung VC angeschlossen. Der erste Zweig umfaßt den NPN-Referenztransistor T0, dessen Basis mit einer Referenzspannung VRef1 verbunden ist, und den in Reihe geschalteten Widerstand R0. Der andere Zweig umfaßt die parallelgeschalteten NPN-Eingangstransistoren T1, T2 und T3 und den Widerstand R1, der mit einem zweiten, dazwischengekoppelten Ausgangsknoten N in Reihe geschaltet ist. Der Knoten N liegt auf demselben Potential wie die Kollektoren der Eingangstransistoren T1, T2 und T3, die zusammengeschaltet sind. Andererseits sind die Emitter der Transistoren T0, T1, T2 und T3 zusammengeschaltet, um den ersten Ausgangsknoten M zu bilden, der mit der ersten Stromquelle I1 verbunden ist. Der Verstärker 11 enthält des weiteren Schaltungseingangsanschlüsse, die mit 13, 13' und 13" gekennzeichnet sind und als die Schaltungseingänge zu verwenden sind, an welche die logischen Eingangssignale E1, E2 und E3 jeweils angelegt werden. Die parallelgeschalteten NPN-Transistoren T1, T2 und T3 bilden einen Logikblock LB, der die vom Verstärker 11 durchgeführte Logikfunktion bestimmt.
• Die Ausgangspufferstufe 12 umfaßt den aktiven, in einer Emitterfolger-Konfiguration angeschlossenen NPN-Transistor TUP, der mit einer zweiten, mit einer dritten Versorgungsspannung VEE2 verbundenen Stromquelle I2 belastet wird, wobei der Schaltungsausgangsknoten OUT1 dazwischengekoppelt ist. Der Schaltungsausgangsknoten OUT1 ist mit dem Schaltungsausgangsanschluß 14 verbunden, an dem das Schaltungsausgangssignal VOUT1 anliegt. Der Kollektor des Transistors TUP ist mit einer vierten Versorgungsspannung VC1 verbunden. Der Eingang der Emitterfolger-Ausgangspufferstufe ist die Basis des aktiven NPN-Transistors TUP, der mit dem zweiten Ausgangsknoten N verbunden ist.
• In der Schaltung 10 wird die erste Stromquelle I1 vom Transistor TA gebildet, der in Reihe mit dem Widerstand RA geschaltet ist. Ein Ende dieses Widerstands ist mit der ersten Versorgungsspannung VEE1 verbunden. Die Basis des Transistors TA ist mit einer zweiten Referenzspannung VRef2 verbunden. Analog dazu wird die zweite Stromquelle I2 vom Transistor TB gebildet, der in Reihe mit dem Widerstand RB geschaltet ist. Eine Ende des Widerstands RB ist mit der dritten Versorgungsspannung VEE2 verbunden. Die Basis des Transistors TB ist mit einer dritten Referenzspannung VRef3 verbunden. In manchen Anwendungen werden diese Transistor/Widerstand-Kombinationen durch einen einzigen Widerstand ersetzt, der mit R beziehungsweise R' gekennzeichnet ist, wie in Fig. 1 gezeigt ist. Je nach der Anwendung können die Referenzspannungen VRef2 und VRef3 denselben Wert haben und deshalb von demselben Referenzspannungsgenerator versorgt werden. Auch können zweite und vierte Versorgungsspannungen denselben Wert VC haben. Für einen optimalen Betrieb werden zwei Stromversorgungen bevorzugt, wobei eine der Versorgungsspannungen VC, VEE1 oder VEE2 das Potential der Masse GND ist; jedoch kann die Anzahl der Stromversorgungen in manchen Fällen auf eine begrenzt sein (VC, GND).
• Der Einfachheit halber nehmen wir an, daß der Logikblock LB nur aus dem Eingangstransistor T1 besteht. Wenn ein logisches Eingangssignal E1 an die Basis des Transistors T1 im Differenzverstärker 11 gelegt wird, wird die Spannung des Eingangssignals E1 mit der festen Referenzspannung VRef1 verglichen, die an die Basis des Transistors T0 gelegt wird, so daß sich einer der Transistoren T0 oder T1 (aber niemals beide) in einer Betriebsart Strom einschalten (EIN) kann, je nachdern, ob die Spannung E1 höher oder niedriger ist als VRef1. Der Betrieb der NOR- Schaltung 10) mit drei Eingängen, die drei Eingangstransistoren enthält, läßt sich daraus leicht ableiten. Der Differenzverstärker 11 liefert das PHASENVERSCHOBENE Ausgangssignal am zweiten Ausgangsknoten N, das die Basis des Transistors TUP ansteuert. Die Emitterfolger-Ausgangspufferstufe 12 arbeitet ohne eine Invertierung dieses Signals, so daß das Schaltungsausgangssignal VOUT1 der Schaltung 10, das am Schaltungsausgangsanschluß 14 anliegt, dieselbe Polarität hat wie das Signal . Das Schaltungsausgangssignal VOUT1 steht stellvertretend für die Logikfunktion F, die von der Schaltung 10 ausgeführt wird, so daß in bezug auf Logiksignale VOUT1 =
• Es sei erwähnt, daß das PHASENGLEICHE Ausgangssignal S, das am Kollektor des Transistors T0 am Knoten Q anliegt, dieselbe Polarität hat wie das Potential des Knotens M. Obwohl die Schaltung von Fig. 1 als mit NPN-Transistoren ausgeführt gezeigt ist, könnte sie standardmäßig auch auf verschiedene andere Arten konzipiert sein, wobei sie nach wie vor eine Differenzverstärkerstruktur, die ein PHASENVERSCHOBENES Ausgangslogiksignal liefert, und eine von dem Signal angesteuerte Emitterfolger-Ausgangspufferstufe kombiniert.
• Es ist auch wichtig zu beachten, daß der Ausgangspuffer 12 als aus einem aktiven Pull-up-Bauelement bestehend verstanden werden kann, dem Transistor TUP, der in einer Emitterfolger-Konfiguration geschaltet ist, und einem passiven Pull-down-Bauelement, das entweder aus der Kombination aus dem Transistor TB und dem Widerstand RB, die in Reihe geschaltet sind, oder einem einzigen Widerstand R', wie vorstehend erwähnt wurde, besteht, um die zweite Stromquelle zu bilden. In beiden Fällen fungiert das Pull-down-Bauelement als passive Last. Andererseits wird der Transistor TUP mit beträchtlichen Leitungskapazitäten (einschließlich Verdrahtungs- und Ausgangslastfaktor-Kapazitäten) belastet, die vom Kondensator C1 am Schaltungsausgangsanschluß 14 dargestellt werden. Die Lastkapazität C1 ist mit einem Bezugspotential verbunden, das im vorliegenden Fall das Potential der Masse GND ist. Die üblichen Werte für die Kapazität C1, die zur Simulation der Schaltung 10 verwendet werden, werden im Bereich zwischen 0,1 und 4 pF gewählt.
• Zuletzt ist eine Abstimmung der Transistorgrößen und der Widerstandswerte wichtig, um die Betriebsspannungspegel und -hübe festzulegen. Insbesondere sind die Werte der Widerstände R0, R1, RA(R) und RB(R') diesbezüglich bestimmende Parameter.
• Die CSEF-Logikschaltungstechnologie wird in Hochgeschwindigkeits-Anwendungen in großem Umfang eingesetzt, da sie sehr schnelle Schaltzeiten bietet. Sie hat den großen Vorteil, nahezu unabhängig von der Basis-Emitter-Spannungs-(VBE-)schwankung der NPN-Transistoren zu sein, da der kritische Pegel der Übertragungskennlinie gleich der extern angelegten Referenzspannung ist. Diese Schwankungen sind hauptsächlich auf Temperaturempfindlichkeit und Fertigungstoleranzen zurückzuführen. In der Schaltung 10 von Fig. 1 resultiert dies aus der Verbindung des Referenztransistors T0 mit dem Knoten M, so daß ein guter Ausgleich der Schwankungen der Basis-Emitter-Spannung VBE der Eingangstransistoren erreicht wird. Dieser Vorteil ist sehr wichtig, da er die Schaltung in die Lage versetzt, mit Signalhühen kleiner Amplitude zu arbeiten, was für schnelle Schaltzeiten günstig ist, während dennoch eine hervorragende Rauschfestigkeit erhalten bleibt. Die Stromspitzen aufgrund dieser Signalhühe werden auch verringert und das Stromversorgungs-Verteilungssystem vereinfacht.
• Leider hat die herkömmliche CSEF-Logikschaltung 10 von Fig. 1 auch einige bedeutende Nachteile. Erstens hat sie eine nicht vernachlässigbare Verlustleistung, weil der Emitterfolger-Ausgangspuffer 12 im wesentlichen aus einem aktiven Pull-up-Bauelement wie dem Transistor TUP besteht, das mit einem passiven Pull-down-Bauelement, typischerweise dem Widerstand R', wie vorstehend erklärt wurde, belastet wird. Der Widerstand R' muß einen kleinen Wert haben, so daß sich die Lastkapazität C1 unter Wechselstrombedingungen während abfallenden Übergängen des Schaltungsausgangssignals schnell entladen kann. Aus ähnlichen Gründen ist der Transistor TUP ein großes Bauelement, um es der Lastkapazität C1 zu ermöglichen, sich während ansteigenden Übergängen schnell aufzuladen. Im Ruhezustand, sobald der Transistor TUP eingeschaltet (EIN) ist, bewirkt der niedrige Wert des Widerstands R' einen großen Senkengleichstrom zwischen VC1 und VEE2. Der größte Teil der Leistung, die von der Schaltung 10 verbraucht wird, kommt von diesem Senkengleichstrom, der notwendig ist, um die Lastkapazität C1 auf VEE2 zu entladen. Dieser Senkengleichstrom verlangsamt den ansteigenden Übergang, da er von dem vom Emitterfolger-Ausgangspuffer 12 gelieferten Strom abgezogen wird und deshalb den Strom reduziert, der die Lastkapazität C1 auflädt. Folglich hat die CSEF-Logikschaltung 10 eine relativ begrenzte Ausgangsansteuerfähigkeit. Außerdem ist der abfallende Übergang im allgemeinen zwei bis drei Mal langsamer als der ansteigende Übergang, wodurch er einen unsymmetrischen Frequenzgang, d.h. einen asymmetrischen Wechselstrombetrieb der Schaltung 10, verursacht. Schließlich ist ein Referenzspannungserzeugungs- und -verteilungsschema notwendig, dessen Komplexität von der Anzahl der Spannungsgeneratoren abhängt, die implementiert werden. Diese Generatoren müssen gut geregelt sein und machen eine besondere Verteilungsleitung in dem Halbleiterchip erforderlich. Außerdem sind sie eine Quelle zusatzlichen Leistungsverbrauchs und verschwendeter Siliziumfläche, was wiederum die Integrationsdichte verringert.
• Die Verwendung des Emitterfolger-Ausgangspuffers am Schaltungsausgang eliminiert einige der großen Nachteile von herkömmlichen CSEF-Logikschaltungen, wie in Fig. 1C eines Artikels mit dem Titel "SPL (Super Push-pull Logic), a bipolar novel low-power high-speed logic circuit" gezeigt ist, der in der Zusammenfassung von Fachunterlagen des 1989 stattgefundenen Symposiums über VLSI-Schaltungen veröffentlicht wurde. Eine typische SPL- Logikschaltung ist in Fig. 2 der vorliegenden Anmeldung mit der Bezugszahl 20 gezeigt. Die Schaltung 20 ist des Typs mit einer einzigen Stromversorgung (VEE, GND) und ist durch die Verwendung eines Vorverstärkers 21 in Kombination mit einer Gegentakt-Ausgangspufferstufe 22 gekennzeichnet. Jedoch wird die Möglichkeit, eine Gegentakt-Ausgangsstufe in der Schaltung 20 zu haben, nicht vollständig erschlossen, wie später erklärt wird. Der Knoten M des Vorverstärkers 21 wird von einer Stromquelle I gespeist, die einfach aus dem mit der Versorgungsspannung VEE verbundenen Widerstand R besteht. Die Ausgangspufferstufe besteht aus dem aktiven Pull-up-Transistor TUP und dem aktiven Pull-down-Transistor TDN. Im Gleichstrombetrieb wird die Vorspannung des Basisknotens B des Transistors TDN vom Referenztransistor T0 und dem Widerstand RE bestimmt, die in Reihe zwischen VEE und GND geschaltet sind. Die Basis des Referenztransistors T0 ist mit einem Referenzspannungsgenerator verbunden, der VRef1 liefert. Im Wechselstrombetrieb ist der Knoten M mit der Basis des Transistors TDN durch einen Kondensator C' verbunden. Durch die Verwendung des Gegentakt-Ausgangspuffers gibt es den oben erwähnten Senkengleichstrom nicht mehr, der die Ursache für eine große Verlustleistung und einen asymmetrischen (unsymmetrischen) Wechselstrombetrieb war. Leider bleiben einige wesentliche Nachteile in der Schaltung 20 nach wie vor bestehen. Zunächst einmal sind die Transistoren T1, T2 und T3 am Knoten M nicht mehr VBE- schwankungskompensiert, weil der Referenztransistor T0 im Gleichstrombetrieb nicht mit dem Knoten M verbunden ist, was zu einer starken Verschlechterung der Rauschfestigkeit der Schaltung führt. Die SPL-Schaltung von Fig. 2 kann nicht als zur Familie der ECL-Schaltungen gehörend betrachtet werden, sondern vielmehr zur Familie der schwellenwertfreien Logikschaltungen. Außerdem ist der Endzustand des Transistors TDN "AUS", wenn sich der Knoten OUT2 auf einem niedrigen Pegel befindet (der Kondensator C' ist geladen); dies führt zu einer begrenzten Ausgangsansteuerfähigkeit der Schaltung 20, weil der Kondensator C1 gegebenenfalls nicht vollstandig entladen werden kann, wenn sich der Transistor TDN abschaltet. Der Pull-down-Transistor TDN ist während des Schaltvorgangs nur kurze Zeit leitend. Den Transistor TDN während des ausreichenden Zeitraums im EIN-Zustand zu belassen, wurde einen großen Kondensator C' erforderllch machen. Dies hat den Nachteil, daß viel Platz benotigt wird. Aufgrund des Vorhandenseins des Kondensators C' arbeitet die Ausgangspufferstufe 22 im Gleichstrombetrieb verständlicherweise nicht vollständig als echte Gegentakt-Ausgangspufferstule und kann als "Pseudo"-Gegentakt-Ausgangspufferstufe bezeichnet werden. Schließlich ist es nach wie vor erforderlich, wie hei den Schaltungen des CSEF-Typs, ein Referenzspannungserzeugungs- und -verteilungsschema vorzusehen, das sich negativ auf die Chipdichte und den Leistungsverbrauch auswirkt.
• Da die Verlustleistung ein Begrenzungsfaktor von größter Bedeutung bei Hochgeschwindigkeits-Anwendungen ist, sind schnelle Logikschaltungen mit verringertem Leistungsverbrauch für die Entwicklung von modernen integrierten Höchstgeschwindigkeitsschaltungen (UHSICs) entscheidend. Es ist auch äußerst wünschenswert, Schaltungen mit symmetrischem Betrieb zu haben, also mit sehr ausgeglichenen ansteigenden und abfallenden Übergängen für einen reibungslosen Betrieb in den Datenwegen. Es ist gleichfalls äußerst wünschenswert, Schaltungen mit einer hohen Ausgangsansteuerfähigkeit zu haben. Darüber hinaus gibt es einen großen Bedarf an ECL-Schaltungen mit VBE-Schwankungskompensation und ausreichender Rauschfestigkeit. Schließlich würden Logikschaltungen mit intern erzeugten Referenzspannungen sehr geschätzt werden, um die mit der Verwendung von externen Referenzspannungsgeneratoren verbundenen Unannehmlichkeiten, wie vorstehend erwähnt, zu vermeiden. Dementsprechend besteht eine echte Notwendigkeit für eine neue Familie von sehr schnellen Logikschaltungen des ECL-Typs mit hohem Integrationsgrad, die alle anerkannten Vorteile sowohl der SPL- als auch der CSEF- Schaltungsfamilien beibehalten, ohne jedoch ihre inhärenten Nachteile zu haben.
• Eine Gegentakt-ECL-Schaltung, die über alle Merkmale der Präambel des Anspruchs 1 verfügt, ist aus dem IBM Technical Disclosure Bulletin, Vol. 24, Nr. 6, Nov. 1981, Seite 3041 bekannt.
• Es ist deshalb eine primäre Aufgabe der vorliegenden Erfindung, eine Familie von sehr schnellen Logikschaltungen, typischerweise in ECL-Bipolartechnik, bereitzustellen, die selbst unter hohen kapazitiven Lastbedingungen eine verringerte Verlustleistung aufweisen.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Familie von sehr schnellen Logikschaltungen, typischerweise in ECL-Bipolartechnik, mit sehr ausgeglichenen abfallenden und ansteigenden Übergängen bei den Schaltungsausgangssignalen bereitzustellen.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Familie von sehr schnellen Logikschaltungen, typischerweise in ECL-Bipolartechnik, bereitzustellen, die VBE-schwankungskompensiert sind und sich durch eine hervorragende Rauschfestigkeit auszeichnen.
• Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Familie von sehr schnellen Logikschaltungen, typischerweise in ECL-Bipolartechnik, mit einer hohen Ausgangsansteuerfähigkeit bereitzustellen.
• Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine Familie von sehr schnellen Logikschaltungen, typischerweise in ECL-Bipolartechnik, bereitzustellen, die mit einer verringerten Anzahl von Stromversorgungen arbeiten.
• Es ist darüber hinaus noch eine weitere Aufgabe der vorliegenden Erfindung, eine Familie von sehr schnellen Logikschaltungen, typischerweise in ECL-Bipolartechnik, bereitzustellen, welche die Notwendigkeit von Referenzspannungsgeneratoren eliminiert oder zumindest erheblich reduziert.
• Diese Aufgaben werden durch die vorliegende Erfindung erreicht. Dem Grundprinzip der vorliegenden Erfindung entsprechend ist eine Familie von neuen, typischerweise in ECL-Bipolartechnik ausgeführten Schaltungen des Typs beschrieben, der folgendes enthält:
• a) einen Vorverstärker, der im wesentlichen aus einem Logikblock besteht, der von logischen Eingangssignalen angesteuert wird, und zwischen einem ersten und einem zweiten Ausgangsknoten engeschlossen ist; der erste Ausgangsknoten ist mit einer ersten Stromquelle verbunden, die an eine erste Versorgungsspannung angeschlossen ist; der zweite Ausgangsknoten ist mit einem Lastelement, beispielsweise einem Widerstand, verbunden, das an eine zweite Versorgungsspannung angeschlossen ist; der Vorverstärker liefert zwei weitgehend gleichzeitige und komplementäre erste und zweite Ausgangslogiksignale, die an dem ersten und dem zweiten Ausgangsknoten anliegen; und
• b) eine Gegentakt-Ausgangspufferstufe, die aus zwei aktiven Pull-up- und Pull-down-Transistoren besteht, die in Reihe zwischen einer zweiten und einer dritten Versorgungsspannung angeschlossen sind, wobei der Schaltungsausgangsknoten dazwischengekoppelt ist; die Basen der Pull-down- und Pull-up-Transistoren werden jeweils von den ersten und zweiten Ausgangssignalen angesteuert;
• dadurch gekennzeichnet, daß der Vorverstärker des weiteren ein Vorspannungs-/Kopplungsmittel enthält, das mit einer der Versorgungsspannungen verbunden ist, das 1) im Gleichstrombetrieb sowohl den ersten Ausgangsknoten als auch den Basisknoten des Pull-down-Transistors je nach den Pegeln der Eingangssignale vorspannt, so daß, wenn sich der erste Ausgangsknoten auf einem hohen Pegel befindet, das Potential des Basisknotens bei hohem Pegel den Pull-down-Transistor im EIN-Zustand hält, und wenn sich der erste Ausgangsknoten auf einem niedrigen Pegel befindet, das Potential des Basisknotens niedrig oder gerade so ist, um den Pull-down-Transistor in einem leichten AUS-Zustand oder in einem leichten EIN-Zustand (am Rande des leitenden Zustands) zu halten; und 2) im Wechselstrombetrieb den ersten Ausgangsknoten und den Basisknoten durch einen niederohmigen Pfad für eine schnelle Signalübertragung verbindet.
• Das Vorspannungs-/Kopplungsmittel besteht einfach aus einem Spannungsteiler, der zwischen der zweiten Versorgungsspannung und dem ersten Ausgangsknoten angeschlossen ist. In einer bevorzugten Ausführungsform wird der Spannungsteiler von einem Widerstand und einem Transistor gebildet, die in Reihe mlt dem dazwischengekoppelten Basisknoten geschaltet sind. Da die Referenzspannungen, die gewöhnlich zur Vorspannung der Knoten erforderlich sind, jetzt intern von bestehenden Versorgungsspannungen erzeugt werden, wird das herkömmliche, auf externen Spannungsgeneratoren basierende Referenzspannungs-Verteilungsschema eliminiert, was somit zu einem sogenannten selbstreferenzierten Vorverstärker führt. Kurz gesagt, sind entsprechend dem Vorspannungs-/Kopplungsmittel der vorliegenden Erfindung optimale Gleichstrom- und Wechselstromanschlüsse zu einem selbstreferenzierten Vorverstärker bereitgestellt, der einer echten Gegentakt-Ausgangspufferstufe komplementäre Ausgangssignale liefert.
• Fig. 1 zeigt das Diagramm einer dem Stand der Technik entsprechenden standardmäßigen CSEF-NOR-Gatterschaltung mit drei Eingängen, die eine Emitterfolger-Ausgangspufferstufe enthält, wobei die Referenzspannungen von externen Spannungsgeneratoren geliefert werden.
• Fig. 2 zeigt das Diagramm einer dem Stand der Technik entsprechenden verbesserten SPL-NOR-Gatterschaltung mit drei Eingängen, die eine Pseudo-Gegentakt-Ausgangspufferstufe enthalt, wobei eine Referenzspannnung immer noch von einem externen Spannungsgenerator geliefert wird.
• Fig. 3 zeigt das Diagramm einer NOR-Schaltung mit drei Eingängen, die ähnlich den Lehren der vorliegenden Erfindung ist, der aber der Spannungsteiler der vorliegenden Erfindung fehlt und die einen selbstreferenzierten Vorverstärker mit intern erzeugten Referenzspannungen und eine echte Gegentakt-Ausgangspufferstufe umfaßt, die min einer Antisättigungsschaltung versehen ist.
• Fig. 4 und 5 zeigen die Diagramme von Ausführungsformen der Erfindung zur Anpassung an verschiedene Stromversorgungsumgebungen und/oder Implementierungen von Antisättigungsschaltungen. Dies gilt auch für Fig. 6, doch fehlt letzterer Schaltung der Spannungsteiler der Erfindung.
• Fig. 7 zeigt das Diagramm einer modifizierten Schaltung, welcher der Spannungsteiler der Erfindung fehlt, wobei ein Referenzspannungsgenerator in der Antisättigungsschaltung verwendet wird.
• Fig. 8 zeigt ein Diagramm einer anderen Modifikation der Schaltung von Fig. 3 mit der verdrahteten DOT-Funktion, der jedoch der Spannungsteiler der Erfindung fehlt.
• Fig. 9 zeigt das Diagramm einer anderen Ausführungsform der Erfindung mit der UND-ODER-INVERSIONS-(AOI-)Funktion.
• Fig. 10 zeigt eine Grafik, welche die typischen Signalformen der Schaltungsausgangssignale veranschaulicht, die mit den Schaltungen von Fig. 1 und 3 erreicht werden, wenn sie mit identischen kapazitiven Lastbedingungen arbeiten.
• Eine Basisschaltung ist in Fig. 3 gezeigt, in der eine typische, mit 30 gekennzeichnete NOR-Gatterschaltung mit drei Eingängen zum Zweck der Veranschaulichung dargestellt ist. Elemente, die mit denen der Schaltungen von Fig. 1 und 2 identisch sind bzw. diesen entsprechen, sind mit identischen/entsprechenden Bezugszahlen versehen. Prinzipiell umfaßt die Schaltung 30 einen Vorverstärker 31, der komplementäre erste und zweite Ausgangslogiksignale S und liefert, die eine Gegentakt-Ausgangspufferstufe 32 ansteuern. Der Vorverstärker 31 besteht im wesentlichen aus einem Logikblock LB, der die gewünschte Bogikfunktion ausführt, dank den parallelgeschalteten NPN-Eingangstransistoren T1, T2 und T3 beispielsweise aus einer NOR-Gatterschaltung mit drei Eingängen. Das Ergebnis der logischen NOR-Verknüpsung oder das PHASENVERSCHOBENE Ausgangssignal , welches das Potential des gemeinsamen Kollektors der Eingangstransistoren T1, T2 und T3 ist, liegt am Ausgangsknoten N mit voller Amplitude an. Das Ergebnis der logischen ODER-Verknüpfung oder das PHASENGLEICHE Ausgangssignal S, welches das Potential des gemeinsamen Emitters der Eingangstransistoren T1, T2 und T3 ist, liegt am Ausgangsknoten M mit reduzierter Amplitude an. Der gemeinsame Emitter und der gemeinsame Kollektor sind jeweils durch die Stromquelle I und den Lastwiderstand R1 in einer Implementierung, die der von Fig. 2 sehr ähnlich ist, mit der ersten und der zweiten Versorgungsspannung VEE1 und VC verbunden. Die Gegentakt-Ausgangspufferstufe 32 besteht aus zwei aktiven Bauelementen: dem Transistor TUP, der in einer Emitterfolger-Konfiguration angeschlossen ist, und dem Transistor TDN, der als Inverter angeschlossen ist. Beide Transistoren sind zwischen einer zweiten und einer dritten Versorgungsspannung VC, VEE2 in Reihe geschaltet, wobei der Schaltungsausgangsknoten OUT3 dazwischengekoppelt ist. In der Ausführungsform von Fig. 3 sind die Versorgungsspannungen VC = 1,9 V, VEE1 = -0,5 V, während die Versorgungsspannung VEE2 auf dem Potential von Masse liegt. Der Transistor TUP stellt den von den schnellen ansteigenden Übergängen benötigten Pull-up-Strom bereit, während der Transistor TDN den von den schnellen abfallenden Übergängen benötigten Pull-down-Strom liefert. Die Basis des Transistors TUP wird immer noch direkt von dem logischen Ausgangssignal angesteuert, während, gemäß der vorliegenden Erfindung, die Basis des Transistors TDN vom Signal S durch einen im Vorverstärker 31 enthaltenen Vorspannungs-/Kopplungsblock BB angesteuert wird. In der bevorzugten Ausführungsform von Fig. 3 umfaßt der Vorspannungs-/Kopplungsblock BB ein aktives Bauelement T0, beispielsweise einen mit einer Diode verbundenen Transistor, und einen Widerstand RC, die In Reihe geschaltet sind, wobei ihr gemeinsamer Knoten mit dem Basisknoten B des Pull- down-Transistors TDN verbunden ist. Der Emitter des Transistors TC ist mit dem Knoten M verbunden, während das andere Ende des Widerstands RC mit einer bestehenden Versorgungsspannung, beispielsweise der zweiten Versorgungsspannung VC am Knoten P, verbunden ist. Im allgemeinen hat der Block BB zwei Hauptfunktionen. Erstens hält er das Potential der Knoten M und B im Gleichstrombetrieb auf einem geeigneten Wert, der von den Pegeln der Eingangssignale oder, anders ausgedruckt, von den logischen Daten abhängt, die an die Schaltungseingänge gelegt werden. Insbesondere wird der Knoten M vorgespannt, um einen ausreichenden Spannungsschwellenwert und eine ausreichende Rauschfestigkeit des Vorverstärkers 31 zu definieren. Zweitens stellt er im Wechselstrombetrieb eine schnelle Signalübertragung vom Knoten M zum Knoten B sicher. Die Basis-Emitter-Kapazität CBE des mit einer Diode verbundenen Transistors TC ist nützlich, um die Leitfähigkeit des Transistors TDN zu beschleunigen. Alternativ dazu kann das Bauelement TC durch einen umgekehrt angeschlossenen Transistor ersetzt werden, also einen Transistor, dessen Kollektor und dessen Emitter mit dem Knoten M beziehungsweise mit dem Knoten B verbunden sind, wobei der Basis-Emitter-Übergang kurzgeschlossen ist. Andere Bauelemente enthalten eine Schottky-Sperrschichtdiode, wenn ein kleiner Spannungsabfall (VF) bevorzugt wird, und eine standardmäßige PN-Diode. Die soeben beschriebene Basisschaltung kann wesentlich verbessert werden. In manchen Fällen kann ein Kopplungskondensator C zwischen den Knoten M und B zur Erhöhung der Übertragung der Wechselspannungskomponente des Signals S angeschlossen werden, um die Einschalt- und Ausschaltzeiten des Transistors TDN zu beschleunigen, wenn sich der kapazitive Widerstand CBE bei Schaltvorgängen als nicht ausreichend erweist. So niedrige Nominalwerte des Kondensators C wie 20 bis 50 fF haben sich in Simulationen als wirksam erwiesen. Es sei darauf hingewiesen, daß im Gegensatz zum Kondensator C' in der Schaltung 20, der für einen korrekten Betrieb absolut zwingend ist, der Kondensator C in der Schaltung 30 optional ist und nur den Zweck hat, das an die Basis des Transistors TDN gelegte Signal zu verstärken. Vorzugsweise kann ein Widerstand RDN zwischen dem Knoten OUT3 und Masse angeschlossen werden, um den hohen Pegel des Schaltungsausgangssignals besser zu definieren, indem der Transistor TUP in einem leichten leitenden Zustand gehalten wird. Schließlich wird die Verwendung eines Antisättigungsschaltungs-Schemas bei Hochgeschwindigkeits-Anwendungen empfohlen. Wie in Fig. 3 gezeigt ist, kann ein Antisättigungsblock AB einfach aus einer Schottky-Sperrschichtdiode, die mit SBD gekennzeichnet ist, bestehen, die zwischen der Basis und dem Kollektor des Transistors TDN angeschlossen ist, wie dem Fachmann bekannt ist. Die Diode SBD fungiert als Klemmdiode zur Definition des niedrigen Pegels des Schaltungsausgangsknotens OUT3, um zu verhindern, daß der Transistor TDN in die Sättigung geht.
• Betrachten wir nun ausführlich sowohl die Struktur als auch den Betrieb der Schaltung 30 von Fig. 3. Die Bauelemente R, TC und RC implementieren einen Gleichspannungsteiler zwischen einer ersten und einer zweiten Versorgungsspannung, also VEE1 und VC. Dieser Spannungsteiler ist dafür vorgesehen, einen Vorspannungsgleichstrom an den Knoten M und B bereitzustellen, um die entsprechenden Gleichspannungspegel festzulegen. Im Gleichstrombetrieb, wenn sich zumindest ein Eingangssignal (z.B. E1) auf einem hohen Pegel befindet, ist der entsprechende Eingangstransistor (z.B. T1) eingeschaltet (EIN), der Strom I0 fließt durch diesen Transistor, jedoch nicht in den anderen Zweig, also nicht in den Spannungsteiler. Folglich befindet sich der Knoten M auf einem hohen Pegel, und das Bauelement TC ist ausgeschaltet (AUS), wodurch die Knoten M und B getrennt werden. Der Knoten B wird auf einen hohen Spannungspegel gesetzt, z.B. ca. 900 mV, wodurch er den Transistor TDN fest im EIN-Zustand halt. Der Kondensator C1 kann sich dann durch den Transistor TDN vollständig auf Masse (GND) entladen, und das Schaltungsausgangssignal VOUT3 befindet sich auf dem niedrigen Pegel. Wenn sich alle Eingangssignale auf einem niedrigen Pegel befinden, sind alle Eingangstransistoren ausgeschaltet (AUS), und der Strom I0 fließt in den Spannungsteiler. Die Spannung am Knoten B wird von der Versorgungsspannung VC um den beträchtlichen Spannungsabfall im Widerstand RC heruntergeschaltet. Das Potential am Knoten B ist niedriger, z.B. 700 mV, und hält den Transistor TDN in einem leichten AUS-Zustand. Die Bestimmung der Werte hängt von den Werten von VC, VEE1 und VEE2 ab. Der Wert des Widerstands RC wird so gewählt, um diesen Spannungsabfall auf den optimalen Pegel einzustellen, der zur Ansteuerung des Transistors TDN erforderlich ist, und deshalb das Potential des Knotens M durch die Steuerung des Stromes IO, wenn sich die Eingangsignale auf einem niedrigen Pegel befinden. Der Spannungsteiler wird auch abgestimmt, um die Eingangstransistoren T1, T2 und T3 des Logikblocks LB in den AUS-Zustand zu bringen, wenn sich die Eingangssignale auf einem niedrigen Pegel befinden, und in den EIN-Zustand wenn sich die Eingangssignale auf einem hohen Pegel befinden. Der niedrige Spannungspegel am Knoten M ist in bezug auf VEE1 immer positiv, da er entweder von dem Spannungsteiler definiert wird, wenn sich die Eingangssignale auf einem niedrigen Pegel befinden, oder auf einen höheren Wert angehoben wird, wenn sich mindestens ein Eingangssignal auf einem hohen Pegel befindet. Die Schaltung 30 ist deshalb ganz anders als die Schaltung 20, sie ist eine echte Gegentaktschaltung, da der Transistor TDN in Gleichstrom vorgespannt wird, wenn sich der Schaltungsausgangsknoten OUT3 auf dem niedrigen Pegel befindet, und da sie eine vollständige Entladung des Kondensators C1 ermöglicht, hat sie eine hohe Ausgangsansteuerungsfähigkeit.
• Der Wechselstrombetrieb der Schaltung 30 ist wie folgt. Ein ansteigender Übergang des an die Basis des Eingangstransistors T1 angelegten Eingangssignals E1 erzeugt einen kleinen Spannungsübergang am Knoten M, der an die Basis des Transistors TDN übertragen wird; die Basis-Emitter-Kapazität OBE des mit einer Diode verbundenen Transistors TC ermöglicht die erwünschte Verstärkung. Diese Kapazität CBE entnimmt einen hohen Übergangsstrom durch den Transistor T1, der wiederum den abfallenden Übergang am Knoten N beschleunigt. Folglich wird der Transistor TUP ausgeschaltet (AUS), während der Transistor TDN den Kondensator C1 am Ausgangsknoten OUT3 entlädt. Dei einem abfallenden Übergang des Eingangssignals E1 wird der abfallende Übergang, sobald der mit einer Diode verbundene Transistor TC eingeschaltet (EIN) ist, vom Knoten M zur Basis des Transistors TDN übertragen, der ganz ausgeschaltet (AUS) wird (es wird kein Querstrom beobachtet). Während des Zeitraums, in dem der Transistor TDN ausgeschaltet (AUS) ist, nimmt das Potential am Knoten M ab, was zu einer sehr schnellen Potentialänderung am Knoten N führt, die durch den Transistor TUP sofort an den Schaltungsausgangsknoten OUT3 übertragen wird.
• Kurz gesagt, der aus den Bauelementen R, RS und TC bestehende Block BB dient verschiedenen Zwecken:
• - Im Gleichstrombetrieb, wenn sich alle Eingangsstgnale auf einem niedrigen Pegel befinden, sind alle Eingangstransistoren ausgeschaltet (AUS), ein Strom fließt im Spannungsteiler, und der mit einer Diode verbundene Transistor TC ist eingeschaltet (EIN). Der Spannungsteiler spannt den Transistor TDN vor, damit er leicht deaktiviert (AUS) ist, und der Spannungspegel des Knotens M wird in bezug auf die Spannung des Knotens B um ein VBE heruntergeschaltet, um das Potential am Knoten H im Hinblick auf VEE1 auf einem angemessenen positiven Pegel zu halten. Es sei darauf hingewiesen, daß das Vorhandensein des Basis-Emitter- Übergangs des mit einer Diode verbundenen Transistors TC auch einen Ausgleich der VBE-Schwankungen des Transistors TDN zusätzlich zu den Eingangstransistoren (wie bei ECL gesehen wurde) gewährleistet. Andererseits, wenn sich mindestens ein Eingangssignal auf einem hohen Pegel befindet, ist der entsprechende Eingangstransistor eingeschaltet (EIN), und der mit einer Diode verbundene Transistor TC ist ausgeschaltet (AUS). Die Bauelemente RC und SBD halten den Transistor TDN im EIN-Zustand und trennen den Knoten B vom Knoten M.
• Daher wird der Potential-Basisknoten B des Transistors TDN von den an die Schaltungseingänge gelegten logischen Daten bestimmt.
• - Im Wechselstrombetrieb steuert er die Basis des Transistors TDN mit dem Ausgangssignal S durch einen niederohmigen Pfad an. Außerdem nutzt die Betriebsgeschwindigkeit der Schaltung 30 die Ladung aus, die in der Basis-Emitter-Kapazität CBE am Basis- Emitter-Übergang des mit einer Diode verbundenen Transistors TC gespeichert ist, um die Geschwindigkeit zu erhöhen.
• Im Endergebnis bietet der Block BB dem Vorverstärker 31 eine definierte Schaltschwelle, die sich präzise auf den gewünschten Wert abstimmen läßt, um eine entsprechende Rauschfestigkeit und Signalamplitude zu gewährleisten, indem das Verhältnis RC/R abgeglichen wird. Darüber hinaus liefert er auch intern erzeugte Referenzspannungen von den vorhandenen Stromversorgungen, so daß externe Referenzspannungsgeneratoren folglich nicht mehr erforderlich sind.
• Fig. 4 und 5 zeigen Teilansichten zweier bevorzugter Ausführungsformen der vorliegenden Erfindung, die eine einzige Stromversorgung darstellen und in dieser Hinsicht überdurchschnittliche Vorteile haben, wenn sie mit anderen Ausführungsformen mit mehreren Stromversorgungen verglichen werden. In den Ausführungsformen von Fig. 4 und 5 liegen die erste und die dritte Versorgungsspannung VEE1 und VEE2 auf dem Potential der Masse GND. Somit arbeiten die Schaltungen 40 und 50 nur mit einer einzigen Stromversorgung (VC, GND). Der Einfachheit halber ist nur ein Eingangstransistor, T1, dargestellt.
• In der Schaltung von Fig. 4 wurden im Hinblick auf die Schaltung 30 von Fig. 3 ein paar Änderungen an dem Vorspannungs-/Kopplungsblock BB vorgenommen. Das aktive Bauelement TC ist immer noch ein Standard-Transistor wie in Fig. 3, aber seine Basis ist jetzt mit einer aus den Widerständen RC und RT bestehenden Widerstandsbrücke verbunden. RT hat die Rolle, die Verwendung einer einzigen Stromversorgung zu ermöglichen, wenn VC größer als 2V ist. Ein mit einer Diode verbundener Transistor TD kann vorzugsweise zwischen dem Knoten OUT4 und dem Kollektor des Transistors TDN angeschlossen werden. Das Bauelement TD verringert den Hub des Schaltungsausgangssignals VOUT4, ohne die Komplexität des Blocks AB zu erhöhen.
• Die Funktionsweise der Schaltung 40 ist wie folgt. Im Gleichstrombetrieb wird der Eingangstransistor T1 eingeschaltet (EIN), wenn ein Hochpegel-Eingangssignal an seine Basis gelegt wird, während der Transistor TC ausgeschaltet (AUS) ist. Der Transistor TDN erhält einen Basisstrom durch RC und RT, und der durch SBD abgeleitete Überschußbasisstrom wird dem Kollektor des Transistors TDN zugeleitet, um zu verhindern, daß letzterer in den Sättigungsbereich eintritt. Da der Transistor T1 eingeschaltet (EIN) ist, ist der Knoten N unten, und der Transistor TUP (nicht dargestellt) ist ausgeschaltet (AUS). Das Schaltungsausgangssignal VOUT4 befindet sich auf dem niedrigen Pegel. Wenn sich das Eingangssignal auf einem niedrigen Pegel befindet, ist der Eingangstransistor T1 augeschaltet (AUS), der Transistor TC ist eingeschaltet (EIN), und der Transistor TDN ist leicht deaktiviert (AUS). Der Knoten N ist oben und hält durch den Transistor TUP, der stromführend ist, den Schaltungsausgangsknoten OUT4 auf dem hohen Pegel. Ein Vorspannungsstrom fließt durch den Spannungsteiler, der aus den Bauelementen R, RC, RT und TC besteht, und definiert ein relativ hohes Potential (ca. 400 mV) am Knoten M, das als die Schwellenspannung verwendet wird, um den Eingangstransistor T1 daran zu hindern, Strom zu führen. Eine Einstellung dieser Schwellenspannung erlaubt einen Einschalt- und Ausschaltverzögerungsausgleich und ein Anstimmen der Rauschfestigkeit der Schaltung 40. Mit dieser Schwellenspannung verhält sich der Vorverstärker wie eine dem Stand der Technik entsprechende Differenzstufe mit einer bei V(R)+VBE(TC) liegenden Referenzspannung, jedoch mit einem bedeutenden Unterschied: Diese äquivalente Referenzspannung wird intern erzeugt. Aus diesem Grund kann der Transistor TC als ein Pseudo-Referenztransistor bezeichnet werden. Die Spannung VBE des Transistors TDN in dem leichten AUS-Zustand läßt sich aus den folgenden Gleichungen bestimmen:
• IE(TC) ≈ IC(TC) unter der Annahme, daß IB(TC) vernachlässigbar ist.
• VBE(TDN) = R.IE(TC) + VBE(TC) - RT.IC(TC)
• schließlich
• Berechnen wir nun den Spannungshub VS. Wenn sich das Eingangssignal im Gleichstrombetrieb auf dem hohen Pegel befindet, ist der Eingangstransistor T1 eingeschaltet (EIN), der Transistor TC ist ausgeschaltet (AUS), und der Transistor TDN erhält einen Basisstrom durch die Widerstände RC und RT. Der überschüssige Basisstrom wird in der Klemmdiode SBD abgeleitet und dann dem Kollektor des Transistors TDN zugeleitet, um zu verhindern, daß er in den Sättigungsbereich eintritt. Da der Eingangstransistor T1 eingeschaltet (EIN) ist, ist der Knoten N unten, und der Transistor TUP (in Fig. 4 nicht dargestellt) ist ausgeschaltet (AUS). Der niedrige Pegel des Schaltungsausgangssignals VOUT4 wird von der Begrenzungsspannung des Transistors TDN plus einem VBE(TD), sagen wir VBE(TD) - VF + VBE(TDN), definiert.
• Andererseits ist der hohe Pegel des Schaltungsausgangssignals VOUT4 durch VC - VBE(TUP) gegeben. Deshalb ist der Spannungshub VS durch
• VS = VC - (VBE(TUP)+(VBE(TDN)) + VF - VBE(TD) (2)
• gegeben.
• Aus den Beziehungen (1) und (2) können wichtige Schlußfolgerungen abgeleitet werden.
• Aus der Beziehung (1) ist ersichtlich, daß die Schaltung 40 eine exakte Kompensation haben kann, wenn R = RT ist; falls jedoch erforderlich, kann die Schaltung sogar über- oder unterkompensieren. Wenn R = RT, dann ist VBE(TDN) = VBE(TC), und es wird deshalb eine perfekte Kompensation an den Transistor TDN gelegt, da VBE(TDN) nicht mehr von VC abhängt. Dies hält den Transistor TDN in einem großen Temperaturbereich, bei Fertigungs- und Stromversorgungsschwankungen in einem leichten AUS-Zustand. Folglich wird die Verlustleistungstoleranz verbessert.
• Aus der Beziehung (2) ist ersichtlich, daß
• da
• (wenn man davon ausgeht, daß VF und VBE dieselbe Exponentialkurve über der Temperatur T haben)
• und wenn man davon ausgeht, daß die Versorgungssspannung VC konstant ist.
• Es ist bekannt, daß VBE bei einem Anstieg der Temperatur T abfällt und der Spannungshub VS somit ansteigt. Dies führt zu einer Selbstregelung der Schaltung 40 in bezug auf die Geschwindigkeit, da kleine Amplitudenhübe geringen Geschwindigkeiten und, umgekehrt, große Amplitudenhübe hohen Geschwindigkeiten entsprechen. Aufgrund dieses variablen Hubs werden eine ziemlich konstante Verzögerung und Verlustleistung erreicht.
• Obwohl die Schaltungen der Figuren 3 und 4 vielleicht so erscheinen, als hätten sie einige Ähnlichkeiten mit einer Reihe von Schaltungen, die im IBM Technical Disclosure Bulletin, Vol. 24, Nr. 11A, April 1982, in zwei Artikeln "Low voltage current controlled gate" von D.C. Dunker u.a., Seiten 5609 bis 5612, und "Active pull-down circuit by current controlled gate" von A.H. Dansky u.a., Seiten 5613 bis 5618, beschrieben wurden, sind die zu lösenden Probleme und die Funktionsweisen der zugrundeliegenden Schaltungen ganz anders. Die beschriebenen Schaltungen werden später als die CCG-Schaltungen (CCG steht für Current Controlled Gate, stromgesteuertes Gatter) bezeichnet.
• Im Wechselstrombetrieb, bei den ansteigenden Übergängen der Eingangssignale, arbeiten die CCG-Schaltungen und die Schaltungen 30 und 40 der vorliegenden Anmeldung auf ähnliche Weise, aber die Schaltungen von Fig. 3 und 4 sprechen schneller an. Alle Schaltungen verhalten sich bei den abfallenden Übergängen er Eingangssignale ähnlich, jedoch ohne den durch den Kondensator C bewirkten Beschleunigungseffekt, der in den Schaltungen 30 und 40 der vorliegenden Anmeldung festgestellt worden ist, da der Transistor T3 in den CCG-Schaltungen ausgeschaltet (AUS) ist.
• Im Gleichstrombetrieb, wenn sich die Eingangssignale auf einem niedrigen Pegel befinden, haben wir eine ganz andere Situation in den Schaltungen, die verglichen werden. In den CCG-Schaltungen ist das Potential am gemeinsamen Emitterknoten der Transistoren T1 und T2 ziemlich vernachlässigbar, ca. 40 mV, und kann nicht mit den 400 mv verglichen werden, die am Knoten M der Schaltungen 30 und 40 der vorliegenden Anmeldung, wie vorstehend erwähnt wurde, vorhanden sind. Die Schaltungen der vorliegenden Erfindung sind in bezug auf Rauschfestigkeit und Geschwindigkeit überlegen. Bei den CCG-Schaltungen, da VBE(T5) durch V(R3)+VBC(T3) definiert wird, befindet sich der Transistor T5 in einem schlecht gesteuerten AUS-Zustand, während er sich in der Schaltung 40, dank dem Widerstand RT, in einem Zustand beflndet, wie er von der Gleichung (1) aufgezeigt wird. Dieselben optimalen Bedingungen werden ungeachtet der Temperatur- und/oder Stromversorgungsschwankungen aufrechterhalten. Mit den CCG- Schaltungen, die zu größeren Spannungshüben und damit zu langsameren Schaltungen führen, wird keine Kompensation erreicht.
• Es sei darauf hingewiesen, daß die CCG-Schaltungen des Typs mit einer einzigen Stromversorgung sind, und sie unterscheiden sich daher wesentlich von der Schaltung 30 von Fig. 3, die zwei Stromversorgungen benötigt, um den oben erwähnten erwünschten hohen Spannungsschwellenwert zu gewährleisten.
• Die Schaltung von Fig. 5 der vorliegenden Anmeldung ist direkt von der Schaltung von Fig. 4 abgeleitet, aber sie zeichnet sich durch eine andere Antisättigungskonstruktion aus, so daß sich die Schaltung 50 mehr für Versorgungsspannungen VC über 2,2 Volt und für eine Technologie, die keine SBDs im Menü bietet, eignet. Der Spannungsteiler umfaßt jetzt anstatt zwei drei in Reihe geschaltete Widerstände RC, RT1 und RT2. Tatsächlich resultieren die Widerstände RT1 und RT2 aus der Teilung des Widerstands RT in zwei Teile. Die Basis des Pseudo-Referenztransistors TC ist mit dem gemeinsamen Knoten der Widerstände RC und RT1 verbunden. Die Klemmdiode SBD wird durch einen mit TCL gekennzeichneten Begrenzungstransistor ersetzt. Die Basis des Transistors TCL ist mit dem gemeinsamen Knoten der Widerstände RT1 und RT2 (oder einer Abgriffstelle des Widerstands RC) verbunden, und sein Kollektor ist mit dem Knoten B verbunden. Die Basis des Transistors TCL kann auch als mit einer Abgriffstelle des Widerstands RT verbunden verstanden werden. Die Kollektor-Basis-Spannung des Transistors TCL wird vom Widerstand RT2 eingestellt. Die Bauelemente TCL und RT2 arbeiten zusammen, um zu verhindern, daß der Transistor TDN in die Sättigung geht, wenn sich der Schaltungsausgangsknoten OUT5 auf einem niedrigen Pegel befindet. Die Widerstände RT1 und RT2 erlauben dem niedrigen Pegel des Knotens M, in bezug auf GND positiv zu sein. Bei einem der Schaltung 40 von Fig. 4 ähnlichen Betrieb wird die Rauschfestigkelt durch den aus den Bauelementen RC-RT1-RT2-TC-R bestehenden Spannungsteiler aufrechterhalten, der eine Feinabstimmung der Amplitude des Schaltungsausgangssignals ermöglicht (indem er den niedrigen Pegel des Schaltungsausgangssignals VOUT5 und die Schaltschwelle anpaßt).
• Als Ergebnis der Implementierung von Fig. 5 werden der Vorspannungs-/Kopplungsblock und der Antisättigungsblock in einem einzigen, mit BAB gekennzeichneten Vorspannungs-/Kopplungs-/Antisättigungsblock kombiniert.
• Eine andere ähnliche Variante (nicht dargestellt) der Schaltung 50 kann implementiert werden. Bezüglich Schaltung 50, werden die Widerstände RT1 und RT2 ausgetauscht. Der Kollektor des Transistors TCL und die Basis des Transistors TC werden mit dem gemeinsamen Knoten der Widerstände RT1 und RT2 verbunden, und die Basis des Transistors TC wird mit dem gemeinsamen Knoten der Widerstände RC und RT2 verbunden.
• Nicht nur die Schaltungen von Fig. 4 und 5, sondern viele andere Versionen lassen sich von der Basisschaltung von Fig. 3 für verschiedene Stromversorgungs- und Technologieumgebungen oder für eine Änderung der jeweiligen Leistungsfähigkeit und die Logikfunktionen ableiten. Sie werden später im Text an ein paar Beispielen in Verbindung mit den Figuren 6 bis 9 erläutert.
• Die Schaltungen der Erfindung, die in den Figuren 4 und 5 gezeigt sind, eignen sich für Anwendungen, bei denen nur eine Versorgungsspannung VC, die größer als 2,2 Volt ist, zur Verfügung steht. In diesem Fall kann der Spannungsabfall zwischen den Knoten M und B durch Einführung des Widerstands RT oder der Widerstände RT1 und RT2 auf einen Wert verringert werden, der kleiner als ein VBE ist, aber für Anwendungen, bei denen zwei Versorgungsspannungen, z.B. VC = 1,7 V und VEE1 = -0,5 V, zur Verfügung stehen, ist eine andere Implementierung notwendig. Wenn VC niedriger als 1,7 V ist, kann der Spannungsabfall, wie in Fig. 6 gezeigt ist, durch Einführung des Widerstands RCT zwischen dem Kollektor des Transistors TC und dem Knoten B, wie in Fig. 6 gezeigt ist, auf einen Wert erhöht werden, der größer als ein VBE ist. Dies ermöglicht es dem Knoten M, einen Spannungspegel zu erreichen, der niedriger als GND ist, wenn sich das Eingangssignal auf einem niedrigen Pegel befindet. In der Schaltung 60 von Fig. 6 ist der Kollektor des Transistors TCL mit dem Knoten B verbunden, und seine Basis ist mit dem gemeinsamen Knoten der Widerstände RC und RT2 verbunden. Das Bauelement TC ist ein mit einer Diode verbundener Transistor wie in Fig. 3. Der Vorspannungs-/Kopplungs-/Antisättigungsblock ist mit BAB' gekennzeichnet. Die Schaltung von Fig. 6, welcher der Spannungsteiler der Erfindung fehlt, ist deshalb des Typs mit der doppelten Stromversorgung (VC, VEE1, GND), sie hat die Unannehmlichkeit, daß sie zwei Stromversorgungen benötigt, aber sie ist schneller als die Schaltungen von Fig. 4 und 5.
• Die in Fig. 7 gezeigte Schaltung, welcher der Spannungsteiler der Erfindung fehlt, ist sowohl auf Lösungen mit einer oder zwei Stromversorgungen anwendbar, sofern ein Referenzspannungsgenerator auf dem Chip vorhanden ist. Eine separate Referenzspannung VR ist mit der Basis des Begrenzungstransistors TCL verbunden, der im Basisschaltungsmodus angeschlossen ist, wobei sein Kollektor mit dem Basisknoten B verbunden ist. Der Transistor TCL dient dazu, das Schaltungsausgangssignal VOUT7 auf den niedrigen Pegel zu begrenzen, um zu verhindern, daß der Pulldown-Transistor in den tiefen Sättigungsbereich eintritt. Mit dieser Konzeption läßt sich die Schaltung 70 auf eine flexiblere Art abstimmen, während sie dennoch die Vorteile der Basisschaltung von Fig. 3 in bezug auf die VBE-Schwankungskompensation und Rauschfestigkeit beibehält, dies jedoch auf Kosten der Implementierung eines Referenzspannungsgenerators mit den oben angeführten Unannehmlichkeiten. Die Implementierung des Vorspannungs/Kopplungs-/Antisättigungsblocks von Fig. 7 ist mit BAB" gekennzeichnet. Der Arbeitspunkt der Schaltung wird auf genau dieselbe Art und Weise eingestellt, wie zuvor in Verbindung mit der Schaltung 30 von Fig. 3 erwähnt wurde.
• Es besteht oft die Notwendigkeit für eine optionale verdrahtete ODER-Funktion (als ODER-DOT bezeichnet) am Schaltungsausgangsknoten der Ausgangspufferstufe, um die entsprechende Logikfunktion, die in herkömmlichen ECL-Implementierungen geboten wird, aufrechtzuerhalten und dennoch gleichzeitig die hervorragende Rauschfestigkeit und Geschwindigkeit dieser Technologie zu erhalten oder sogar zu verbessern. Eine solche Anordnung, welcher der Spannungsteiler der Erfindung fehlt, ist in Fig. 8 gezeigt, welche die leichte Empfindlichkeit von ECL-Schaltungen in bezug auf Geschwindigkeit und Leistung gegenüber VBE-Schwankungen beibehält. Sie wird erreicht, indem ein Pull-down-Widerstand R81 (der dem Widerstand R' von Fig. 1 entspricht) mit dem Schaltungsausgangsknoten OUT8 verbunden wird. Der Widerstand R81 spielt nicht nur dieselbe Rolle wie der oben erwähnte Widerstand RDN, sondern fungiert auch als Stromsenke, also muß er einen niedrigeren Wert haben. Das andere Ende des Widerstands R81 ist mit GND oder VEE2 oder mit einer beliebigen Stromquelle verbunden. Es gibt keinen Gegentakt-Effekt mehr, und der Transistor TDN arbeitet wie eine Referenzdiode. Der mit BB' gekennzeichnete Vorspannungs-/Kopplungsblock ist dem Block BB von Fig. 3 ziemlich ähnlich. In diesem Fall ist die Verlustleistung größer, und der hohe Pegel des Schaltungsausgangssignals VOUT8 ist im Vergleich zu Schaltungen, die eine Gegentakt-Ausgangspufferstufe enthalten, aufgrund des Gleichstroms, der im Transistor TUP fließt, etwas niedriger. Dies kann schließlich einen Neuabgleich der Signalamplitude oder der Schaltschwelle erforderlich machen.
• Alle in den Figuren 3 bis 8 gezeigten Schaltungen führen eine NOR- (oder eine INVERSIONS-)Funktion im Block LB aus. Leider kann die logische NAND-Funktion im Block LB nicht ausgeführt werden, und deshalb wird die AOI-Funktion, die von Systementwicklern oft gewünscht wird, nicht erreicht. Fig. 9 veranschaulicht eine Schaltungserweiterung, die diese AOI-Funktion in den Schaltungen der vorliegenden Erfindung ausführt. Die in Fig. 9 gezeigte Ausführungsform macht sich die Tatsache zunutze, daß in manchen Implementierungen ein mit einer Diode verbundener Transistor TD in Reihe mit den Pull-up- und Pull-down-Transistoren TUP und TDN geschaltet ist, wie zuvor in Verbindung mit den in den Fig. 4 und 5 gezeigten Schaltungen des Typs mit einer einzigen Stromversorgung erklärt wurde. In Fig. 9 wird der Schaltungsausgangs-Spannungspegel am Knoten OUT9B um ein VBE vom Pegel am Knoten OUT9A heruntergeschaltet. OUT9A ist der allgemeine Knoten, der für die NOR-Operation von allen in den Figuren 3 bis 8 beschriebenen Schaltungen verwendet wird. Diese Spannungsverschiebung nach unten ermöglicht die Einführung eines weiteren UND-Logikblocks LB1, der mit der Basis von zumindest einem Eingangstransistor des Blocks LB verbunden ist, der die NOR-Funktion ausführt. Dieser UND-Block LB1 wird einfach aus Gleichrichtelementen hergestellt, die mit einer Rull-up-Stromvorrichtung belastet werden. Fig. 9 zeigt zum Beispiel die Dioden D91 und D92, die mit einem Widerstand R91 belastet werden, der mit der zweiten Versorgungsspannung VC verbunden ist. Die Gruppe der Dioden führt eine UND-Funktion aus, die mit der NOR-Funktion der Schaltungen kombiniert werden kann, um, auf Kosten einer kleinen Verzögerung und einer erhöhten Verlustleistung, die gewünschte AOI-Funktion zu erhalten. Die Flexibilität ist maximal, da beide Arten von Ausgängen OUT9A und OUT9B unabhängig voneinander benutzt werden können. Mit anderen Worten können jedwede Schaltungen der Figuren 3 bis 7, die gemäß den Lehren der Schaltung 90 implementiert sind, wo immer anwendbar (insbesondere mit einer einzigen Stromversorgung) gemischt und miteinander verbunden werden. Sie sind vollständig kompatibel, sofern das Bauelement TD vorhanden ist.
• Bei der Schaltung 90 bieten die durch logisches UND verknüpften Eingangssignale, wie sie beispielsweise vom Block LB1 geliefert werden, den Schaltungen der vorliegenden Erfindung eine leistungsfähigere Logikfunktion auf eine sehr flexible Weise und mit nur sehr geringen Abstrichen bei der Verzögerung, der Leistungsfähigkeit und der beanspruchten Fläche. Die Schaltung 90 enthält alle grundlegenden Logikfunktionen der Bibliothek, beispielsweise NOR, NAND, INVERSION..., die für den Schaltungsentwickler notwendig sind. Es sei darauf hingewiesen, daß der Block LB1 auf verschiedene Arten unter Verwendung verschiedener Bauelemente, wie beispielsweise SBDs, Hochgeschwindigkeits-PNPs oder mit einer Diode verbundener NPN-Transistoren, ausgeführt sein kann.
• Die selbstreferenzierte, als NOR-Gatter ausgeführte Gegentaktschaltung mit Stromschalter und drei Eingängen von Fig. 3 wurde mit der herkömmlichen CSEF-NOR-Gatterschaltung mit drei Eingängen von Fig. 1 verglichen, wobei beide zum Vergleich denselben Bedingungen unterworfen wurden, einschließlich einer ähnlichen Verlustleistung von ca. 1,5 mW pro Gatter unter denselben nominalen Lastbedingungen (C1 = 0,24 pF).
• Die Ergebnisse der Simulationen sind in der folgenden Tabelle aufgeführt: Re.-Schaltung Durchschnittl. Verzögerung (psec) Verlustleistung (mw) Verzögerung x Leistung
• Wenn man den Beschleunigungskondensator 0 von 50 fF in der Schaltung von Fig. 3 hinzufügt, erhält man eine weitere 12prozentige Verbesserung der in der Tabelle angegebenen Zahlen.
• Diese Zahlen zeigen nicht nur eine große Verbesserung bei der Geschwindigkeit, sondern auch eine weitaus bessere Symmetrie der Anstiegsverzögerungszeit (Rd) und der Abfallverzögerungszeit (Fd) der Schaltungsausgangssignale VOUT3 im Verhältnis zu VOUT1.
• Dies geht aus Fig. 10 klar hervor, die typische Signalformen der mit 100 beziehungsweise 101 gekennzeichneten Schaltungsausgangssignale für die Schaltungen von Fig. 1 und Fig. 3 zeigt, die deutlich insbesondere die gut ausgeglichenen Verzögerungen veranschaulichen, die in der Schaltung von Fig. 3 erreicht werden.
• Diese Simulationen zeigen insbesondere, daß:
• - der echte Gegentakt-Ausgangspuffer der vorliegenden Erfindung eine Geschwindigkeitsverbesserung um den Faktor 2 bis 2,5 gegen- über dem herkömmlichen Emitterfolger-Ausgangspuffer der CSEF- Schaltungen bei derselben Verlustleistung in allen Ausführungsformen der vorliegenden Erfindung bieten kann, weil der Pull- down-Transistor TDN stark angesteuert wird. Dieser Vorteil sollte mit Heteroübergangs-Transistoren, die höhere Grenzfrequenzen haben als Homoübergangs-Transistoren, aufgrund der hohen Geschwindigkeit, die für den Betrieb des in einer Inverter-Konfiguration angeschlossenen Pull-down-Transistors TDN erforderlich ist, noch ausgeprägter sein;
• - gut ausgeglichene Anstiegs-/Abfallverzögerungszeiten erreichbar sind, weil die beiden Phasen (PHASENGLEICH und PHASEN- VERSCHOBEN) der Signale, die den Gegentaktpuffer dazwischen steuern, auf ähnliche Weise behandelt werden. In der Schaltung von Fig. 3 haben der obere und der untere Pfad dieselbe Länge, d.h. der Inverter (Transistor TDN) steuert einen Emitterfolger (Transistor TUP) im oberen Teil der Schaltung 30 an, und der Emitterfolger (Transistor TUP) steuert einen Inverter (Transistor TDN) im unteren Teil der Schaltung 30 an.
• Das Konzept der vorliegenden Schaltungsfamilie ist besonders vom Standpunkt der Rauschfestigkeit aus attraktiv, wenn sie mit standardmäßigen und modernen SPL-Schaltungen verglichen wird, da sie das Prinzip eines relativ hohen Schwellenwertes für die Schaltvorgänge aufrechterhält, sowie aufgrund ihrer Fähigkeit, die Referenzspannungen intern zu erzeugen. Im ganzen betrachtet, verfügt die vorliegende Schaltungsfamilie über die gewünschte Vielseitigkeit und die gewünschten Geschwindigkeitsmerkmale, die für die kommenden weiterentwickelten Rechner der oberen Leistungsklasse erforderlich sind.

Claims (7)

1. Emittergekoppelte Logikschaltung (30) mit voller Spannungskompatibilität zwischen Eingangs- und Ausgangslogikpegel, die folgendes enthält:

a) einen Vorverstärker (31), der im wesentlichen aus einem Logikblock (LB) besteht, der reihen-/parallelgeschaltete Eingangstransistoren (T1, T2, T3) enthält, die von logischen Eingangssignalen (E1, E2, E3) angesteuert werden, welche zwischen hohen und niedrigen Logikpegeln umschalten, um die gewünschte Logikfunktion der Schaltung auszuführen, und zwischen einem ersten und einem zweiten Ausgangsknoten (M, N) angeschlossen sind; der erste Ausgangsknoten (M) ist mit einer ersten, an eine erste Versorgungsspannung (VEE1) angeschlossenen Stromquelle (I) verbunden; der zweite Ausgangsknoten (N) mit einem an eine zweite Versorgungsspannung (VC) angeschlossenen Lastelement (R1) verbunden ist; der Vorverstärker (31) liefert weitgehend gleichzeitige und komplementäre erste und zweite Ausgangslogiksignale (S, ), die an dem ersten und dem zweiten Ausgangsknoten anliegen; und

b) eine Gegentakt-Ausgangspufferstufe (32), die aus zwei aktiven Pull-up- und Pull-down-Transistoren (TUP, TDN) besteht, die in Reihe zwischen der zweiten (VC) und der dritten Versorgungsspannung (VEE2 ist typischerweise Masse) geschaltet sind, wobei der Schaltungsausgangsknoten (OUT3) dazwischengekoppelt ist; der Basisknoten (B) des Pull-down-Transistors wird von dem ersten Ausgangssignal an dem ersten Knoten über ein Kopplungsmittel (TC) angesteuert, das im wesentlichen aus einem mit ersten, zweiten und dritten Elektroden versehenen Koppeltransistor besteht; wobei die dritte Elektrode die Basiselektrode ist; die Basis des Pull- up-Transistors wird von den zweiten Ausgangssignalen an dem zweiten Ausgangsknoten (N) angesteuert;

dadurch gekennzeichnet, daß die dritte Basiselektrode des Koppeltransistors durch eine Verbindung zu einem Zwischenpunkt eines für den Koppeltransistor geeigneten Spannungsteilers mit Wechselstrom variabel vorgespannt ist, der aus einem ersten, mit der zweiten Versorgungsspannung (VC) verbundenem Widerstand (RC) und einem zweiten, mit dem Basisknoten des Pull-down-Transistors verbundenem Widerstand (RT) besteht, so daß sich das an die Basiselektrode angelegte Potential von der Masse unterscheidet und eine schnelle Wechselspannungs-Signalübertragung zwischen dem ersten Ausgangsknoten und dem Basisknoten erlaubt, da das Potential an jeder der Elektroden gleichzeitig variieren kann.

2. ECL-Schaltung nach Anspruch 1, die des weiteren ein Antisättigungsmittel enthält, das aus einem Begrenzungstransistor (TCL) besteht, dessen Emitter mit dem Kollektor des Pull-down-Transistors (TDN) verbunden ist; die Basis ist mit einer Abgriffstelle des Spannungsteilers oder mit einer Referenzspannung (VR) verbunden und der Kollektor ist mit dem Basisknoten verbunden.

3. ECL-Schaltung nach Anspruch 1 oder 2, wobei das Kopplungsmittel des weiteren ohmsche Mittel (RC2) enthält.

4. ECL-Schaltung nach jedem Anspruch 1 bis 3, wobei der zweite Widerstand gleich Null ist, so daß die dritte Basiselektrode direkt mit dem Basisknoten (B) des Pull-down-Transistors (TDN) verbunden ist.

5. ECL-Schaltung nach Anspruch 4, wobei der Kollektor-Basis- Übergang des Pull-down-Transistors kurzgeschlossen ist.

6. ECL-Schaltung nach jedem obengenannten Anspruch, wobei eine Pegelumsetzer-Einheit (TD) zwischen dem Schaltungsausgangsknoten (OUT4, Fig. 4) und dem Kollektor des Pull-down-Transistors (TDN) angeschlossen ist.

7. ECL-Schaltung nach jedem obengenannten Anspruch, wobei ein Beschleunigungskondensator (C) zwischen dem ersten Ausgangsknoten (M) und dem Basisknoten (B) des Pull-down-Transistors (TDN) angeschlossen ist.