发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种低压差线性稳压电路、低压差线性稳压器及电子芯片,用于解决相关技术中不能防止输出功率管进入深饱和状态的问题。
为实现上述目的及其他相关目的,本发明提供一种低压差线性稳压电路,包括:误差放大电路、缓冲电路、输出功率管、反馈网络和抗饱和电路,所述输出功率管包括NPN型三极管;
所述误差放大电路的第一输入端连接基准电压,所述误差放大电路的第二输入端通过所述反馈网络与所述低压差线性稳压电路的输出端连接,所述误差放大电路的输出端通过所述缓冲电路与所述输出功率管的基极连接;
所述输出功率管的发射极连接负电源,所述输出功率管的集电极为所述低压差线性稳压电路的输出端;
所述反馈网络,用于根据所述低压差线性稳压电路的输出电压,输出反馈电压至所述误差放大电路的第二输入端;
所述抗饱和电路的第一端连接所述缓冲电路,所述抗饱和电路的第二端连接所述低压差线性稳压电路的输出端,所述抗饱和电路用于当所述输出功率管处于饱和状态时,对所述输出功率管的BC结电压进行钳位。
可选的,所述缓冲电路包括缓冲器,所述缓冲器包括第一三极管、第二三极管、第一电流源和第二电流源;
所述误差放大电路的输出端连接所述第一三极管的基极,所述第一三极管的发射极分别连接所述第一电流源的输出端、所述抗饱和电路的第一端和所述第二三极管的基极;
所述第二三极管的发射极分别与所述第二电流源的输入端和所述输出功率管的基极连接;
所述第一电流源的输入端、所述第二三极管的集电极接地;
所述第一三极管的集电极、所述第二电流源的输出端接负电源。
可选的,所述第一三极管包括PNP型三极管,所述第二三极管为NPN型三极管。
可选的,所述抗饱和电路包括第一二极管和第二二极管,所述第一二极管的阳极分别与所述第一三极管的发射极和所述第二三极管的基极连接,所述第一二极管的阴极连接所述第二二极管的阳极,所述第二二极管的阴极连接所述输出功率管的集电极。
可选的,还包括:
当所述输出功率管处于饱和状态时,分别获取所述输出功率管的当前BC结电压、所述第二三极管的BE结电压、预设BC结电压、第一二极管的第一正向导通电压、第二二极管的第二正向导通电压;
根据所述当前BC结电压、预设BC结电压和所述BE结电压,调整所述第一二极管和/或所述第二二极管的面积。
可选的,所述抗饱和电路包括第四三极管和第五三极管,所述第四三极管为NPN型三极管,所述第五三极管为PNP型三极管,所述第四三极管的基极分别与所述第一三极管的发射极、所述第二三极管的基极、所述第四三极管的集电极连接,所述第四三极管的发射极连接所述第五三极管的集电极,所述第五三极管的发射极分别与所述输出功率管的集电极、所述第五三极管的集电极连接。
可选的,还包括:
当所述输出功率管处于饱和状态时,分别获取所述输出功率管的当前BC结电压、所述第二三极管的BE结电压、预设BC结电压、第四三极管的第三正向导通电压、第五三极管的第四正向导通电压;
根据所述当前BC结电压、预设BC结电压和所述BE结电压,调整所述第四三极管和/或所述第五三极管的面积。
可选的,所述反馈网络包括第一电阻和第二电阻,所述第二电阻的第一端连接所述低压差线性稳压电路的输出端,所述第二电阻的第二端分别与所述第一电阻的第一端、所述误差放大电路的第二输入端连接,所述第一电阻的第二端接地。
本发明还提供了一种低压差线性稳压器,包括如上述任一项实施例所述的低压差线性稳压电路。
本发明还提供了一种电子芯片,包括上述任一项实施例所述的低压差线性稳压器。
如上所述,本发明提供的一种低压差线性稳压电路、低压差线性稳压器及电子芯片具有以下有益效果:
该低压差线性稳压电路包括:误差放大电路的第一输入端连接基准电压,误差放大电路的第二输入端通过反馈网络与低压差线性稳压电路的输出端连接,误差放大电路的输出端通过缓冲电路与输出功率管的基极连接,输出功率管的发射极连接负电源,输出功率管的集电极为低压差线性稳压电路的输出端,反馈网络,用于根据低压差线性稳压电路的输出电压,输出反馈电压至误差放大电路的第二输入端,抗饱和电路的第一端连接缓冲电路,抗饱和电路的第二端连接低压差线性稳压电路的输出端,抗饱和电路用于当输出功率管处于饱和状态时,对输出功率管的BC结电压进行钳位,通过抗饱和电路的设置,可以实现当输出功率管达到饱和状态时,对输出功率管的BC结电压进行钳位,使得输出功率管BC结电压保持在某一固定电压值,防止输出功率管进一步饱和进入深度饱和状态,进而避免了因输出功率管进入深度饱和状态使得电路效率降低,发热,影响性能甚至烧毁电路的问题。该低压差线性稳压电路结构简单,设计复杂度、成本均较低。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本发明可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本发明所能产生的功效及所能达成的目的下,均应仍落在本发明所揭示的技术内容能涵盖的范围内。
实施例一
本发明实施例提供一种低压差线性稳压电路,参见图1,包括误差放大电路1、缓冲电路2、输出功率管Q3、反馈网络4和抗饱和电路5,输出功率管Q3包括NPN型三极管;
误差放大电路1的第一输入端连接基准电压VREF,误差放大电路1的第二输入端通过反馈网络4与低压差线性稳压电路的输出端连接,误差放大电路1的输出端通过缓冲电路2与输出功率管Q3的基极连接;
输出功率管Q3的发射极连接负电源VEE,输出功率管Q3的集电极为低压差线性稳压电路的输出端;
反馈网络4,用于根据低压差线性稳压电路的输出电压VOUT,输出反馈电压VFB至误差放大电路1的第二输入端;
抗饱和电路5的第一端连接缓冲电路2,抗饱和电路5的第二端连接低压差线性稳压电路的输出端,抗饱和电路5用于当输出功率管Q3处于饱和状态时,对输出功率管Q3的BC结电压进行钳位。
可选的,缓冲电路用于增强误差放大电路的输出信号的驱动能力,降低输出功率管Q3基极的等效阻抗。
可选的,误差放大电路用于比较反馈电压VFB和基准电压VOUT,基于比较的结果通过缓冲电路控制输出功率管的工作状态。
可选的,继续参见图1,反馈网络的第三端和缓冲电路的第四端均接地GND,缓冲电路的第五端连接负电源VEE。在一些实施例中,参见图2,缓冲电路2包括缓冲器BUFFER,该缓冲器BUFFER包括第一三极管Q1、第二三极管Q2、第一电流源I1和第二电流源I2;
误差放大BUFFER的输出端连接第一三极管Q1的基极,第一三极管Q1的发射极分别连接第一电流源I1的输出端、抗饱和电路5的第一端和第二三极管Q2的基极;
第二三极管Q2的发射极分别与第二电流源I2的输入端和输出功率管Q3的基极连接;
第一电流源I1的输入端、第二三极管Q2的集电极接地;
第一三极管Q1的集电极、第二电流源I2的输出端接负电源VEE。
可选的,第一三极管包括PNP型三极管,第二三极管为NPN型三极管。
在一些实施例中,继续参见图2,抗饱和电路5包括第一二极管D1和第二二极管D2,第一二极管D1的阳极分别与第一三极管Q1的发射极和第二三极管Q2的基极连接,第一二极管D2的阴极连接第二二极管D2的阳极,第二二极管D2的阴极连接输出功率管Q3的集电极。
在一些实施例中,低压差线性稳压电路还包括:
当输出功率管处于饱和状态时,分别获取输出功率管的当前BC结电压、第二三极管的BE结电压、预设BC结电压、第一二极管的第一正向导通电压、第二二极管的第二正向导通电压;
根据当前BC结电压、预设BC结电压和BE结电压,调整第一二极管和/或第二二极管的面积。
需要说明的是,若当前BC结电压大于预设BC结电压,需要降低当前BC结电压,则可以通过增大第一二极管的面积、增大第二二极管的面积、同时增加第一、二二极管的面积来实现。若当前BC结电压小于预设BC结电压,需要增加当前BC结电压,则可以通过减少第一二极管的面积、减少第二二极管的面积、同时减少第一、二二极管的面积来实现。
通过调整第一二极管的面积,可以调整第一二极管的第一正向导通电压,通过调整第二二极管的面积,可以调整第二二极管的第二正向导通电压,基于第一、二正想导通电压的总和的变化,可以调整输出功率管的BC结电压,进而调整输出功率管的饱和深度。
需要说明的是,预设BC结电压可以是本领域技术人员根据需要设定的合理的电压值,在此不做限定。
当低压差线性稳压电路正常工作时,输出功率管Q3处于非饱和状态,输出功率管Q3的集电极电压大于输出功率管Q3的基极电压,第一二极管D1和第二二极管D2均不导通,不消耗电流。当负电源VEE电压升高到接近或者大于设定的输出电压时,输出功率管Q3进入饱和状态,输出功率管Q3的集电结正偏,此时第一二极管D1和第二二极管D2支路导通,将输出功率管Q3的BC结电压VBC(Q3)钳位在固定值,可以防止输出功率管Q3进入深饱和状态。
根据图2中的连接关系:
VBC(Q3)=VD(D1)+VD(D2)-VBE(Q2) (1)
其中,VD(D1)、VD(D2)分别为D1、D2的正向导通电压,VBE(Q2)为Q2的BE结电压。
输出功率管Q3的BC结电压保持不变,表明在输出功率管Q3的基极电压固定的情况下,输出功率管Q3的集电极电压不会进一步减小,因此输出功率管Q3的基极电流不会明显增大,从而避免了功耗激增和效率的显著降低。同时,对于PN结隔离的标准双极工艺,本发明的抗饱和电路5有效地避免了大电流流入输出功率管Q3的衬底而可能导致的电路性能退化或者功能失效问题。
从公式(1)可以看出,饱和状态下输出功率管Q3的BC结电压可以通过改变第一、二二极管的面积进行调整,增大第一二极管D1和第二二极管D2中至少之一的面积,可以减小该二极管正向导通电压,从而减小输出功率管Q3的BC结电压,降低输出功率管Q3的饱和深度;反之则可以增加输出功率管Q3饱和深度。输出功率管Q3的饱和深度越深,意味着输出功率管Q3的集电极电压越接近输出功率管Q3的发射极电压(负电源VEE电压),这有利于减小低压差线性稳压电路的压差。
在一些实施例中,参见图3,抗饱和电路5包括第四三极管Q4和第五三极管Q5,第四三极管Q4为NPN型三极管,第五三极管Q5为PNP型三极管,第四三极管Q4的基极分别与第一三极管Q1的发射极、第二三极管Q2的基极、第四三极管Q4的集电极连接,第四三极管Q4的发射极连接第五三极管Q5的集电极,第五三极管Q5的发射极分别与输出功率管Q3的集电极、第五三极管Q5的集电极连接。
其中,第四三极管Q4和第五三极管Q5被接成了二极管的形式。
在一些实施例中,低压差线性稳压电路还包括:
当输出功率管处于饱和状态时,分别获取输出功率管的当前BC结电压、第二三极管的BE结电压、预设BC结电压、第四三极管的第三正向导通电压、第五三极管的第四正向导通电压;
根据当前BC结电压、预设BC结电压和BE结电压,调整第四三极管和/或第五三极管的面积。
根据图3中的连接关系:
VBC(Q3)=VD(Q5)+VD(Q4)-VBE(Q2) (2)
其中,VD(Q5)、VD(q4)分别为Q5、Q4的正向导通电压,VBE(Q2)为Q2的BE结电压。
输出功率管Q3的BC结电压保持不变,表明在输出功率管Q3的基极电压固定的情况下,输出功率管Q3的集电极电压不会进一步减小,因此输出功率管Q3的基极电流不会明显增大,从而避免了功耗激增和效率的显著降低。同时,对于PN结隔离的标准双极工艺,本发明的抗饱和电路5有效地避免了大电流流入输出功率管Q3的衬底而可能导致的电路性能退化或者功能失效问题。
从公式(2)可以看出,饱和状态下输出功率管Q3的BC结电压可以通过改变第四、五三极管的面积进行调整,增大第四三极管Q4和第五三极管Q5中至少之一的面积,可以减小该三极管正向导通电压,从而减小输出功率管Q3的BC结电压,降低输出功率管Q3的饱和深度;反之则可以增加输出功率管Q3饱和深度。输出功率管Q3的饱和深度越深,意味着输出功率管Q3的集电极电压越接近输出功率管Q3的发射极电压(负电源VEE电压),这有利于减小低压差线性稳压电路的压差。
在一些实施例中,由于第五三极管Q5是PNP型三极管,其发射极到集电极之间的击穿电压较高,远大于5V~7V的NPN发射极到集电极的击穿电压,一般可以达到工艺的极限耐压,比如12V、40V等。故,当输出电压VOUT与负电源VEE电压差值超过7V时,第五三极管Q5不会被击穿,因此可以避免因输出电压VOUT与负电源VEE电压差值较大带来的器件耐压问题。
在一些实施例中,参见图2和图3,反馈网络4包括第一电阻R1和第二电阻R2,第二电阻R2的第一端连接低压差线性稳压电路的输出端,第二电阻R2的第二端分别与第一电阻R1的第一端、误差放大电路1的第二输入端连接,第一电阻R1的第二端接地GND。
在一些实施例中,继续参见图2和图3,误差放大电路1包括误差放大器EA,基准电压VREF连接误差放大器EA的反向输入端;误差放大器EA的正向输入端VFB连接第一电阻R1和第二电阻R2的公共端,误差放大器EA的输出端连接缓冲器BUFFER的输入端,即三极管Q1的基极。
本发明实施例还提供了一种低压差线性稳压器LDO,该LDO包括如上述任一项实施例所述的低压差线性稳压电路。
本发明实施例还提供了一种电子芯片,包括如上述任一项所述的低压差线性稳压器LDO。
本发明实施例提供了一种低压差线性稳压电路,包括:误差放大电路的第一输入端连接基准电压,误差放大电路的第二输入端通过反馈网络连接低压差线性稳压电路的输出端,误差放大电路的输出端通过缓冲电路连接输出功率管的基极,缓冲电路,用于增强误差放大电路的输出信号的驱动能力,降低输出功率管基极的等效阻抗,输出功率管的发射极连接负电源,输出功率管的集电极为低压差线性稳压电路的输出端,反馈网络,用于根据低压差线性稳压电路的输出电压,输出反馈电压至误差放大电路的第二输入端,误差放大电路,用于比较反馈电压和基准电压,基于比较的结果通过缓冲电路控制输出功率管的工作状态,抗饱和电路的第一端连接缓冲电路,抗饱和电路的第二端连接低压差线性稳压电路的输出端,抗饱和电路用于当输出功率管处于饱和状态时,对输出功率管的BC结电压进行钳位,通过抗饱和电路的设置,可以实现当输出功率管达到饱和状态时,对输出功率管的BC结电压进行钳位,使得输出功率管BC结电压保持在某一固定电压值,防止输出功率管进一步饱和进入深度饱和状态,进而避免了因输出功率管进入深度饱和状态使得电路效率降低,发热,影响性能甚至烧毁电路的问题。该低压差线性稳压电路结构简单,设计复杂度、成本均较低。
可选的,抗饱和电路包括第一、二二极管,通过控制当输出功率管进入饱和状态时,第一、二二极管处于导通状态,其余情况该第一、二二极管处于截止状态,可以通过较为简单的电路构造,防止输出功率管的进入深度饱和状态。同时,可以通过调整第一、二二极管中至少之一的面积,进而调整第一、二二极管的总正向导通电压,来方便的调整输出功率管的饱和深度。
可选的,抗饱和电路包括第四、五三极管,其中第四三极管的基极与其集电极连接,第五三极管的基极与其发射极连接,使得第四、五三极管接成二极管的模式,通过控制当输出功率管进入饱和状态时,第四、五三极管处于导通状态,其余情况该第四、五三极管处于截止状态,可以通过较为简单的电路构造,防止输出功率管的进入深度饱和状态。同时,可以通过调整第四、五三极管中至少之一的面积,进而调整第四、五三极管的总正向导通电压,来方便的调整输出功率管的饱和深度。此外,由于第五三极管是PNP型三极管,其发射极到集电极之间的击穿电压较高,远大于5V~7V的NPN型三极管发射极到集电极的击穿电压,一般可以达到工艺的极限耐压,比如12V、40V等。因此,当输出电压VOUT与负电源VEE电压差值超过7V时,第五三极管Q5不会被击穿,安全可靠性更佳。
本发明提供的一种低压差线性稳压器,采用本发明提供的低压差线性稳压电路,结构简单、设计复杂度低、成本低,且占用芯片面积小,可以实现在不显著增加芯片面积的前提下方便地调节输出功率管的饱和深度。
本发明提供的一种电子芯片,采用本发明提供的低压差线性稳压器,可以提升芯片效率、降低芯片发热、烧毁芯片的风险、提升芯片性能。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。