DE3875870T2

DE3875870T2 - Cmos/ecl konverter-ausgangspufferschaltung.

Info

Publication number: DE3875870T2
Application number: DE8888307569T
Authority: DE
Inventors: Bernard Lee Morris
Original assignee: American Telephone and Telegraph Co Inc
Current assignee: AT&T Corp
Priority date: 1987-08-25
Filing date: 1988-08-16
Publication date: 1993-03-18
Anticipated expiration: 2008-08-17
Also published as: EP0305098A3; JPH0770983B2; US4912347A; KR890004500A; JPS6462016A; EP0305098A2; KR910008520B1; DE3875870D1; EP0305098B1

Description

Die Erfindung betrifft Schaltungen zur Umwandlung von logischen Eingangssignalen einer komplementären Metall-Oxid-Halbleiter-(CMOS)-Logik in logische Signale einer emittergekoppelten Logik (ECL).
Die emittergekoppelte Logik (ECL) ist die bevorzugte logische Familie für einen Betrieb mit hoher Geschwindigkeit. So wird z. B. bei den schnellsten Computern in den rechenintensiven Komponenten die ECL verwendet. Im Gegensatz dazu ist die komplementäre Metall-Oxid-Halbleiter-(CMOS)-Logik als logische Familie für niedrige Geschwindigkeit und niedrige Leistung gedacht. In letzter Zeit sind jedoch CMOS-Schaltungen vom Design und der Technologie her mit der ECL bezüglich der hohen Geschwindigkeit etwa vergleichbar, während die CMOS-Logik bei der geringen Leistung verbleibt. Da logische CMOS-Schaltungen sich den Geschwindigkeiten der ECL- Schaltungen nähern, und zwar in neuen Schaltungen als auch in einer Umgestaltung bestehender Ausführungsformen, würde die Verwendung von logischen CMOS-Schaltungen in der ECL auch unter Hinnahme kleiner Nachteile sinnvoll sein, wobei jedoch auch die geringere Verlustleistung einen zusätzlichen Vorteil erbringt. Die geringe Verlustleistung der CMOS-Logik erlaubt eine größere Integrationsdichte, wodurch kompakte Systeme hergestellt werden können. Bei der Umgestaltung bestehender Ausführungsformen, bei denen die ECL durch die CMOS-Logik ersetzt wird, bleiben die genannten Vorteile erhalten, doch häufig erfordert die CMOS- Logik noch eine Schnittstellenanpassung an bestehende, z. B. periphere ECL-Schaltungen. Das macht eine Umwandlung von logischen Pegeln der ECL (etwa -0,9 V für eine logische Eins und -1,8 V für eine logische "Null") in logische Pegel der CMOS-Logik (typisch größer als "Eins", wobei die halbe Spannung für eine logische "Eins" und weniger als die halbe Spannung für die logische "Null" steht) mittels eines Eingangspuffers und eine Rückumwandlung der logischen Pegel der CMOS- Logik in logische Pegel der ECL mittels eines Ausgangspuffers erforderlich.
Eine Ausführungsform eines derartigen CMOS-zu-ECL-Ausgangspuffers ist in der US-A-4 656 372 beschrieben. Der Ausgangspuffer gemäß Fig. 1 des Dokuments weist vier in Serie geschaltete Feldeffekttransistoren (FETs), ähnlich wie bei einem konventionellen CMOS-Inverter auf, wobei zwei der FETs (22, 23) für eine Pegelverschiebung einer Ausgangsspannung geeignet sind. Die in Serie geschalteten FETs erhöhen die Ausgangsimpedanz, wodurch die Geschwindigkeit des Puffers reduziert wird. Ferner ist die Schaltung auf eine Versorgungsspannung von -3 V anstatt der Standardspannung von -4,5 bis 5,2 V begrenzt, wobei überdimensionierte FETs eine genügende Stromversorgung sicherstellen.
Eine andere Ausführungsform eines CMOS-zu-ECL-Ausgangspuffers ist der US- A-4 645 951 zu entnehmen. In der einfachsten Ausführung (Fig. 2) beaufschlagt das logische Signal einer CMOS-Logik 20 den Feldeffekttransistor F5. Der Transistor F5 arbeitet als Schalter zur selektiven Ankopplung der Stromquelle Is an den Widerstand R5 und die Basis des Ausgangstransistors Q5. Bei leitendem Transistor F5 wird der durch den Strom der Stromquelle Is hervorgerufene Spannungsabfall am Widerstand R5 von dem Transistor 5 gepuffert, um den einer logischen "Null" der ECL entsprechenden Pegel an den Emitter des Transistors Q5 bereitzustellen. Wenn der Transistor F5 nicht leitend ist, zieht der Widerstand R5 die Basis des Transistors Q5 hoch, derart, daß an dem Emitter des Transistors Q5 die logische "Eins" der ECL ansteht. Wenn der Widerstand R5 zuverlässig die Basis des Transistors Q5 hochzieht, wird die Geschwindigkeit des Ausgangspuffers beeinträchtigt, und zwar durch die Zeit für die Ladung der parasitären Kapazitäten der Transistoren F5 und Q5, wobei diese Zeit auch von dem Widerstand R5 bestimmt wird.
Ein weiterer Ausgangspuffer zwischen einer CMOS-Logik und einer ECL ist in Fig. 4 der US-A-4 437 171 dargestellt. Diese komplexe Schaltung benutzt den Spannungsabfall an den Serienwiderständen 70 und 71 zur Bereitstellung einer Ausgangsspannung für eine logische "Null" an der ECL. Dabei ist die der logischen "Null" entsprechende Ausgangsspannung abhängig von der Versorungs-Eingansspannung (Vee), was eine genaue Regelung der Versorgungsspannung Vee erforderlich macht.
Die bekannten Werte der logischen Spannungspegel für die ECL sind stark eingegrenzt, und zur Optimierung der Geschwindigkeit der Schnittstellenschaltungen zwischen einer CMOS-Logik und einer ECL müssen die Spannungswerte der ECL in engen Grenzen gehalten werden. So ist die Spannungsdifferenz zwischen der logischen "Eins" und der logischen "Null" sehr klein und auch im wesentlichen invariant gegenüber der Temperatur. Die Ausgangsspannung der bekannten Ausgangspuffer ändert sich jedoch mit der Temperatur und variiert mit den Herstellungsbedingungen. Der Ausgangspuffer nach der bereits genannten US-A-4 645 951 weist z. B. diese Probleme auf. Allein das Herstellungsverfahren bedingt einen weiten Bereich von 30 bis 50% für den Widerstandswert des Lastwiderstands R5. Dies verursacht bei einem konstanten Strom der Stromquelle Is entsprechende Änderungen der Ausgangsspannung, welche die logische "Null" für die ECL darstellen. Diese Änderungen in der Ausgangsspannung können die Spannung für die logische "Null" der ECL und die Spannungsdifferenz zwischen den logischen Pegeln übersteigen.
Fig. 2 der US-A-4 533 842 zeigt eine Stromquelle, welche die Änderungen der Widerstandswerte des genannten Lastwiderstands ausgleichen. Der Transistor 36, der Widerstand 47 und die Spannungsquelle Vcs bilden eine Konstantstromquelle, während der Strom durch den Kollektor des Transistors 36 von der Spannung Vcs und den Widerstand 47 bestimmt wird. Der Transistor 36 ist jedoch ein bipolares Bauelement, und zur Sicherstellung eines Hochgeschwindigkeitsbetriebs darf der Kollektorstrom des Transistors 36 nicht auf den Wert "Null" fallen; in diesem Fall würde der Transistor 36 in die Sättigung gehen. Für eine wesentliche Erholungszeit ist jedoch ein Stromrückfluß in den Transistor 36 erforderlich. Daher schaltet eine Differentialstufe aus den Transistoren 32 und 33 den Strom des Transistors 36 zwischen ihnen durch entsprechende Widerstände 44, 45, um einen konstanten Strom durch den Transistor 36 aufrechtzuerhalten. Da ständig ein großer Strom in dem Transistor 35 fließt, ist diese Stromquelle mit einer hohen Verlustleistung behaftet. Bei einer großen Anzahl von Ausgangsstufen in einem Chip muß daher eine große Verlustleistung abgeführt werden.
Eine andere Möglichkeit zur Stabilisierung der Ausgangsspannung zeigt die US-A-4 656 375 auf. Hier wird ein unbenutztes ECL-Gate verwendet, um die Versorgungsspannung (Va, Vb) für einen konventionellen CMOS-Inverter zu erzeugen, der als Ausgangspuffer zwischen einer CMOS-Logik und einer ECL liegt. Dieser Ausgangspuffer weist jedoch die gleichen Nachteile wie die bereits beschriebene Ausführungsform nach der US-A-4 656 372 auf. Ein zusätzlicher Nachteil besteht darin, daß mehrere Versorgungsspannungen benötigt werden, nämlich Vcc, Vss und Vee, ebenso wie Va und Vb. Die Vielzahl von Stromversorgungen verdichtet nachteilig die Anzahl der für die Datensignale verfügbaren Anschlußstifte usw. für ein die Schaltung enthaltendes Gehäuse. Ferner ist zusätzlich die Filterung der externen Stromversorgung erforderlich (1 Mikrofarad Kapazitäten).
Die Erfindung ist eine Schaltung, wie sie in Anspruch 1 beansprucht wird.
Bei einem Ausführungsbeispiel der Erfindung ermöglicht eine an einem ECL- Ausgangspuffer gekoppelte CMOS-Schaltung eine niedrige Übertragungsverzögerung, eine niedrige Verlustleistung, eine im wesentlichen von der Versorgungsspannung unabhängige ECL-Ausgangsspannung und auch eine bessere Wirksamkeit bei Veränderungen der Bauelement- Charakteristiken. Der Puffer wandelt CMOS-Loglk-Eingangssignale in ECL- Ausgangssignale an den Ausgangsknoten um und weist folgende Komponenten auf: eine Stromquelle zwischen einer ersten Spannungsquelle und einem ersten Feldeffekttransistor eines ersten Leitfähigkeitstyps zur selektiven Kopplung der Stromquelle an einen mittleren Knoten, wobei der Feldeffekttransistor auf die CMOS-Eingangssignale anspricht; einen ersten Widerstand mit einem vorgegebenen Widerstandswert zwischen einer zweiten Spannungsquelle und dem mittleren Knoten; einen bipolaren Transistor mit Basis, Kollektor und Emitter, wobei der Kollektor mit der zweiten Spannungsquelle, die Basis mit dem mittleren Knoten und der Emitter mit einem Ausgangsknoten verbunden ist, und einen zweiten Feldeffekttransistor eines zweiten Leitfähigkeitstyps zur selektiven Kopplung des mittleren Knotens mit der zweiten Spannungsquelle, wobei der zweite Feldeffekttransistor auf die CMOS-Eingangslogiksignale anspricht. Der zweite Feldeffekttransistor ist zu dem ersten Widerstand parallel geschaltet, um eine schnellere Umwandlung der Ausgangssignale der ECL- Logik von "Null" auf "Eins" zu ermöglichen.
Die Stromquelle erzeugt in dem Widerstand einen Strom, der zu einer an dem Widerstand abfallenden Spannung führt, die als ECL-Ausgangsspannung dem logischen Wert "Eins" entspricht. Der Strom der Stromquelle folgt also Änderungen des Widerstandswertes des ersten Widerstands, um die Spannungsdifferenz am Ausgang der ECL, die sich aus den Spannungswerten für die logische "Null" und die logische "Eins" ergibt, konstant zu halten. Ferner verbraucht die Stromquelle weniger Leistung als die bekannten Stromquellen und kann zum Betrieb mehrerer Ausgangspuffer eingesetzt werden.
Die Erfindung soll anhand der Zeichnungen näher erläutert werden. Es zeigen:
Fig. 1 eine Schaltung des Ausgangspuffers in schematischer Darstellung und
Fig. 2 eine in dem Ausgangspuffer gemäß Fig. 1 verwendete Stromquelle in schematischer Darstellung.
In Fig. 1 ist ein verbesserter komplementärer Metall-Oxid-Halbleiter (CMOS) für einen in emittergekoppelter Logik ausgeführten Ausgangspuffer 10 schematisch dargestellt. ECL-Schaltungen arbeiten mit einer Versorgungsspannung (Vcc) von im wesentlichen Null Volt oder Erde und einer negativen Spannung (Vss) mit einem Wert zwischen -4,5 und 5,2 V, wobei im Ausführungsbeispiel ein Wert von -5 V angenommen wurde. Die CMOS-Schaltungen werden üblicherweise mit einer Spannung von 5 V betrieben; bei kombinierten CMOS- und ECL-Schaltungen werden daher die ECL-Spannungsquellen verwendet, um eine weitere 5 V-Spannungsversorgung zu vermeiden. Im vorliegenden Fall arbeitet die dem Ausgangspuffer 10 vorgeschaltete CMOS-Logik (nicht dargestellt) mit Spannungen von im wesentlichen Null oder -5 V, wobei eine logische "Eins" einer Spannung von mehr als -2,5 V und eine logische "Null" einer Spannung von weniger als -2,5 V entspricht. Die logischen Signale der nicht dargestellten CMOS-Logik beaufschlagen einen CMOS-Inverter 12, der wiederum auf die Gates der Transistoren 14 und 16 einwirkt. Der Inverter 12 bewirkt eine logische Inversion, so daß der Ausgangspuffer 10 die ihn durchlaufenden Daten nicht invertiert. Auf den Inverter 12 kann jedoch verzichtet werden, wenn die vorgesehene logische Inversion in der CMOS-Logik oder irgendeiner, auch nicht dargestellten ECL-Schaltung, die an dem Ausgang des Puffers 10 gekoppelt ist, kompensiert wird. Die Transistoren 14, 16 sind so konfiguriert, daß sie einen CMOS-Inverter ähnlich dem Inverter 12 bilden. Anstatt den Transistor 16 an die Spannung Vss anzulegen, kann er auch mit der Stromquelle 17 verbunden werden, die ihrerseits an die Spannung Vss gekoppelt ist. Der Transistor 19 ist als Emitterfolger geschaltet, wobei der Kollektor auf dem Potential Vcc (Null Volt) liegt. Der Emitter des Transistors 19 folgt der Basisspannung, wenn diese kleiner ist als der Spannungsabfall an einer in Rückwärtsrichtung gepolten Diode, nämlich etwa 0,8 V. Der nicht zu dem Puffer 10 gehörende Widerstand 20 mit einem exemplarischen Widerstand von 50 Ohm dient als Lastwiderstand für den Puffer 10, um den Emitter auf eine negative Spannung zu legen. Der Widerstand 20 kann selbstverständlich durch eine als Last für den Puffer 10 dienende ECL-Schaltung ersetzt werden. Die Dioden 21, 22 sind Schutzdioden und dienen zum Klemmen irgendeiner elektrostatischen Entladung am Ausgang des Puffers, um diesen vor einem Defekt zu schützen.
Im folgenden soll die grundsätzliche Betriebsweise des Puffers 10 erläutert werden. Wenn am Eingang des Inverters 12 eine logische "Eins" ansteht, tritt an seinem Ausgang eine logische "Null" auf, wobei am Ausgang im wesentlichen die Versorgungsspannung liegt, für die im Ausführungsbeispiel ein Wert von -5 V angenommen wurde. Diese Spannung schaltet den Transistor 16 ab und macht den Transistor 14 leitend. Wenn der Transistor 14 leitend ist, liegt die Basis des Transistors 19 auf dem Potential Vcc. Ein relativ hoher Strom von annähernd 22 mA in dem Lastwiderstand 20, dem eine logische "Eins" an der ECL-Logik entspricht, und die begrenzte Stromverstärkung des Transistors 19 von weniger als 50 führen zu einem beachtlichen Stromfluß in die Basis des Transistors 19 und damit zu einem Spannungsabfall von 100 mV an der Parallelschaltung auf dem Widerstand 18 und dem Transistor 14. Aus der Basisspannung von 100 mV und dem Basis-Emitterspannungsabfall von 0,8 V des Transistors 19 ergibt sich am Emitter des Transistors 19 und damit am Ausgang des Puffers 10 eine Spannung von angenähert -0,9 V, die einer logischen "Eins" an der ECL entspricht. Wenn umgekehrt am Eingang des Inverters eine logische "Null" ansteht, ergibt sich am Ausgang des Inverters 12 eine logische "Eins", was im wesentlichen der Spannung Vcc bzw. "Null" der Spannungsversorgung entspricht. Dadurch werden der Transistor 14 ab- und der Transistor 16 eingeschaltet, wodurch die Stromquelle 17 mit dem Widerstand R18 und der Basis des Transistors 19 gekoppelt wird. Die Stromquelle 17 soll im folgenden beschrieben werden, wobei für das vorliegende Ausführungsbeispiel angenommen wird, daß der von der Stromquelle 17 gelieferte Strom groß genug ist, um zusammen mit dem Basis-Emitterspannungsabfall des Transistors 19 von 0,8 V eine Spannung von -1,8 V an dem Emitter des Transistors 19 zu erzeugen, was einer logischen "Null" der ECL entspricht. Der resultierende Spannungsabfall an dem Widerstand 18 ist etwa Null Volt, oder die Spannungsdifferenz einer logischen "Eins" (-0,1 V) und einer logischen "Null" (-1,8 V) der ECL entspricht einer Offset-Bespannung von weniger als 100 mV aufgrund des in die Basis des Transistors 19 fließenden Stroms im Falle einer logischen "Eins" der ECL. Da der Basisstrom des Transistors 19 unbedeutend ist gegenüber dem relativ geringen Strom, der über den Transistor 19 in den Lastwiderstand 20 fließt, und zwar etwa 4 mA zur Erzeugung einer logischen "Null", liegt die Spannung an dem Emitter des Transistors 19 einen Diodenspannungsabfall unterhalb von -1 V an der Basis, woraus sich eine Spannung von -1,8 V an der Basis für eine logische "Null" der ECL ergibt. übliche Werte für den Widerstand 18 und die Stromquelle 17 liegen bei 500 Ohm bzw. 2 mA. Der Transistor 14 ermöglicht eine schnelle Umschaltung des Puffers 10 beim Übergang von einer logischen "Null" zu einer logischen "Eins" durch Eliminierung des Widerstands 18, da er allein den Basisstrom des Transistors 19 beeinflußt. Ferner ermöglicht die Kombination der Stromquelle 17 zusammen mit dem Widerstand 18 die genaue Einstellung der Spannungsdifferenz zwischen der Spannung bzw. dem Potential einer logischen "Null" und einer logischen "Eins" der ECL.
In Fig. 2 ist die in Fig. 1 vorgesehene Stromquelle 17, welche die präzise Steuerung der Ausgangsspannung des Puffers 10 (Fig. 1) ermöglicht, im einzelnen dargestellt. Die Stromquelle 17 muß Veränderungen in dem Widerstandswert des Widerstands 18 folgen, die sich aus der Betriebstemperatur und den Herstellungsbedingungen ergeben, um eine genaue Einstellung zu ermöglichen. Die Stromquelle 17 muß ferner mit niedriger Leistung betrieben werden können und darf nicht die Umschaltung verzögern, wenn ihr Strom abgeschaltet wird. Bei der Stromquelle 17 wird dies durch Verwendung eines Widerstands R25, der an Veränderungen des Widerstandes 18 angepaßt ist, und durch Verwendung eines Stromspiegels vom FET-Typ, der den durch ihn fließenden Strom vergrößert, erreicht. Das Verhältnis zwischen dem Widerstand 18 und dem Widerstand 15 wird nachfolgend noch im einzelnen erörtert. Zunächst wird angenommen, daß die Widerstände 18 und 25 bis auf ihren Widerstandswert im wesentlichen identisch sind. Eine Spannungsquelle Vs, im Ausführungsbeispiel eine Bandlücke-Referenzspannungsquelle mit einer Ausgangsspannung von etwa 1,3 V oberhalb Vss, beaufschlagt den nichtinvertierenden Eingang eines Operationsverstärkers 28. Die Spannungsquelle kann eine beliebige geeignete Spannungsquelle sein, wie z. B. eine Zenerdiode als Referenzspannungsquelle. Das Ausgangssignal des Operationsverstärkers beaufschlagt das Gate des Transistors 2g, der als Spannungsquelle oder Spannungsfolger arbeitet. Der invertierende Eingang des Operationsverstärkers ist mit der Spannungsquelle für den Transistor 29 und den Widerstand R25 verbunden. In dieser Anordnung hat die Spannungsquelle des Transistors 29 aufgrund der hohen Leerlaufverstärkung des Operationsverstärkers etwa die gleiche Spannung wie die Spannungsquelle Vs. Die Spannungsquelle des Transistors 29 bewirkt in dem Widerstand 25 einen Strom, der von dem ersten Stromspiegel 30 und dann von dem zweiten Stromspiegel 31 gespiegelt wird. Die beiden Stromspiegel 30, 31 bewirken eine Vergrößerung der gespiegelten Ströme, und zwar durch eine maßstabsgerechte Dimensionierung der Feldeffekttransistoren 30a, 30b, 31a, 31b in den Stromspiegeln 30, 31 und einer geeigneten Spannungsversorgung bezüglich des Ausgangsstroms zu den Transistor 16 (Fig. 1). Exemplarische Breite-zu-Länge-Verhältnisse liegen für die beiden Transistoren 30a und 30b bei 100:10 und bei den Transistoren 31a, 31b bei 20 : 4 bzw. 200:4. Diese Werte ergeben für den Stromspiegel 30 einen Vergrößerungsfaktor 1 und für den Stromspiegel 31 einen Vergrößerungsfaktor 10. Die beim Ausführungsbeispiel verwendeten Stromspiegel waren Widlar-Spiegel; aber auch andere Ausführungsformen, wie z. B. Wilson-Spiegel, können verwendet werden. Für exemplarische Widerstandswerte von 6,5 Kiloohm für den Widerstand R25 und 1,3 V für die Spannung der Spannungsquelle Vs ergibt sich ein nominaler Strom von 200 Mikroampere für den durch den Widerstand R25 fließenden Strom. Der Strom von 200 Mikroampere wird durch die Stromspiegel 30, 31 vergrößert, so daß von der Stromquelle 17 (Fig. 1) ein Strom von 2 Milliampere für den Puffer gemäß Fig. 1 bereitgestellt wird. Es ist noch zu bemerken, daß diese Struktur das Sättigungsproblem vermeidet, das im Zusammenhang mit den bipolaren Transistor-Stromquellen besteht. Daher ist es auch nicht erforderlich, in den Puffer 10 immer einen Strompfad für einen Strom aus der Stromquelle 17 vorzusehen, sondern nur für den Fall, daß der Puffer 10 eine logische "Null" für die ECL bereitstellt. Dadurch wird die Verlustleistung des Puffers 10 vermindert. Der Stromspiegel 31 kann auch so ausgebildet werden, daß er einen Strom für mehrere Ausgangspuffer 10 liefert, ohne daß der Widerstand R25, der Verstärker 28, der Transistor 29 und der Stromspiegel 30 in ihrer Anzahl erhöht werden müssen.
Eine Anpassung des Ausgangsstroms der Stromquelle 17 an eine Änderung des Widerstandswertes des Widerstands R18 (Fig. 1) läßt sich am besten erläutern, wenn man die Wirkungen vergleicht, die bei einer Veränderung der Widerstandswerte der Widerstände R25 und R18 auftreten. Wie bereits erwähnt, sind die Widerstände R18 und R25 bis auf ihre Widerstandswerte im wesentlichen identisch, und der Spannungsabfall an dem Widerstand R18 beträgt etwa 1 V, wenn an dem Puffer 10 für die ECL eine logische "Null" ansteht. Die Spannung muß unabhängig von den Herstellungsbedingungen für den Schaltkreis sein, wenn der Widerstandswert des Widerstands 18 geändert wird. Die Widerstände R18 und R25 sind beim Ausführungsbeispiel diffundierte Bereiche in einem nicht dargestellten Substrat des Schaltkreises, der den Puffer 10 (Fig. 1) realisiert, wobei die Länge der Bereiche den Widerstand des jeweiligen Bereichs bestimmt. Typische Abweichungen von dem nominellen Widerstandswert betragen bei den Widerständen R18 und R25 30 bis 40%, wobei die Abweichung für beide Widerstände etwa gleich ist. Zur Herstellung der Widerstände können auch andere Technoligen verwendet werden, wie z. B. die Abscheidung des den Widerstand bildenden Materials auf einem Substrat. Diese Technologie ist jedoch aufwendig und vermeidet nicht die Notwendigkeit zur Anpassung an Veränderungen des Widerstands R18. Der Ausgangsstrom der Stromquelle 17 ist nämlich
M1M2(Vs/R25);
wobei M1 der Vergrößerungsfaktor des Stromspiegels 30, M2 der Vergrößerungsfaktor des Stromspiegels 31, Vs die Spannung der Spannungsquelle Vs und R25 der Widerstand des Widerstands R25 ist. Der Spannungsabfall am Widerstand R18 ergibt sich als Produkt aus dem Widerstandswert des Widerstands R18 und dem Strom der Stromquelle 17. Der Spannungsabfall an dem Widerstand R18 ergibt sich dann zu
M1M2(Vs) (R18/R25);
wobei R18 der Widerstandswert des Widerstands R18 ist. Das Verhältnis der Widerstandswerte der Widerstände R18 und R25 bestimmt den Spannungsabfall an dem Widerstand R18, also nicht der Widerstandswert des Einzelwiderstands. Dadurch wird die durch die herstellungsbedingte Exemplarstreuung im wesentlichen eliminiert. Setzt man beispielsweise folgende Werte in die vorstehenden Gleichungen ein:
M1 = 1,
M2 = 10,
Vs = 1,3 V
R18 = 500 Ohm und
R25 = 6500 Ohm,
so stellt sich an den Widerstand R18 der gewünschte Spannungsabfall von 1 V ein, der zusammen mit dem Basis-Emitterspannungsabfall des Transistors 19 (Fig. 1) von 0,8 V die Ausgangsspannung von -1,8 V des Puffers ergibt.
Der Ausgangsstrom der Stromquelle 17 ist praktisch unabhängig von der Versorgungsspannung Vee. Damit ist auch die Ausgangsspannung des Puffers 10 (Fig. 1) im wesentlichen unabhängig von der Versorgungsspannung, so daß auch große Änderungen der Versorgungsspannung die Funktionsweise nicht beeinflussen. Die Möglichkeit eines Betriebs mit unterschiedlichen Versorgungsspannungen macht den Ausgangspuffer 10 kompatibel für viele Familien der ECL.
Wenn das beschriebene Ausführungsbeispiel auch eine bevorzugte Ausgestaltung der Erfindung darstellt, so läßt sie sich mit den bekannten Mitteln auch in anderer Weise realisieren.

Claims

1. Schaltung zur Umwandlung von CMOS-Eingangslogiksignalen aus einer Quelle in ECL-Ausgangssignale mit einer Stromquelle (17), die zwischen eine Spannungsquelle (Vss) und einen ersten Feldeffekttransistor eines ersten Leitfähigkeitstyps geschaltet ist, wobei der erste Feldeffekttransistor unter Ansprechen auf die CMOS- Eingangslogiksignale selektiv die Stromquelle an einen mittleren Knoten ankoppelt,

einem ersten Widerstand (R18) mit einem vorgegebenen Widerstandswert, der zwischen eine zweite Spannungsquelle (Vcc) und den mittleren Knoten geschaltet ist, und

einem bipolaren Transistor (19) mit einer Basis, einem Kollektor und einem Emitter, wobei die Basis mit dem mittleren Knoten und der Emitter mit einem Ausgangsknoten verbunden sind, gekennzeichnet durch

einen zweiten Feldeffekttransistor (14) eines zweiten Leitfähigkeitstyps, der unter Ansprechen auf die CMOS- Eingangslogiksignale selektiv den mittleren Knoten an die zweite Spannungsquelle anschaltet, wobei im Betrieb die zweite Spannungsquelle (Vcc) ein Potential größer als das der ersten Spannungsquelle (Vss) besitzt und der Ausgangsknoten die ECL- Ausgangssignale führt.

2. Schaltung nach Anspruch 1, bei der die Stromquelle einen Strom liefert, der sich entsprechend Änderungen des Wertes eines zweiten, zur Stromquelle gehörenden Widerstandes (R25) ändert, so daß der Spannungsabfall über dem ersten Widerstand (R18) abhängig von dem Strom aus der Stromquelle (17) bei Änderungen des Widerstandswertes des ersten Widerstandes (R18) im wesentlichen konstant ist.

3. Schaltung nach Anspruch 1 oder 2, bei der die Stromquelle eine Spannungsquelle zur Lieferung einer Konstantspannung (Vs) aufweist, die in Beziehung zur ersten Spannungsquelle (Vss) steht, ferner einen Verstärker (28) mit einem Ausgang und einem invertierenden sowie einem nichtinvertierenden Eingang, wobei der nichtinvertierende Eingang mit der Spannungsquelle (Vs) verbunden ist, einen dritten Transistor (29) mit einer Steuerelektrode sowie einem ersten und einem zweiten Ausgang, wobei die Steuerelektrode mit dem Ausgang des Verstärkers und der erste Ausgang mit dem invertierenden Eingang des Verstärkers verbunden sind, einem zweiten Widerstand (R25) mit einem vorbestimmten Widerstandswert, der zwischen den ersten Ausgang des dritten Transistors und die erste Spannungsquelle (Vss) geschaltet ist, einen ersten Stromspiegel (30) mit einem Stromverstärkungsfaktor (M1), der zwischen die zweite Spannungsquelle (Vcc) und den zweiten Ausgang des dritten Transistors (29) gekoppelt ist sowie einen zweiten Stromspiegel (31) mit einem Stromverstärkungsfaktor (M2), der zwischen die erste Spannungsquelle (Vss) und den ersten Stromspiegel (30) geschaltet ist, wobei der zweite Stromspiegel (31) den Ausgangsstrom der Stromquelle entsprechend

M1M2 (Vs/R25)

liefert, wobei M1 der Stromverstärkungsfaktor des ersten Stromspiegels (30) und M2 der Stromverstärkungsfaktor des zweiten Stromspiegels (31) sind.

4. Schaltung nach Anspruch 3, bei der der dritte Transistor (29) ein Feldeffekttransistor des ersten Leitfähigkeitstyps ist.

5. Schaltung nach einem der vorhergehenden Ansprüche, bei der der oder jeder Transistor des ersten Leitfähigkeitstyps ein N-Kanal- Feldeffekttransistor, der Transistor des zweiten Leitfähigkeitstyps ein P-Kanal-Feldeffekttransistor und der bipolare Transistor ein NPN-Siliciumtransistor ist.

6. Schaltung nach einem der vorhergehenden Ansprüche, bei der die Schwellenwertspannung der Kombination aus dem ersten und dem zweiten Feldeffekttransistor etwa gleich der halben Spannungsdifferenz zwischen der zweiten Spannungsquelle (Vcc) und der ersten Spannungsquelle (Vss) ist.