DE69425368T2

DE69425368T2 - Schaltung zur Verschiebung des Signalpegels von hohem auf ein niedriges Potential

Info

Publication number: DE69425368T2
Application number: DE69425368T
Authority: DE
Inventors: Pietro Menniti; Aldo Novelli
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1994-04-15
Filing date: 1994-04-15
Publication date: 2000-12-07
Anticipated expiration: 2014-04-16
Also published as: US6028468A; EP0678984B1; JPH0856148A; JP2993395B2; EP0678984A1; DE69425368D1

Description

Die vorliegende Erfindung bezieht sich auf eine Schaltung zur Verschiebung des Signalpegels von einer hohen zu einer niedrigen Spannung, insbesondere auf eine Schaltung zur Verschiebung eines digitalen Signals zu einer niedrigen Spannung, das zwei unterschiedliche Werte annehmen kann, nahe zu einer hohen Versorgungsspannung, wie dies in dem Oberbegriff des Anspruchs 1 definiert ist.
Moderne, elektronische Schaltungen erfordern manchmal, daß ein zu einer hohen Spannung in Bezug gesetztes Signal (sogar bis zu 500 V hoch) zu einer niedrigen Spannung umgewandelt wird, die mit normalen, digitalen Schaltungen kompatibel ist (typischerweise zwischen 0 und 5 V arbeitend). Dies ist zum Beispiel bei Leistungs-MOS-Transistor- Treibern auf der niedrigen Seite oder der hohen Seite der Fall, die digitale Diagnostiksignale zuführen (z. B. relativ zu einem kurzschließenden, korrekten offenen/geschlossenen Betrieb des Leistungs-MOS-Transistors, usw.), die selektiv zwei unterschiedliche, sich auf eine hohe Spannung beziehende Pegel (z. B. 500 und 495 V) annehmen können, und dessen Pegel deshalb verschoben und zu Masse für die Signale, die durch normale, digitale Schaltungen verarbeitet werden sollen, z. B. Mikroprozessor-Systeme, in Bezug gesetzt werden muß.
In einigen Fällen entsteht das Erfordernis einer Verschiebeschaltung, einschließlich aktiver Komponenten mit niedriger Durchschlagsspannung, wie zum Beispiel dann, wenn die Herstellungstechnologie, die verfügbar ist, nicht die Verwendung oder die Bildung von bipolaren P-Kanal-PNP- oder MOS-Transistoren, die geeignet sind, der hohen Eingangsspannung standzuhalten, ermöglicht.
Ein Pegelverschiebeschaltkreis des betrachteten Typs ist in der EP-A-0 485 291 offenbart, wobei die Verschiebeschaltung eine ECL-Logikschaltung, umfassend eine Stromumschalteschaltung, die ein Paar eingangsemitter-gekoppelter Transistoren besitzt (Differential-Paar-Stufe), die komplementäre Eingangssignale eines ECL-Logik-Pegels jeweils aufnehmen, und ein Paar Ausgangstransistoren, die die Basis mit einem entsprechenden Kollektor der Eingangstransistoren verbunden haben; eine Stromsteuerschaltung, die ei nen Stromspiegelschaltkreis umfaßt, der ein Paar Transistoren besitzt, die mit einem entsprechenden Ausgangsende der Ausgangstransistoren der ECL-Logikschaltung verbunden sind; und eine Umschaltschaltung, die betriebsmäßig zwischen den Ausgangstransistoren der ECL-Logikschaltung und den zwei Transistoren der Stromsteuerschaltung gekoppelt sind und auf ein Steuersignal zum Zuführen eines Stroms zu oder Unterbrechen davon von den Ausgangstransistoren der ECL-Logikschaltung zu den zwei Transistoren der Stromsteuerschaltung ansprechen.
Die JP-A-60 004331 offenbart eine andere Pegelverschiebeschaltung, die im wesentlichen derjenigen entspricht, die in der EP-A-0 485 291 offenbart ist.
Die EP-A-0 096 349 offenbart eine weitere Pegelverschiebeschaltung, die einen ersten und einen zweiten eingangsemitter-gekoppelten Transistor (Differential-Paar-Stufe) eines Leitfähigkeit-Typs, die eine Eingangsreferenzspannung und eine Eingangsspannung jeweils aufnehmen, wobei der zweite Transistor-Kollektor mit einem ersten DC- Energieversorgungsanschluß verbunden ist; eine erste Konstantstromquelle, die zwischen den Emittern der zwei Eingangstransistoren und einem zweiten DC- Energieversorgungsanschluß verbunden ist; einen dritten und einen vierten basisgekoppelten Transistor (Stromspiegelschaltung) eines anderen Leitfähigkeit-Typs, die deren Emitter mit dem ersten DC-Energiequellenanschluß verbunden haben, wobei der dritte Transistorkollektor und die -basis mit dem ersten Transistorkollektor verbunden sind und der vierte Transistorkollektor mit einer zweiten Konstantstromquelle verbunden ist, die mit dem ersten DC-Energiequellenanschluß verbunden ist; umfaßt.
Die JP-A-3 135 220 offenbart eine Pegelverschiebeschaltung, die eine Spannungsmodulationseinrichtung, gebildet durch einen ersten und einen zweiten Widerstand, verbunden miteinander in Reihe, und durch ein signalgesteuertes Umschaltelement, das einen Steueranschluß mit dem Eingangssignal versorgt und parallel zu dem ersten Widerstand angeordnet besitzt; wobei das Umschaltelement durch das Eingangssignal so gesteuert wird, um den ersten Widerstand in Reihe mit dem zweiten Widerstand zu verbinden oder im Bypaß daran vorbeizuführen; aufweist. Die Spannungsmodulationseinrichtung wird mit einer Konstantstromquelle versorgt, die in Reihe damit so angeordnet ist, um zwei unterschiedliche Spannungsabfälle entsprechend dem Wert des Eingangssignals zu erzeugen. Der Ausgang der Spannungsmodulationseinrichtung ist mit einer differentiellen Schaltung zum Erzeugen der Ausgangsspannung verbunden.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Spannungsverschiebeschaltung zu schaffen, die zum Arbeiten gerade bei den vorstehend erwähnten hohen Spannungen und zum Zuführen an dem Ausgang eines zu Masse in Bezug gesetzten Signals, das dieselben Informationen codiert wie das auf die hohe Spannung in Bezug gesetzte Signal an dem Eingang, geeignet ist.
Gemäß der vorliegenden Erfindung wird eine Schaltung zum Verschieben des Signalpegels von einer hohen zu einer niedrigen Spannung geschaffen, wie sie im Anspruch 1 beansprucht ist.
Eine Anzahl von bevorzugten, nicht einschränkenden Ausführungsformen der vorliegenden Erfindung wird anhand eines Beispiels unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, in denen:
Fig. 1 stellt eine erste Ausführungsform der Schaltung gemäß der vorliegenden Erfindung dar;
Fig. 2 stellt eine zweite Ausführungsform der Schaltung gemäß der vorliegenden Erfindung dar;
Fig. 3 stellt einen Schaltkreis der Stromspiegelung der vorliegenden Erfindung dar;
Fig. 4 stellt eine dritte Ausführungsform dar, die bei einem Halbbrücken-Leistungs-MOS- Transistortreiber angewandt ist.
Das Bezugszeichen 1 in Fig. 1 bezeichnet eine Verschiebeschaltung, die einen ersten und einen zweiten Zweig 2, 3, parallel verbunden zwischen einer Versorgungsleitung 4 auf einer hohen Spannung VH (z. B. 500 V) und Masse, aufweist.
Der Zweig 2 weist einen ersten und einen zweiten Widerstand 6, 7 und einen ersten Transistor 8, hier ein N-Kanal-MOS-Typ, verbunden miteinander in Reihe, auf.
Ein erster, gesteuerter Schalter 9 ist parallel zu dem ersten Widerstand 6 (verbunden mit einer Versorgungsleitung 4) vorgesehen und nimmt ein zu der Versorgung in Bezug gesetztes, digitales Signal S. zugeführt zu einem Anschluß 10, auf. Ähnlich weist der Zweig 3 einen dritten und einen vierten Widerstand 14, 15 und einen zweiten Transistor 16, wiederum ein NMOS-Typ, auch miteinander verbunden in Reihe, auf. Ein zweiter, gesteuerter Schalter 17 ist parallel zu dem dritten Widerstand 14 (verbunden mit der Versorgungsleitung 4) vorgesehen und wird mit einem digitalen Signal SN, in der Phase entgegengesetzt zu dem Signal S und zugeführt zu einem Anschluß 18, versorgt.
Das Signal SN ist auch zu der Versorgung in Bezug gesetzt. Zum Beispiel nimmt, wenn S einen Wert von 500 V annimmt, SN einen maximalen Wert von 495 V, und vice versa, an. Der Transistor 8 ist über eine Diode verbunden, d. h. bildet den Drain-Anschluß (verbunden mit dem Transistor 7), der mit dem Gate-Anschluß verbunden ist. Die Source- Anschlüsse der Transistoren 8 und 16 sind geerdet und die Gate-Anschlüsse sind miteinander verbunden, um eine Stromspiegelschaltung 20 zu bilden. Der Drain-Anschluß des Transistors 16 ist mit dem vierten Widerstand 15 verbunden und bildet einen Ausgangsknoten 21 der Schaltung 1.
Schalter 9, 17 sind in diesem Fall durch PMOS-Transistoren 23, 24 gebildet, wobei die Source-Anschlüsse mit der Versorgungsleitung 4 verbunden sind, die Drain-Anschlüsse mit den Zwischenknoten zwischen den Widerständen 6, 7 und 14, 15 jeweils verbunden sind und die Gate-Anschlüsse jeweils mit den Anschlüssen 10 und 18 verbunden sind. In der Schaltung 1 sind S und SN die digitalen Hochspannungssignale, die zu einer niedrigen Spannung verschoben werden sollen, während gleichzeitig die digitalen Informationen, durch sie codiert, beibehalten werden.
Falls 17 der Strom über den Widerstand 7 ist; 115 der Strom über den Widerstand 15 ist; 18 der Strom über den Transistor 8 ist; und 116 der Strom über den Widerstand 16 ist, gilt:
17 = 18( = (uCox)/2 (WIL) (Vcs-VT)²
wobei u der Permeabilitätskoeffizient ist; Cox die Kapazität der Oxydschicht ist; (WIL) das Breiten/Längen-Verhältnis ist; Vcs die Gate-Source-Spannung ist und VT die Schwellwertspannung des Transistors 8 ist.
Falls der Transistor 16 derselbe wie der Transistor 8 ist (dieselbe Technologie und dasselbe W/L-Verhältnis), dann gilt:
I8 = I16
Die Widerstände 6, 7, 14, 15 sind so dimensioniert, daß deren Widerstände R6, R7, R14, R15 die folgende Gleichung erfüllen:
R6+R7 = R14+R15
In diesem Fall folgt, in dem ausbalancierten Zustand mit den Schaltern 9 und 17 offen, falls V1 und V2 die Spannungen in Bezug auf Masse der Drain-Anschlüsse der Transistoren 8 und 16, jeweils sind,
V1 = V2, und 17 = 115.
Falls die Spannung VH viel höher als der Source-Gate-Spannnungsabfall VGS des Transistors 8 ist, kann der Strom 18 auch durch die folgende Gleichung angegeben werden:
I8 = I7 = VH/(R6 +R7) (1)
Unter Steuern der Schalter 9, 17 mittels in der Phase entgegengesetzter Signale S und SN, in einem ersten Betriebsmodus (S hoch, SN niedrig), ist der Schalter 9 geöffnet und der Schalter 17 geschlossen; und in einem zweiten Betriebsmodus (S niedrig und SN hoch) ist der Schalter 9 geschlossen und der Schalter 17 ist offen.
Genauer gesagt wird, wenn der Schalter 9 offen ist und der Schalter 17 geschlossen ist, der Widerstand 14 im Bypaß umgangen, so daß gilt:
V2 = VH - R15 · I15 (2)
In diesem Fall ist der Strom 17 gegeben durch die Gleichung (1). Durch geeignetes Dimensionieren der Widerstände 6, 7, 14, 15 (z. B. so, daß das Verhältnis gilt R6/R7 = R14/R15 = 11100) liefert, in dem ersten Betriebsmodus, der Strom 115 einen Wert nahe zu dem, allerdings höher als der ausbalancierte Wert, der durch (1) gegeben ist; und da gilt I8 = I16, ist der Ausgangsstrom 10 der Schaltung 1 gegeben durch:
Io = I15 - I16 = I15 -I7 (3)
was deshalb positiv ist.
Umgekehrt wird in dem zweiten Betriebsmodus, mit dem Schalter 9 geschlossen und dem Schalter 17 offen, der Widerstand 6 im Bypaß umgangen, so daß gilt:
V2 = VH - (R14 + R15) · I15 (4)
und:
I7 = I8 = VGS/R7 (5)
Demzufolge ist, in dem zweiten Betriebsmodus, und aufgrund der Dimensionierung der Widerstände 6, 7, 14, 15, der Strom 115 geringfügig geringer als der ausbalancierte Strom, so daß 10 negativ ist.
Durch geeignete Dimensionierung ist es auch möglich, in dem zweiten Betriebsmodus, wo (4) gilt, zu erhalten:
V2 < (VGS - VT)
so daß der Transistor 16 in dem linearen Bereich arbeitet. In diesem Fall gilt:
V2 = Ron - I16 = Ron · 18
wobei Ron der äquivalente Widerstand des Transistors 16 in dem linearen Bereich ist.
Die Schaltung kann deshalb so betrieben werden, daß die Spannung V2 zwei sehr unterschiedliche Werte annimmt, d. h. zwei zu Masse in Bezug gesetzte, digitale Werte, und zwar in dem ersten und dem zweiten Betriebsmodus, was demzufolge ermöglicht, daß das Signal V2 direkt durch normale, digitale Schaltungen verwendet werden kann. Mit anderen Worten dient die Verschiebeschaltung gemäß der vorliegenden Erfindung zum Verschieben des Hochspannungssignals S oder SN mittels eines Elements (gesteuerter Schalter 9 oder 17 und Widerstände 6, 7 oder 14, 15), was einen Strom so moduliert, daß er zwei unterschiedliche Werte darstellt und zwar in Abhängigkeit von dem digitalen Wert des Hochspannungssignals, und kann demzufolge zu einer Spannung gewandelt werden, die mit normalen, digitalen Schaltungen kompatibel ist. Die Schaltung der Fig. 1 stellt auch eine differentielle Schaltung (Stromspiegel 20) zum Erhalten eines differentiellen Stromwerts (gleich zu der Differenz zwischen dem modulierten Wert und einem Differenzwert, erzeugt durch den Zweig 2), dar, so daß die Schaltung durch Variationen oder Rauschen in dem Signal unbeeinflußt ist, z. B. zum Erhalten vergleichbarer Ausgangsspannungen gerade in dem Fall von Variationen in der Versorgungsspannung VH. PMOS-Transistoren 23, 24 können Typen mit niedriger Spannung sein. Tatsächlich kann, durch geeignete Dimensionierung der Transistoren 6, 7, 14, 15, der Drain-Source- Spannungsabfall der Transistoren 23, 24 geringer gemacht werden als die Durchschlagsspannung (BVdss); und ähnlich kann der Drain-Source-Spannungsabfall der Transistoren 8, 16 so sein, daß er nicht die Durchschlagsspannung übersteigt; was demzufolge ermöglicht, daß die Schaltung 1 unter Verwendung nur von Komponenten mit niedriger Spannung gebildet wird, was, zusätzlich zu der Ausführung der Verschiebeschaltung, gerade dann, wenn Hochspannungselemente nicht eingesetzt werden können, auch eine beträchtliche Raumeinsparung liefert.
Die Schaltung 30 in Fig. 2 ist dieselbe Schaltung wie in Fig. 1, mit Ausnahme der Stromspiegelschaltung 20, die, in diesem Fall, zwei bipolare NPN-Transistoren 31, 32 aufweist. Genauer gesagt bildet der Transistor 31 einen Teil des Zweigs 2 und liefert den Kollektor- Anschluß, der mit dem zweiten Widerstand 7 verbunden ist, zu seinem eigenen Basis- Anschluß und zu dem Basis-Anschluß des Transistors 32, was wiederum den Kollektor- Anschluß darstellt, verbunden mit dem Ausgangsknoten 21 und mit dem vierten Widerstand 15. Die Emitter-Anschlüsse beider Transistoren sind geerdet.
Der Rest der Schaltung 30 ist exakt derselbe wie die Schaltung 1 und erfordert deshalb keine weitere Beschreibung.
In der Schaltung 30 wird das Verhältnis zwischen dem Referenzstrom 131 (in dem Zweig 2) und dem Strom 132 in dem Transistor 32 durch das Emitterbereichsverhältnis der Transistoren 31, 32 bestimmt.
Auch ist der Strom 131 gegeben durch die Gleichung:
I31 = (VH - VBE) / (R6 + R7)
wobei VBE der Basis-Emitter-Spannungs-Abfall des Transistors 31 ist; und R6, R7 dieselbe Signifikanz besitzen, wie dies vorstehend angegeben ist. Genauer gesagt kann, falls VBE < < VH gilt, dies außer acht gelassen werden, und der Strom 131 ist gegeben durch die Gleichung:
I31 = VH/ (R6 + R7).
Für den Rest treffen die Gleichung (2) und (4) zu, die vorstehend angegeben sind. Die Schaltung 35 in Fig. 3 ist ähnlich zu den Schaltungen 1 und 30, mit der Ausnahme des differentiellen Elements. In diesem Fall ist der Spiegel 20 durch einen Komparator 36 ersetzt, dessen Eingänge mit einem fünften und sechsten Widerstand 37, 38 anstelle der Transistoren 8, 16 und 31, 32 verbunden sind.
Genauer gesagt ist, in Fig. 3, der fünfte Widerstand 37 in Reihe zu den Widerständen 6, 7 angeordnet; und der Anschluß des Widerstands 37, verbunden mit dem Widerstand 7, und einen Knoten 39 definierend, ist mit dem nicht invertierenden Eingang des Komparators 36 verbunden. Der sechste Widerstand 38 ist in Reihe zu den Widerständen 14, 15 angeordnet; und der Anschluß des Widerstands 38, verbunden mit dem Widerstand 15, und einen Knoten 40 definierend, ist mit dem invertierenden Eingang des Komparators 36 verbunden, wobei der Ausgang 41 davon den Ausgang der Schaltung 35 definiert.
In der Schaltung 35 hängt der Strom 115 in dem Zweig 3 nur von dem Wert der Widerstände 14, 15 und 38 ab, und unterscheidet sich offensichtlich entsprechend dazu, ob der Schalter 17 offen oder geschlossen ist (ein hohes oder ein niedriges Signal SN). Der Strom I15 wird mit dem Strom 17 (Referenzstrom) in dem Zweig 2 durch dem Komparator 36 verglichen, der Ausgang 41 davon liefert ein mit Masse in Bezug gesetztes, digitales Signal, wobei der Wert davon von dem digitalen Wert (mit der Versorgung in Bezug gesetzt) des Signals SN, abhängt.
Die Ausführungsform der Fig. 4 ist ähnlich zu derjenigen der Fig. 1, allerdings vollständiger und angewandt auf einen Halbbrücken-Leistungs-MOS-Treiber.
Genauer gesagt ist in der Schaltung 1' in Fig. 4 ein erster Hochspannungs-DMOS- Transistor 45 zwischen dem Widerstand 7 und dem Drain-Anschluß des Transistors 8 zwischengefügt; ein zweiter Hochspannungs-DMOS-Transistor 46 ist zwischen dem Drain- Anschluß des Transistors 16 und dem Widerstand 15 zwischengefügt; und DMOS- Transistoren 45, 46 stellen die Gate-Anschlüsse verbunden miteinander und mit einem Eingangs-Anschluß 47, versorgt mit einem digitalen Signal EN zum Ein- oder Ausschalten der DMOS-Transistoren und um so die Schaltung 1 ' freizugeben oder zu sperren, dar. Die DMOS-Transistoren 45, 46 dienen deshalb zum Begrenzen eines Verbrauchs der Schaltung 1 ', wenn die verschobenen, digitalen Informationen an dem Ausgang 21 nicht erforderlich sind, und müssen in der Form von Hochspannungskomponenten dahingehend vorliegen, daß dann, wenn die Schaltung abgeschaltet ist, die Anschlüsse, die jeweils mit Widerständen 7 und 15 verbunden sind, eine hohe Impedanz darstellen und Werte gleich zu der Versorgungsspannung (VS in dem Beispiel der Fig. 4) annehmen können. In der Ausführungsform der Fig. 4 sind die Gate-Anschlüsse der Transistoren 23, 24, die Schalter 9, 17 (Anschlüsse 10, 18) bilden, mit zwei Ausgängen einer Treiber- und Diagnostikstufe 50, die den oberen Transistor 51 einer Halbbrückenstufe 52 steuern, auch einen unteren Transistor 53 umfassend, der, alternativ, durch eine Last ersetzt werden kann, verbunden.
Genauer gesagt ist der Transistor 51 ein N-Kanal-Leistungstransistor, wobei der Drain- Anschluß mit der Versorgungsleitung 54 unter einer Spannung VHV verbunden ist, wobei der Gate-Anschluß mit dem Steuerausgang 55 der Stufe 50 verbunden ist und wobei der Source-Anschluß mit einer Source-Leitung 56 verbunden ist, mit der sowohl die Stufe 50 als auch der Drain-Anschluß des unteren Transistors 53 verbunden ist. Der untere Transistor 53 ist auch ein N-Kanal-Leistungstransistor und stellt einen geerdeten Source- Anschluß und einen Gate-Anschluß 57, versorgt mit einem Treibersignal 51, erzeugt durch ein Treibersignal 51, erzeugt durch eine Treiberstufe (nicht dargestellt), die separat von der Stufe 50 vorliegt, dar.
Die Treiber- und Diagnostikstufe 50 stellt auch einen Eingang, verbunden mit einem Anschluß 60, versorgt mit einem Taktsignal CK zum Ansteuern des MOS-Transistors 51, dar, und ist mit einer Hochspannungsversorgungsleitung 61 verbunden, mit der die Verschie beschaltung 1' auch verbunden ist. Ein Bootstrap-Kondensator 62 ist zwischen dem Source-Anschluß des oberen Transistors 51 und der Versorgungsleitung 61 angeordnet; und eine Diode 63 ist mit der Kathode in der Leitung 61 verbunden und ist zwischen der Leitung 61 und einem Anschluß 64, versorgt mit der Versorgungsspannung VS, zwischengefügt.
In einer bekannten Art und Weise erzeugt die Treiberstufe 50 in der Fig. 4 an dem Anschluß 55 ein Treibersignal, das zwischen VS und VS + VHV oszilliert, und zwar in Abhängigkeit von dem Niveau des Taktsignals CK; und wiederum, in bekannter Art und Weise, ist eine Halbbrückenstufe 52 für diagnostische Tests vorgesehen, um einen korrekten Betrieb des oberen Transistors 51, irgendeine Kurzschlußschaltung mit Masse der Leitung 56 (Source-Anschluß des Transistors 51), usw., zu bestimmen, und erzeugt an dem Ausgang ein auf eine hohe Spannung in Bezug gesetztes, digitales Signal. Genauer gesagt erzeugt, in dem Beispiel, das dargestellt ist, die Stufe 50 die zwei in der Phase entgegengesetzten Signale S und SN, die zu den Anschlüssen 10 und 18 zugeführt sind, wobei das Niveau davon deshalb einen korrekten Betrieb oder einen Defekt der Halbbrückenstufe 52 codiert. Die Schaltung 1' dient demzufolge zum Verschieben von Signalen S und SN, wie dies im Detail vorstehend beschrieben ist, um Informationen zu erhalten, die, zum Beispiel, durch ein Mikroprozessor-System nutzbar sind.
Die Vorteile der Schaltung gemäß der vorliegenden Erfindung werden aus der vorstehenden Beschreibung ersichtlich.
Es ist deutlich, daß Änderungen in Bezug auf die Schaltung, wie sie hier beschrieben und erläutert ist, vorgenommen werden können, ohne allerdings den Schutzumfang der vorliegenden Erfindung, wie er in den Ansprüchen definiert ist, zu verlassen.

Claims

1. Schaltung (1; 1'; 30) zur Verschiebung des Pegels für ein Spannungseingangssignal (S. SN), das mindestens einen ersten und einen zweiten Pegel zum Codieren von Informationen darstellt, wobei der erste und der zweite Pegel in einem Bereich nahe einem ersten Referenzwert (VH) enthalten sind, wobei die Differenz zwischen dem ersten und dem zweiten Pegel viel niedriger als der erste Referenzwert ist; wobei die Schaltung einen ersten und einen zweiten Zweig (2, 3) parallel zueinander aufweist, wobei der erste Zweig einen Referenzzweig (2) bildet, der eine Stromquelleneinrichtung (6, 7, 9) und eine Referenzwandeleinrichtung (8; 31) umfaßt, wobei die Stromquelleneinrichtung eine Referenzstrommodulationseinrichtung (6, 7, 9) aufweist; wobei der zweite Zweig (3) eine Signalmodulationseinrichtung (14, 15, 17) und eine Signalwandeleinrichtung (16, 32) aufweist, angeordnet in Reihe zueinander und miteinander an einem Schaltungsausgangsknoten (21) verbunden; wobei die Referenz- und Signalwandeleinrichtung (8, 16; 31, 32) eine Stromspiegelschaltung (20) bildet; wobei die Referenzstrom- und Signalmodulationseinrichtung (6, 7, 9, 14, 15, 17) mit dem Eingangssignal (S) und einem invertierten Eingangssignal (SN) in entgegengesetzter Phase zu dem Eingangssignal (S) versorgt werden und Stromsignale (17, 115) erzeugen, die erste und zweite Werte, die nicht Null sind, haben, zu dem ersten und dem zweiten Pegel des Eingangssignals in Bezug gesetzt; wobei die Stromspiegelschaltung (16; 32) mit den Stromsignalen versorgt wird und an dem Ausgangsknoten ein Spannungsausgangssignal (V2) erzeugt, das mindestens einen dritten und einen vierten Pegel darstellt; wobei der dritte und der vierte Pegel in einem Bereich nahe zu einem zweiten Referenzwert viel niedriger als der erste Referenzwert angeordnet sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Signalmodulationseinrichtung (14, 15, 17) einen Signalspannungsteiler (14, 15), verbunden zwischen einer ersten Referenzpotentialleitung (4) bei dem ersten Referenzwert und dem Schal tungsausgangsknoten (21) aufweist; wobei der Signalspannungsteiler mindestens eine erste und eine zweite elektrische Komponente (14, 15), verbunden miteinander in Reihe und verbunden jeweils mit der ersten Potentialleitung und dem Stromausgangsknoten (21), aufweist; wobei die Signalmodulationseinrichtung auch ein durch ein Signal gesteuertes Umschaltelement (17), das einen Steueranschluß (18) besitzt, versorgt mit dem invertierten Eingangssignal (SN) und parallel zu der ersten elektrischen Komponenten (14) angeordnet, aufweist.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Stromspiegelschaltung (20) als eine Einzeleingang-Differentialschaltung dient.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Referenzstrommodulationseinrichtung einen Referenzspannungsteiler (6, 7) und ein referenz-gesteuertes Umschaltelement (9) umfaßt; wobei das Referenzumschaltelement einen Steueranschluß (10), versorgt mit dem Eingangssignal (S), darstellt.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Umschaltelemente (9, 17) jeweils einen MOS-Transistor (23, 24) aufweisen.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der MOS-Transistor (23, 24) ein P-Kanal-Typ ist und den Source-Anschluß, verbunden mit der ersten Referenzpotentialleitung (4), darstellt.

7. Schaltung nach einem der vorhergehenden Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die Signal- und Referenzspannungsteiler Widerstandselemente (6, 7, 14, 15) aufweisen.

8. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Stromspiegelschaltung (20) NMOS-Transistoren (8, 16) aufweist.

9. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Stromspiegelschaltung (20) bipolare Transistoren (31, 32) aufweist.

10. Schaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Eingangssignal (S. SN) ein digitales Signal ist, das durch eine Treiber- und Diagnostikschaltung (50) für einen Leistungstransistor (51) erzeugt ist.