JP2551578B2 - 単一トランジスタ論理バツフア回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は全般的に論理回路、更に具体的に云えば、シ
ョットキー・クランプ形トランジスタ論理回路に関す
る。

従来の技術及び問題点 集積回路技術では、スイッチング回路を一層高速にす
ると共に１つのチップ当りの機能をより多くする点につ
いて、進歩が続いている。その結果、現在では多くの集
積回路チップが複数個の機能を持ち、これは10年前の集
積回路よりも１桁機能の数が多い。

ショットキー・トランジスタ論理（STL）系のディジ
タル回路は、回路の速度を高め且つ所要の供給電圧を低
下させる集積回路技術の最近の発展である。トランジス
タのベース・コレクタ接合と並列のショットキー・クラ
ンプ形又は金属障壁接合が、バイポーラ・トランジスタ
が飽和するのを防止し、こうしてベースの蓄積時間を短
くすると共に、スイッチング速度を高める。こういう系
統の論理回路の回路速度が改善されても、１つのチップ
内にある回路の密度が増加したことにより、スイッチン
グ速度が一層高くなった利点が帳消しになることがあ
り、この為非飽和形STL回路を使うことを無効にする。
論理ゲート又はバッファがチップ内にある多数の他の回
路を駆動しなければならない時、特にそうである。駆動
回路の出力をファンアウト式に他の回路の多数の入力に
接続する時、駆動回路に対する容量性負荷が増加し、こ
うしてSTL回路の動作を悪化させる。静電容量が増える
ことは、一般的に、相互接続用の金属導体と基板の間の
漂遊静電容量と、こういう導体に接続されたダイオード
及びトランジスタの接合静電容量に原因がある。

従来公知のSTL回路を使う時、漂遊負荷静電容量の影
響を最も強く受ける回路のパラメータは、駆動回路の出
力によって発生される波形の立上り時間である。典型的
なSTL回路、特に段間バッファ回路は、プルアップ抵抗
を持つ出力駆動構造を用いて構成されている。その結
果、漂遊負荷静電容量を特定のレベルまで充電する為の
時定数が、プルアップ抵抗の値及び分布静電容量の値に
直接的な関係を持つ。バッファ回路によって駆動される
回路の数が増加するにつれて、その出力の立上り時間が
対応して悪化することが判る。

以上の説明から、集積回路チップ内にある多数の回路
を駆動する改良された段間バッファに対する要望が生じ
たことが理解されよう。これに関連して、容量性負荷の
性質に略無関係な出力立上り時間のパラメータを持つ段
間駆動回路に対する要望が生じた。

本発明のその他の特徴及び利点は、以下図面について
実施例を説明する所から明らかになろう。

問題点を解決する為の手段及び作用 本発明では、従来の対応する回路に伴なう欠点を実質
的に少なくするか又はなくす様な段間論理バッファ回路
を提供する。

本発明の段間バッファ回路では、第１のトランジスタ
がショットキー・クランプ形ベース・コレクタ接合を持
ち、このトランジスタがショットキー方向ぎめダイオー
ドによって回路の入力に接続される。供給電圧と第１の
トランジスタのベースの間にバイアス抵抗を接続する。

第２のトランジスタにもショットキー・クランプ形ベ
ース・コレクタ接合を設け、この第２のトランジスタ
は、第１のトランジスタと同じ形で接続されたバイアス
抵抗とショットキー方向ぎめダイオードを持っている。
第１及び第２のトランジスタに関連するショットキー方
向ぎめダイオードの陰極が共に回路の入力に接続され
る。第１及び第２のトランジスタがエミッタ接地形式で
動作し、第２のトランジスタのコレクタはバッファ回路
の出力に接続される。

第３のトランジスタを設け、これがエミッタ・フォロ
ワ形式で動作する。そのエミッタがバッファ回路の出力
に接続される。第３のトランジスタのコレクタを供給電
圧に接続する。更に、第３のトランジスタのベースにバ
イアス抵抗及びショットキー方向ぎめダイオードを接続
し、ショットキー方向ぎめダイオードの陰極を第１のト
ランジスタのコレクタに接続する。

３つのショットキー方向ぎめダイオードの各々は、第
１及び第２のトランジスタのショットキー・クランプ形
ベース・コレクタ接合のそれよりも小さい順方向閾値電
圧を持つ様に作られる。

この発明のSTLバッファ回路は高速STL回路の全ての利
点を持ち、その他に負荷の静電容量に実質的に無関係な
信号の立上り時間で、段間容量性負荷を駆動することが
出来る。

実 施 例 第１図は従来のSTLバッファ回路10を示す。このSTLバ
ッファはエミッタ14を接地した形式で動作するトランジ
スタ12を有する。トランジスタ12にショットキー・クラ
ンプ形ベース・コレクタ接合を設けてある。入力バイア
ス回路がトランジスタ12のベース18に接続されたバイア
ス抵抗16と、トランジスタのベース18をバッファ入力に
接続するショットキー方向ぎめダイオード20を含む。方
向ぎめダイオード20の陰極がバッファ回路の入力の方を
向いた極性になっている。

トランジスタのコレクタ22がバッファ回路10の出力に
なり、この出力はプルアップ抵抗24により、供給電圧＋
Ｖに引張られる。トランジスタ12の出力が駆動する漂遊
又は分布回路静電容量を参照数字26で示してある。

第１図のバッファ回路の動作は、トランジスタ12が論
理反転作用を行なうことを特徴とする。論理“高”信号
がバッファ回路10の入力に印加された時、ダイオード20
が逆バイアスされ、この為バイアス電流がバイアス抵抗
16を介してトランジスタのベース18に印加される。この
為、トランジスタ12が導電状態になり、この為容量性負
荷26からバッファ回路10にコレクタ電流が流れ、その後
トランジスタのエミッタ14を通って回路のアースへ流れ
る。トランジスタ12が導電状態にある時、そのインピー
ダンスは数オーム程度であり、この為バッファの出力の
信号の立下り時間の変化は非常に小さい。この為、分布
した回路静電容量26は、トランジスタ10の低インピーダ
ンスによって非常に急速に放電することが出来る。

これと対照的に、バッファ回路入力の信号が論理
“低”である時、方向ぎめダイオード20が順バイアスさ
れ、トランジスタ12が非導電状態になる。その結果、バ
ッファの出力は立上り時間の変化を通って論理“高”レ
ベルに駆動される。論理“高”レベルへのこの出力の変
化は、供給電圧＋Ｖからプルアップ抵抗24を通って電流
が流れる結果であり、この為分布回路静電容量26が充電
される。プルアップ抵抗24の抵抗値は導電状態にある時
のトランジスタ12の出力インピーダンスよりずっと大き
いから、分布回路静電容量26が充電される速度は一層遅
い。その為、バッファの出力の立上り時間の変化は信号
の立下り時間の変化よりも一層長い。更に、バッファ回
路が余分の負荷を駆動する為に、分布静電容量26が増加
するにつれて、立上り時間はそれに対応して悪化する。

前に述べた様に、第１図のSTL回路の高速動作は、シ
ョットキー・クランプ形ベース・コレクタ間のトランジ
スタ接合の非飽和特性によって得られる。ショットキー
・ダイオード20の急速な回復によっても、速度が高くな
る。ショットキー・ダイオード20はトランジスタ12のベ
ース18に対する信号の振幅の変化を小さくし、こうして
バッファ回路10が一層低い入力電圧で動作出来る様に
し、こうして一層低い供給電圧で動作することが出来る
様にする。ショットキー・クランプ形トランジスタ12を
選ぶことにより、論理回路の速度が高くなるが、その出
力の分布静電容量がかなりになった時、この回路の利点
は十分に実現されないことがある。

本発明の原理及び概念は、第２図及び第３図を参照す
れば、一番判り易い。第２図にはこの発明のSTLバッフ
ァ27が示されている。破線で囲まれた回路10が、実質的
に第１図に示したバッファ回路10を構成している。第１
図及び第２図では、同様な回路の部分には同じ参照符号
を用いている。

本発明の改良は、ショットキー・クランプ形ベース・
コレクタ接合を持つ第１のNPNバイポーラ・トランジス
タ28を含む。ベース及びコレクタ端子が夫々参照数字3
0,32で示されている。エミッタ34はアースされている。
バイアス抵抗36が供給電圧＋Ｖとトランジスタベース30
の間に接続されている。ショットキー方向ぎめダイオー
ド38の陽極がトランジスタのベース30に接続され、その
陰極はバッファ回路の入力に接続されている。トランジ
スタ28及びそれに関連した入力バイアス回路は、参照数
字10で示した構造と略同一である。方向ぎめダイオード
38の陰極が方向ぎめダイオード20の陰極と共通に接続さ
れ、バッファ回路の入力に接続される。この明細書で
は、ショットキー・クランプ形NPNバイポーラ・トラン
ジスタ12をこの発明のバッファ回路27の第２のトランジ
スタと呼ぶ。

第３のNPNバイポーラ・トランジスタ40がエミッタ・
フォロワ形式でこの回路に接続されている。トランジス
タ40の出力がコレクタ端子44ではなく、エミッタ端子42
から取出される。この為、第３のトランジスタ40のエミ
ッタ42が第２のトランジスタ12のコレクタ22と共通に接
続されると共に、バッファ回路の出力に共通に接続され
る。第３及び第２のトランジスタ40,12により、分布回
路静電容量26の急速な充電及び放電が行なわれる。トラ
ンジスタ40がエミッタ・フォロワ形式で動作するから、
典型的な回路信号によって導電状態に駆動された時、飽
和しない。その結果、第３のトランジスタ40のベース・
コレクタ接合をショットキー障壁ダイオードによってク
ランプして、トランジスタの飽和動作を防止する必要は
ない。第３のトランジスタ40にショットキー・クランプ
形ベース・コレクタ接合を設けたい場合、こゝで説明す
る回路の性能は実質的に影響を受けない。

第２図のバッファ回路27の説明を続けると、第３のト
ランジスタ40のコレクタ44が供給電圧＋Ｖに接続され
る。トランジスタのベース46がバイアス抵抗48に接続さ
れると共に、ショットキー方向ぎめダイオード50の陽極
に接続される。バイアス抵抗48の他方の端子が供給電圧
＋Ｖに接続され、ショットキー・ダイオード50の陰極が
第１のトランジスタ28のコレクタ32に接続される。

回路の閾値電圧を極めて低くする為、ショットキー・
ダイオード20,38,50は順方向閾値電圧が、第１及び第２
のトランジスタ28,12のベース・コレクタ接合をクラン
プするショットキー障壁ダイオードの順方向閾値電圧よ
り小さくなる様に構成されている。これは、チタン−タ
ングステン（TIW）金属半導体接合を用いてダイオード2
0,38,50を作ることによって達成される。こういう面
を、図面では、ダイオードの中にドットを打って示して
ある。他方、第１及び第２のトランジスタ28,12のベー
ス・コレクタ接合は珪化白金を用いて構成される。その
結果、ダイオード20,38,50の順方向閾値電圧は約350mV
であるが、トランジスタのベース・コレクタ接合の順方
向閾値電圧は約600mVである。普通の回路の解析から、
順方向閾値電圧が低い方向ぎめダイオード20,38を使う
ことにより、回路の出力を異なる論理レベルに駆動する
為には、回路の入力に極く小さい信号電圧の変化しか必
要としないことが理解されよう。更に回路の解析から、
夫々トランジスタ12,28のベース18,30の信号の振幅が、
順方向電圧特性が低いダイオードを使うことによって減
少することが判る。

次に第２図のSTLバッファ回路27の動作を説明する。
バッファ回路27の入力に論理“高”信号が印加された
時、方向ぎめダイオード20,38が逆バイアスされる。こ
の為、供給電圧＋Ｖからバイアス抵抗16,36を通って、
夫々トランジスタ12,28のベース18,30に電流が流れる。
トランジスタ12,28が何れも導電状態にあり、この為低
出力インピーダンス状態になる。前に述べた様に、トラ
ンジスタ12が導電状態にある時、分布回路静電容量26が
急速に放電し、トランジスタ12に対するコレクタ電流に
なる。静電容量26は非常に急速に放電し、出力信号の立
下り時間の変化は非常に短い。

第１のトランジスタ28が、バッファ入力が論理“高”
である結果として、導電状態にある時、方向ぎめダイオ
ード50が順バイアスされる。供給電圧＋Ｖからバイアス
抵抗48及びダイオード50を通って電流が流れる。順バイ
アスされたダイオード50とトランジスタ28のコレクタ・
エミッタ間電圧の合計の電圧は、トランジスタ40のベー
ス・エミッタ接合を順バイアスするには不十分であるか
ら、トランジスタ40は非導電状態にとゞまる。この為、
トランジスタ40は分布回路静電容量26を急速に放電させ
る第２のトランジスタ12の動作に影響しない。

バッファ回路の入力の論理レベルが論理“低”に駆動
されると、方向ぎめダイオード20,38が順バイアスされ
る。この為、第１及び第２のトランジスタ28,12のベー
ス・エミッタ間電圧はこれらのトランジスタを導電状態
に駆動するには不十分である。その結果、第２のトラン
ジスタ12がカットオフになり、こうしてそれを第３のト
ランジスタ40又はバッファ回路の出力に接続された分布
回路静電容量26の何れからも切離す。入力が論理“低”
であることによって第１のトランジスタ28が非導電状態
であるか又はカットオフになった時、方向ぎめダイオー
ド50を通る電流通路が出来ない。第１のトランジスタ28
が第３のトランジスタ40が受取る信号に対してインバー
タとして作用し、トランジスタ12,40の両方が同時に導
電状態になることを防止することが判る。第３のトラン
ジスタ42はバイアス抵抗48を介してベース電流が印加さ
れる。この時、トランジスタ40が源＋Ｖからコレクタ・
エミッタ電流を通す。トランジスタ40のコレクタ電流
は、そのベース電流に対し、第３トランジスタ40の電流
利得H_fe倍である。導電状態にある時、トランジスタ40
のエミッタ42は僅かな出力インピーダンスしかなく、こ
の為バッファの出力に大きな電流を印加して、分布回路
静電容量26を急速に充電する。

バッファ回路27の構成により、第３のトランジスタ40
の電流利得は分布回路静電容量26を負荷静電容量の値に
略無関係な速度で充電させることが出来ることが理解さ
れよう。これは、分布回路静電容量26の充電がプルアッ
プ抵抗24の値に実質的に依存していた従来のSTL回路と
は著しく対照的である。

バッファ回路27について云うと、分布回路静電容量26
を充電する為の電流がトランジスタ40から豊富に供給さ
れることにより、回路の出力の信号の立上りの変化をか
なり短縮することが出来る。第１図及び第２図のバッフ
ァ回路の出力の立上り時間の相対的な比較が第３図にグ
ラフで示されている。グラフの横軸及び縦軸は夫々時間
及び電圧のパラメータに対応している。参照数字52で示
した波形は、第１図の従来のバッファ回路10の出力に得
られる立上り時間を示す。波形54はこの発明のバッファ
回路27によって発生される出力の立上り時間を比較して
示す。波形54のRC時定数が従来の回路によって発生され
る波形52に較べて著しく改善されていることが判る。第
２図のバッファ回路27の立上り時間特性がこの様に改善
されるのは、主に第３のトランジスタ40の電流利得の為
である。バイアス抵抗48を介してトランジスタ40にベー
ス電流を供給することは、ダイオード50及びトランジス
タ40の接合の静電容量の影響を幾分受けるが、こういう
影響は、ずっと大きな分布回路静電容量46の影響に比べ
れば極く小さい。

本発明をバッファ・インバータ論理回路について説明
した。しかし、本発明の原理は他の論理機能を形成する
様に容易に実施することが出来る。例えば、１対のダイ
オードを追加することにより、NAND回路機能を実現する
ことが出来る。追加するダイオードの陽極は夫々方向ぎ
めダイオード20,38の陽極に接続する。追加したダイオ
ードの陰極は共通に接続し、第２図の回路の２番目の入
力にする。何れかの回路の入力が論理“低”であれば、
出力が論理“高”に駆動され、こうして論理NAND機能が
得られる。

以上述べた所から、改良されたSTL回路が提供され
た。夫々のバイアス回路と組合せた第１及び第３のトラ
ンジスタによる利点は、従来公知のSTL回路では実現さ
れなかった。更に、第１、第２及び第３のトランジスタ
回路の対称性により、製造上も利点がある。対称性は、
バイアス抵抗の抵抗値の様な種々の部品の数値に関係な
く云う。本発明の好ましい実施例をNPN形のバイポーラ
・トランジスタに関連して説明したが、この原理及び概
念はPNP形トランジスタ技術にも同じ様に有効に用いる
ことが出来る。例えば、当業者は、トランジスタ12,28,
40をPNPトランジスタに置換え、ダイオード20,38,50の
極性を反転し、負の供給電圧−Ｖを設けることにより、
PNP形バッファ回路の方を好むことがある。

従って、本発明の好ましい実施例を特定のバッファ回
路について説明したが、特許請求の範囲によって定めら
れた本発明の範囲内で、技術的な選択事項として、細部
に多くの変更を加えることが出来ることを承知された
い。

以上の説明に関連して更に下記の項を開示する。

（１） そのベース・コレクタ接合の間に飽和防止障壁
ダイオードを接続し、ベースが入力信号を受取り、コレ
クタがバッファ回路の出力を発生する様なバイポーラ形
の単一トランジスタ論理バッファ回路に於て、飽和防止
障壁接合を持つと共に入力及び出力を持ち、当該第１の
トランジスタの入力が前記単一トランジスタと並列に接
続され、当該第１のトランジスタがその出力に反転信号
を発生する様な第１のバイポーラ・トランジスタ回路
と、ベース入力及びエミッタ出力を持ち、当該第２のト
ランジスタの入力が前記第１のトランジスタの出力に接
続され、且つそのエミッタ出力がバッファ回路の出力に
接続されている第２のバイポーラ・トランジスタ回路と
を有する単一トランジスタ論理バッファ回路。

（２） 第（１）項に記載した単一トランジスタ論理バ
ッファ回路に於て、前記単一トランジスタが駆動回路を
含み、前記第１のトランジスタが対称的な形の駆動回路
を含んでいる単一トランジスタ論理バッファ回路。

（３） 第（２）項に記載した単一トランジスタ論理バ
ッファ回路に於て、前記第２のトランジスタが前記単一
トランジスタの駆動回路に対して対称的な形の駆動回路
を含む単一トランジスタ論理バッファ回路。

（４） 第（３）項に記載した単一トランジスタ論理バ
ッファ回路に於て、前記単一トランジスタ、前記第１及
び第２のトランジスタのバイアス回路が、供給電圧及び
障壁形方向ぎめダイオードに接続された抵抗で構成され
ている単一トランジスタ論理バッファ回路。

（５） 第（３）項に記載した単一トランジスタ論理バ
ッファ回路に於て、前記単一トランジスタ及び前記第１
及び第２のトランジスタのバイアス回路が、供給電圧に
接続されたバイアス抵抗及び障壁形方向ぎめダイオード
で構成されている単一トランジスタ論理バッファ回路。

（６） 第（４）項に記載した単一トランジスタ論理バ
ッファ回路に於て、障壁形方向ぎめダイオードは、その
順方向閾値電圧が前記単一トランジスタの障壁接合の順
方向閾値電圧より小さくなる様に構成されている単一ト
ランジスタ論理バッファ回路。

（７） 第（２）項に記載した単一トランジスタ論理バ
ッファ回路に於て、前記単一トランジスタ及び前記第１
のトランジスタが夫々アースされたエミッタを持ってい
る単一トランジスタ論理バッファ回路。

（８） 第（１）項に記載した単一トランジスタ論理バ
ッファ回路に於て、更に、アース電位及び約２ボルトの
間でバッファ回路を作動する手段を含む単一トランジス
タ論理バッファ回路。

（９） バッファ回路を駆動する入力信号を受取る入力
と、他の電気装置を駆動する出力と、ショットキー・ク
ランプ形ベース・コレクタ接合を持つと共にエミッタを
持ち、前記ベースが前記入力の信号によって駆動され、
前記エミッタがコレクタ及びエミッタ電流が流れる様に
する電位に接続されている第１のトランジスタと、ショ
ットキー・クランプ形ベース・コレクタ接合を持つと共
に、コレクタ及びエミッタ電流が流れる様にする電位に
接続し得るエミッタを持っていて、当該第２のトランジ
スタのコレクタが出力に接続されて、該出力に対し一方
向に電流が流れることが出来る様になっている第２のト
ランジスタと、前記第１のトランジスタのコレクタの信
号によって駆動されるベース、及び前記出力に接続され
ていて、前記出力に対して別の方向に電流が流れること
が出来る様にするエミッタを持つ第３のトランジスタと
を有する高速論理バッファ回路。

（10） 第（９）項に記載した高速論理バッファ回路に
於て、前記入力及び前記第１のトランジスタのベースの
間に接続された第１のショットキー・ダイオードを有す
る高速論理バッファ回路。

（11） 第（10）項に記載した高速論理バッファ回路に
於て、前記入力及び前記第２のトランジスタのベースの
間に接続された第２のショットキー・ダイオードを有す
る高速論理バッファ回路。

（12） 第（11）項に記載した高速論理バッファ回路に
於て、前記第１及び第２のダイオードの夫々の順方向閾
値電圧が、夫々第１及び第２のトランジスタのベース・
コレクタ接合の順方向閾値電圧より小さい高速論理バッ
ファ回路。

（13） 第（９）項に記載した高速論理バッファ回路に
於て、前記第２のトランジスタのコレクタが前記第３の
トランジスタのエミッタに直結になっている高速論理バ
ッファ回路。

（14） 第（９）項に記載した高速論理バッファ回路に
於て、前記第１のトランジスタのコレクタ及び前記第３
のトランジスタのベースの間に接続されたショットキー
・ダイオードを有する高速論理バッファ回路。

（15） 第（９）項に記載した高速論理バッファ回路に
於て、アース電位及び約２ボルトの間でバッファ回路を
作動する手段を有する高速論理バッファ回路。

（16） 入力駆動信号を受取る第１の入力と、負荷に対
して両方向電流を供給する出力と、ショットキー・クラ
ンプ形ベース・コレクタ接合及びアースされたエミッタ
を持つと共に、陽極を当該第１のトランジスタのベース
に接続し且つ陰極を前記入力に接続した第１のショット
キー・ダイオード、及び電圧源並びに当該第１のトラン
ジスタのベースの間に接続されたバイアス抵抗を持つ第
１のバイポーラ・トランジスタと、ショットキー・クラ
ンプ形ベース・コレクタ接合及びアースされたエミッタ
を持つと共に、陽極を当該第２のトランジスタのベース
に接続し且つ陰極を前記入力に接続した第２のショット
キー・ダイオード、及び電圧源並びに当該第２のトラン
ジスタのベースの間に接続された抵抗を持っていて、当
該第２のトランジスタのコレクタが前記出力に接続され
る第２のバイポーラ・トランジスタと、電圧源に接続さ
れたコレクタ、前記出力に接続されたエミッタ、及びベ
ースを持つと共に、その陽極を当該第３のトランジスタ
のベースに接続し且つその陰極を前記第１のトランジス
タのコレクタに接続した第３のショットキー・ダイオー
ド、及び電圧源並びに当該第３のトランジスタのベース
の間に接続された抵抗を持つ第３のトランジスタとを有
するショットキー・トランジスタ・バッファ回路。

（17） 第（16）項に記載したショットキー・トランジ
スタ・バッファ回路に於て、前記第１、第２及び第３の
ショットキー・ダイオードは何れも順方向閾値電圧が前
記第１のトランジスタのショットキー・クランプ形ベー
ス・コレクタ接合より小さいショットキー・トランジス
タ・バッファ回路。

（18） 第（16）項に記載したショットキー・トランジ
スタ・バッファ回路に於て、前記電圧源が約２ボルトで
あるショットキー・トランジスタ・バッファ回路。

（19） 第１及び第２のバイポーラ・トランジスタを持
ち、各々のトランジスタはショットキー・クランプ形ベ
ース・エミッタ接合を持つと共に何れもエミッタ接地形
式で動作し、第２のトランジスタのコレクタがバッファ
回路の出力となり、更に前記第１のトランジスタによっ
て切換え自在に駆動され、そのエミッタがバッファ回路
の出力に結合されている第３のバイポーラ・トランジス
タと、バッファ回路に対する信号入力に応答して前記第
１及び第２のトランジスタを独立に駆動する入力手段と
を有し、該入力手段は入力信号の略同じ閾値レベルに応
答して、前記第１及び第２のトランジスタを同じ論理状
態に切換える手段を含み、閾値を通る入力信号の変化に
応答して、前記第２又は第３のトランジスタの内の一方
が導電状態になり、且つ該第２又は第３のトランジスタ
の内の他方が非導電状態になる論理バッファ回路。

（20） 第（19）項に記載した論理バッファ回路に於
て、該バッファ回路が３つのトランジスタで構成されて
おり、前記入力手段が対称的な形の２つの方向ぎめダイ
オード及び２つのバイアス抵抗で構成されている論理バ
ッファ回路。

（21） 第（20）項に記載した論理バッファ回路に於
て、前記第３のトランジスタをバイアスする第３のバイ
アス回路を有し、該第３のバイアス回路は前記入力バイ
アス手段の方向ぎめダイオード及びバイアス抵抗に対し
て対称的な形になっている論理バッファ回路。

【図面の簡単な説明】

第１図は従来の方式に従って構成されたSTL論理バッフ
ァ回路の回路図、第２図は本発明の原理及び考えに従っ
て構成されたSTLバッファ回路の回路図、第３図は第１
図のバッファ回路及び本発明のバッファ回路の出力信号
の立上り時間を示すグラフである。 主な符号の説明 12:単一トランジスタ 14,34,48:エミッタ 28:第１のトランジスタ 40:第２のトランジスタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】バッファ回路を駆動する入力信号を受取る
   入力を有し、 他の電気装置を駆動する出力を有し、かつ ショットキー・クランプ形ベース・コレクタ接合を持つ
   と共にエミッタを持ち、前記ベースが前記入力の信号に
   よって駆動され、コレクタ及びエミッタ電流が流れる様
   にする電位に前記コレクタが接続され、かつエミッタが
   直接接地されている第１のトランジスタを有し、かつ ショットキー・クランプ形ベース・コレクタ接合を持つ
   と共に、コレクタ及びエミッタ電流が流れる様に接地さ
   れたエミッタを持っている第２のトランジスタを有し、
   この第２のトランジスタのコレクタは前記出力に接続さ
   れて、該出力に対し第１の方向に電流が流れる様になっ
   ており、又上記第２のトランジスタのベースは上記入力
   信号を受信し、かつ 前記第１のトランジスタのコレクタの信号によって駆動
   されるベース、前記出力に接続されるエミッタ、及び前
   記出力に対して逆の第２の方向に電流が流れる様にする
   電位に接続されたコレクタを持つ第３のトランジスタを
   有する、 高速論理バッファ回路。