JPS62254519A - 単一トランジスタ論理バツフア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は全般的に論理回路、更に具体的に云えば、ショ
ットキー・クランプ形トランジスタ論理回路にＩＯ″す
る。

従来の技術及び問題点 集積回路技術では、スイッチング回路を一層高速にする
と共に１つのチップ当りの機能をより多くする点につい
て、進歩が続いている。その結果、現在では多くの東ｗ
４回路チップが複数個の機能を持ち、これは１０年前の
集積回路よりも１桁機能の数が多い。

ショットキー・トランジスタ論理（Ｓ　Ｔ　Ｌ　）系の
ディジタル回路は、回路の速度を高め且つ所要の供給電
圧を低下させる集積回路技術の最近の発展である。トラ
ンジスタのベース・コレクタ接合と並列のショットキー
・クランプ形又は金ＦＸＩ壁接合が、バイポーラ・トラ
ンジスタが飽和するのを防止し、こうしてベースの蓄積
時間を短くすると共に、スイッチング速度を高める。こ
ういう系統の論理回路の回路速度が改善されても、１つ
のチップ内にある回路の密度が増加したことにより、ス
イッチング速度が一層高くなった利点が帳消しになるこ
とがあり、この為非飽和形ＳＴ１回路を使うことを無効
にする。論理ゲート又はバッファがチップ内にある多数
の他の回路を駆動しなければならない時、特にそうであ
る。駆動回路の出力をファンアウト式に他の回路の多数
の入力に接続する時、駆動回路に対する容量性負荷が増
加し−１こうして３７１回路の動作を悪化させる。静電
容量が増えることは、一般的に、相互接続用の金属導体
と基板の間の漂遊静電容量と、こういう導体に接続され
たダイオード及びトランジスタの接合静電容量に原因が
ある。

従来公知の３７１回路を使う時、漂遊負荷静電容量の影
響を最も強く受ける回路のパラメータは、駆動回路の出
力によって発生される波形の立上り時間である。典型的
な３７１回路、特に段間バッフ７回路は、プルアップ抵
抗を持つ出力駆動構造を用いて構成されている。その結
果、漂遊負荷静電容量を特定のレベルまで充電する為の
時定数が、プルアップ抵抗の値及び分布静電容量の値に
直接的な１」係を持つ。バッファ回路によって駆動され
る回路の数が増加するにつれて、その出力の立上りＦＸ
Ｉ間が対応して悪化することが判る。

以上の説明から、集積回路チップ内にある多数の回路を
駆動する改良された段間バッファに対する要望が生じた
ことが理解されよう。これに関連して、容量性負荷の性
質に略無関係な出力立上り時間のパラメータを持つ段間
駆動回路に対する要望が生じた。

本発明のその他の特徴及び利点は、以下図面について実
施例を説明する所から明らかになろう。

問題１、を解゛する　の−　　び一 本発明では、従来の対応する回路に伴なう欠点を実質的
に少なくするか又はなくす様な段間論理バッファ回路を
提供する。

本発明の段間バッファ回路では、第１のトランジスタが
ショットキー・クランプ形ベース・コレクタ接合を持ち
、このトランジスタがショットキ一方向きめダイオード
によって回路の入力に接続される。供給電圧と第１のト
ランジスタのベースの間にバイアス抵抗を接続する。

第２のトランジスタにもショットキー・クランプ形ベー
ス・コレクタ接合を設け、この第２のトランジスタは、
第１のトランジスタと同じ形で接続されたバイアス抵抗
とショットキ一方向きめダイオードを持っている。第１
及び第２のトランジスタに関連するショットキ一方向き
めダイオードの陰極が共に回路の入力に接続される。第
１及び第２のトランジスタがエミッタ接地形式で動作し
、第２のトランジスタのコレクタはバッファ回路の出力
に接続される。

第３のトランジスタを設け、これがエミッタ・フォロワ
形式で動作する。そのエミッタがバッファ回路の出力に
接続される。第３のトラ、ンジスタのコレクタを供給電
圧に接続する。更に、第３のトランジスタのベースにバ
イアス抵抗及びショットキ一方向ぎめダイオードを接続
し、ショットキ一方向きめダイオードの陰極を第１のト
ランジスタのコレクタに接続する。

３つのショットキ一方向ぎめダイオードの各々は、第１
及び第２のトランジスタのショク１〜キー・クランプ形
ベース・コレクタ接合のそれよりも小さい順方向閾値電
圧を持つ様に作られる。

この発明のＳ　Ｔ　Ｌバッフ７回路は高速８７１回路の
全ての利点を持ち、その他に負荷の静電容量に実質的に
無関係な信号の立上り時１川で、段間容量性負荷を駆動
することが出来る。

実　　施　　例 第１図は従来のＳＴＬバッファ回路１０を示す。

このＳＴＬバッファはエミッタ１４を接地した形式で動
作するトランジスタ１２を有する。トランジスタ１２に
ショットキー・クランプ形ベース・コレクタ接合を設け
である。入力バイアス回路がトランジスタ１２０ベース
１８に接続されたバイアス抵抗１６と、トランジスタの
ベース１８をバッフ？入力に接続するショットキ一方向
きめダイオード２０を含む。方向きめダイオード２０の
陰極がバッフ７回路の入力の方を向いた極性になってい
る。

トランジスタのコレクタ２２がバッファ回路１０の出力
になり、この出力はプルアップ抵抗２４により、供給電
圧＋■に引張られる。トランジスタ１２の出力が駆動す
る漂遊又は分布回路静電容量を参照数字２６で示しであ
る。

第１図のバッファ回路の動作は、トランジスタ１２が論
理反転作用を行なうことを特徴とする。

論理″高″信号がバッファ回路１０の入力に印加された
時、ダイオード２０が逆バイアスされ、この為バイアス
電流がバイアス抵抗１６を介してトランジスタのベース
１８に印加される。この為、トランジスタ１２が導電状
態になり、この為容量性負荷２６からバッファ回路１０
にコレクタ接合流が流れ、その後トランジスタのエミッ
タ１４を通って回路のアースへ流れる。トランジスタ１
２が導電状態にある時、そのインピーダンスは数オーム
程度であり、この為バッファの出力の信号の立下り時間
の変化は非常に小さい。この為、分布した回路静電容量
２６は、トランジスタ１０の低インピーダンスによって
非常に急速に放電することが出来る。

これと対照的に、バッファ回路入力の信号が論理低″で
ある時、方向ぎめダイオード２０が順バイアスされ、ト
ランジスタ１２が非導電状態になる。その結果、バッフ
？の出力は立上り時間の変化を通って論理゛高″レベル
に駆動される。論理゛高″レベルへのこの出力の変化は
、供給電圧→−■からプルアップ抵抗２４を通って電流
が流れる結果であり、この為分布回路静電容８２６が充
電される。プルアップ抵抗２４の抵抗値は導電状態にあ
る時のトランジスタ１２の出力インピーダンスよりずっ
と大きいから、分布回路静電容量２６が充電される速度
は一層遅い。その為、バッファの出力の立上り時間の変
化は信号の立下り時間の変化よりも一層長い。更に、バ
ッファ回路が余分の負荷を駆動する為に、分布静電容量
２６が増加するにつれて、立上り時間はそれに対応して
悪化する。

前に述べた様に、第１図の８７１回路の高速動作は、シ
ョットキー・クランプ形ベース・コレクタ間のトランジ
スタ接合の非飽和特性によって得られる。ショットキー
・ダイオード２ｏの急速な回復によっても、速度が高く
なる。ショットキー・ダイオード２０はトランジスタ１
２のベース１８に対する信号の振幅の変化を小さくし、
こうしてバッファ回路１０が一層低い入力電圧で動作出
来る様にし、こうして一層低い供給電圧で動作すること
が出来る様にする。ショットキー・クランプ形トランジ
スタ１２を選ぶことにより、論理回路の速度が高くなる
が、その出力の分布静電容量がかなりになった時、この
回路の利点は十分に実現されないことがある。

本発明の原理及び概念は、第２図及び第３図を参照すれ
ば、一番判り易い。第２図にはこの発明のＳＴＬバッフ
ァ２７が示されている。破線で囲まれた回路１０が、実
質的に第１図に示したバッファ回路１ｏを構成している
。第１図及び第２図では、同様な回路の部分には同じ参
照符号を用いている。

本発明の改良は、ショットキー・クランプ形ベース・コ
レクタ接合を持つ第１のＮＰＮバイポーラ・トランジス
タ２８を含む。ベース及びコレクタ端子が夫々参照数字
３０．３２で示されている。

エミッタ３４はアースされている。バイアス抵抗３６が
供給電圧＋Ｖとトランジスタベース３０の間に接続され
ている。ショットキ一方向ぎめダイオード３８の陽極が
トランジスタのベース３０に接続され、その陰極はバッ
ファ回路の入力に接続されている。トランジスタ２８及
びそれに関連した入力バイアス回路は、参照数字１０で
示した構造と略同−である。方向きめダイオード３８の
陰極が方向きめダイオード２０の陰極と共通に接続され
、バッファ回路の入力に接続される。この明細書では、
ショットキー・クランプ形ＮＰＮバイポーラ・トランジ
スタ１２をこの発明のバッファ回路２７の第２のトラン
ジスタと呼ぶ。

第３のＮＰＮバイポーラ・トランジスタ４０がエミッタ
・フォロワ形式でこの回路に接続されている。トランジ
スタ４０の出力がコレクタ端子４４ではなく、エミッタ
端子４２から取出される。

この為、第３のトランジスタ４０のエミッタ４２が第２
のトランジスタ１２のコレクタ２２と共通に接続される
と共に、バッファ回路の出力に共通に接続される。第３
及び第２のトランジスタ４０゜１２により、分布回路静
電容量２６の急速な充電及び放電が行なわれる。トラン
ジスタ４０がエミッタ・フォロワ形式で動作するから、
典型的な回路信号によって導電状態に駆動された時、飽
和しない。その結果、第３のトランジスタ４０のベース
・］レクタ接合をショットキー障壁ダイオードによって
クランプして、トランジスタの飽和動作を防止する必要
はない。第３のトランジスタ４゜にショットキー・クラ
ンプ形ベース・コレクタ接合を設けたい場合、こ）で説
明する回路の性能は実質的に影響を受けない。

第２図のバッファ回路２７の説明を続けると、第３のト
ランジスタ４０のコレクタ４４が供給電圧十■に接続さ
れる。トランジスタのベース４６がバイアス抵抗４８に
接続されると共に、ショットキ一方向きめダイオード５
０の陽極に接続される。バイアス抵抗４８の他方の端子
が供給電圧＋Ｖに接続され、ショットキー・ダイオード
５０の陰極が第１のトランジスタ２８のコレクタ３２に
接続される。

回路の圃値電圧を極めて低くする為、ショットキー・ダ
イオード２０．３８．５０は順方向閾値電圧が、第１及
び第２のトランジスタ２８．１２のベース・コレクタ接
合をクランプするショットキーＩｌｌ　’Ｊ−ダイオー
ドの順方向ａ値電圧より小さくなる様に構成されている
。これは、チタン−タングステン（Ｔ　ＩＷ）金属半導
体接合を用いてダイオード２０．３８．５０を作ること
によって達成される。こういう面を、図面では、ダイオ
ードの中にドツトを打って示しである。他方、第１及び
第２のトランジスタ２８．１２のベース・コレクタ接合
は珪化白金を用いて構成される。その結果、ダイオード
２０．３８．５０の順方向ｖＩＡ値電圧は約３５０ｍＶ
であるが、トランジスタのベース・コレクタ接合の順方
向閾値電圧は約６００１１Ｖである。

七通の回路の解析から、順方向閾値電圧が低い方向きめ
ダイオード２０．３８を使うことにより、回路の出力を
異なる論理レベルに駆動する為には、回路の入力に極く
小さい信号電圧の変化しか必要としないことが理解され
よう。更に回路の解析から、夫々トランジスタ１２．２
８のベース１８゜３０の信号の振幅が、順方向電圧特性
が低いダイオードを使うことによって減少することが判
る。

次に第２図のＳＴＬバッファ回路２７の動作を説明する
。バラフッ回路２７の入力に論理“高“信号が印加され
た時、方向きめダイオード２０゜３８が逆バイアスされ
る。この為、供給電圧＋■からバイアス抵抗１６．３６
を通って、夫々トランジスタ１２．２８のベース１８．
３０に電流が流れる。トランジスタ１２．２８が何れも
ｌ電状態にあり、この為低出力インピーダンス状態にな
る。前に述べた様に、トランジスタ１２が導電状態にあ
る時、分布回路静電容量２６が急速に放電し、トランジ
スタ１２に対するコレクタ電流になる。静電容＠２６は
非常に急速に放電し、出ノ〕信号の立下り時間の変化は
非常に短い。

第１のトランジスタ２８が、バッファ入力が論理１高″
である結果として、導電状態にある時、方向きめダイオ
ード５０が順バイアスされる。供給電圧＋■からバイア
ス抵抗４８及びダイオード５０を通って電流が流れる。

順バイアスされたダイオード５ｏとトランジスタ２８の
コレクタ・エミッタ間電圧の合計の電圧は、トランジス
タ４０のベース・エミッタ接合を順バイアスするには不
十分であるから、トランジスタ４０は非導電状態にとイ
まる。この為、トランジスタ４０は分布回路静電容量２
６を急速に放電させる第２のトランジスタ１２の動作に
影響しない。

バッファ回路の入力の論理レベルが論Ｉ！！”低″に駆
動されると、方向きめダイオード２０．３８が順バイア
スされる。この為、第１及び第２のトランジスタ２８．
１２のベース・エミッタ間電圧はこれらのトランジスタ
を導電状態に駆動するには不十分である。その結果、第
２のトランジスタ１２がカットオフになり、こうしてそ
れを第３のトランジスタ４０又はバッファ回路の出力に
接続された分布回路静電容量２６の何れからも切離す。

入力が論理ゝ低″であることによって第１のトランジス
タ２８が非導電状態であるか又はカットオフになった時
、方向きめダイオード５ｏを通る電流通路が出来ない。

第１のトランジスタ２８が第３のトランジスタ４ｏが受
取る信号に対してインバータとして作用し、トランジス
タ１２．４０の両方が同時に導電状態になることを防止
するこ−とが判る。第３のトランジスタ４２はバイアス
抵抗４８を介してベース電流が印加される。この時、ト
ランジスタ４０が源十■からコレクタ・エミッタ電流を
通す。トランジスタ４０のコレクタ電流は、そのベース
電流に対し、第３トランジスタ４０の電流利得Ｈｆｅ倍
である。導電状態にある時、トランジスタ４０のエミッ
タ４２は僅かな出力インピーダンスしかなく、この為バ
ッファの出力に大きな電流を印加して、分布回路静電容
量２６を急速に充電する。

バッファ回路２７の構成により、第３のトランジスタ４
０の電流利得は分布回路静電容量２６を負荷静電容置の
値に略無関係な速度で充電させることが出来ることが理
解されよう。これは、分布回路静電容量２６の充電がプ
ルアップ抵抗２４の値に実質的に依存していた従来のＳ
Ｔ１回路とは茗しく対照的である。

バッファ回路２７について云うと、分布回路静電容量２
６を充電する為の電流がトランジスタ４０から豊富に供
給されることにより、回路の出力の信号の立上りの変化
をかなり短縮することが出来る。第１図及び第２図のバ
ッファ回路の出力の立上り時間の相対的な比較が第３図
にグラフで示されている。グラフの横軸及び縦軸は夫々
時間及び電圧のパラメータに対応している。参照数字５
２で示した波形は、第１図の従来のバッファ回路１ｏの
出力に得られる立上り時間を示す。波形５４はこの発明
のバッファ回路２７によって発生される出力の立上り時
間を比較して示す。波形５４のＲＣ時定数が従来の回路
によって発生される波形５２に較べて著しく改善されて
いることが判る。

第２図のバッファ回路２７の立上り時間特性がこの様に
改善されるのは、主に第３のトランジスタ４ｏの電流利
得の為である。バイアス抵抗４８を介してトランジスタ
４０にベース電流を供給することは、ダイオード５０及
びトランジスタ４０の接合の静電容量の影響を幾分受け
るが、こういう影響は、ずっと大きな分布回路静電容量
４６の影響に比べれば極く小さい。

本発明をバッフ？・インバータ論理回路について説明し
た。しかし、本発明の原理は他の論理機能を形成する様
に容易に実施することが出来る。

例えば、１対のダイオードを追加することにより、ＮＡ
ＮＤ回路機能を実現することが出来る。追加するダイオ
ードの陽極は夫々方向ぎめダイオード２０．３８の陽極
に接続する。追加したダイオードの陰極は共通に接続し
、第２図の回路の２番目の入力にする。何れかの回路の
入力が論理ゞ低“であれば、出力が論理”高“に駆動さ
れ、こうして論理ＮＡＮＤＩＩＩ能が得られる。

以上述べた所から、改良されたＳＴ１回路が提供された
。夫々のバイアス回路と組合せた第１及び第３のトラン
ジスタによる利点は、従来公知のＳＴ１回路では実現さ
れなかった。更に、第１、第２及び第３のトランジスタ
回路の対称性により、製造上も利点がある。対称性は、
バイアス抵抗の抵抗値の様な種々の部品の数値に関係な
く云う。

本発明の好ましい実施例をＮＰＮ形のバイポーラ・トラ
ンジスタに関連して説明したが、この原理及び概念はＰ
ＮＰＮ上形ンジスタ技術にも同じ様に有効に用いること
が出来る。例えば、当業者は、トランジスタ１２．２８
．４０をＰＮＰ）−ランジスタに置換え、ダイオード２
０．３８．５０の穫性を反転し、負の供給電圧−■を設
けることにより、ＰＮＰ形バッファ回路の方を好むこと
がある。

従って、本発明の好ましい実施例を特定のバッフ７回路
について説明したが、特許請求の範囲によって定められ
た本発明の範囲内で、技術的な選択事項として、細部に
多くの変更を加えることが出来ることを承知されたい。

以上の説明にＩ！３還して更に下記の項を開示する。

（１）　　そのベース・コレクタ接合の間に飽和防重障
壁ダイオードを接続し、ベースが入力信号を受取り、コ
レクタがバッファ回路の出力を発生する様なバイポーラ
形の単一トランジスタ論理バッフ？回路に於て、飽和防
止障壁接合を持つと共に入力及び出力を持ち、当該第１
のトランジスタの入力が前記単一トランジスタと並列に
接続され、当該第１のトランジスタがその出力に反転信
号を発生する様な第１のバイポーラ・トランジスタ回路
と、ベース入力及びエミッタ出力を持ち、当該第２のト
ランジスタの入力が前記第１のトランジスタの出力に接
続され、且つそのエミッタ出力がバッファ回路の出力に
接続されている第２のバイポーラ・トランジスタ回路と
を有する単一トランジスタ論理バッファ回路。

（２）　　第（１）項に記載した単一トランジスタ論理
バッファ回路に於て、前記単一トランジスタが駆動回路
を含み、前記第１のトランジスタが対称的な形の駆動回
路を含んでいる単一トランジスタ論理バッファ回路。

（３）　　第（２）項に記載した単一トランジスタ論理
バッファ回路に於て、前記第２のトランジスタが前記単
−ｌ・ランジスタの駆動回路に対して対称的な形の駆動
回路を含む単一トランジスタ論理バッフ７回路。

（４）　　第（３）項に記載した単一トランジスタ論理
バッフ？回路に於て、前記単一トランジスタ、前記第１
及び第２のトランジスタのバイアス回路が、供給電圧及
び障壁形方向ぎめダイオードに接続された抵抗で構成さ
れている単一トランジスタ論理バッファ回路◎ （５）　　第（３）項に記載した単一トランジスタ論即
バッフ７回路に於て、前記単一トランジスタ及び前記第
１及び第２のトランジスタのバイアス回路が、供給電圧
に接続されたバイアス抵抗及び障壁形方向きめダイオー
ドで構成されている単一トランジスタ論理バッフ７回路
。

（６）　　第（４）項に記載した単一トランジスタ論理
バッファ回路に於て、障壁形方向ぎめダイオードは、そ
の順方向閾値電圧が前記単一トランジスタの障壁接合の
順方向閾値電圧より小さくなる様に構成されている単一
トランジスタ論理バッファ回路。

（７）　　第（２）項に記載した単一トランジスタ論理
バッフ？回路に於て、前記単一トランジスタ及び前記第
１のトランジスタが夫々アースされたエミッタを持って
いる単一トランジスタ論理バッファ回路。

（８）　　第（１）項に記載した単一トランジスタ論理
バッフ？回路に於て、更に、アース電位及び約２ボルト
の間でバッファ回路を作動する手段を含む単一トランジ
スタ論理バッファ回路。

（９）　　バッファ回路を駆動する入力信号を受取る入
力と、他の電気装置を駆動する出力と、ショットキー・
クランプ形ベース・コレクタ接合を持つと共にエミッタ
を持ち、前記ベースが前記入力の信号によって駆動され
、前記エミッタがコレクタ及びエミッタ電流が流れる様
にする電位に接続されている第１のトランジスタと、シ
ョットキー・クランプ形ベース・コレクタ接合を持つと
共に、コレクタ及びエミッタ電流が流れる様にする電位
に接続し得るエミッタを持っていて、当該第２のトラン
ジスタのコレクタが出力に接続されて、該出力に対し一
方向に電流が流れることが出来る様になっている第２の
トランジスタと、前記第１のトランジスタのコレクタの
信号によって駆動されるベース、及び前記出力に接続さ
れていて、前記出力に対して別の方向に電流が流れるこ
とが出来る様にするエミッタを持つ第３のトランジスタ
とを有する高速論理バッファ回路。

（１０）第（９）項に記載した高速論理バッファ回路に
於て、前記入力及び前記第１のトランジスタのベースの
間に接続された第１のショットキー・ダイオードを有す
る高速論理バッファ回路。

（１１）　　第（１０）項に記載した高速論理バッファ
回路に於て、前記入力及び前記第２のトランジスタのベ
ースの間に接続された第２のショットキー・ダイオード
を有する高速論理バッファ回路。

（１２）第（１１）項に記載した高速論理バッファ回路
に於て、前記第１及び第２のダイオードの夫々の順方向
閾値電圧が、夫々第１及び第２のトランジスタのベース
・コレクタ接合の順方向閾値電圧より小さい高速論理バ
ッファ回路。

（１３）第（９）項に記載した高速論理バッファ回路に
於て、前記第２のトランジスタのコレクタが前記第３の
トランジスタのエミッタに直結になっている高速論理バ
ッファ回路。

（１４）第（９）項に記載した高速論理バッファ回路に
於て、前記第１のトランジスタのコレクタ及び前記第３
の１−ランジスタのベースの間に接続されたショットキ
ー・ダイオードを有する高速論理バッフアロ路。

（１５）　　第（９）項に記載した高速論理バッファ回
路に於て、アース電位及び約２ボルトの間でバッファ回
路を作動する手段を有する高速論理バッフアロ路。

（１６）入力駆動信号を受取る第１の入力と、負荷に対
して両方向電流を供給する出力と、ショットキー・クラ
ンプ形ベース・コレクタ接合及びアースされたエミッタ
を持つと共に、陽極を当該第１のトランジスタのベース
に接続し且つ陰極を前記入力に接読した第１のシミツト
キー・ダイオード、及び電圧源並びに当該第１のトラン
ジスタのベースの間に接続されたバイアス抵抗を持つ第
１のバイポーラ・トランジスタと、ショットキー・クラ
ンプ形ベース・コレクタ接合及びアースされたエミッタ
を持つと共に、陽極を当該第２の１−ランジスタのベー
スに接続し且つ陰極を前記入力に接続した第２のショッ
トキー・ダイオード、及び電圧源並びに当該第２のトラ
ンジスタのベースの間に接続された抵抗を持っていて、
当該第２のトランジスタのコレクタが前記出力に接続さ
れる第２のバイポーラ・トランジスタと、電圧源に接続
されたコレクタ、前記出力に接続されたエミッタ、及び
ベースを持つと共に、その陽極を当該第３のトランジス
タのベースに接続し且つその陰極を前記第１のトランジ
スタのコレクタに接続した第３のショットキー・ダイオ
ード、及び電圧源並びに当該第３のトランジスタのベー
スの間に接続された抵抗を持つ第３のトランジスタとを
有するショットキー・トランジスタ・バッファ回路。

（１７）第（１６）項に記載したショットキー・トラン
ジスタ・バッファ回路に於て、前記第１、第２及び第３
のショットキー・ダイオードは何れも順方向閾値電圧が
前記第１のトランジスタのショットキー・クランプ形ベ
ース・コレクタ接合より小さいショットキー・トランジ
スタ・バッフアロ路。

（１Ｂ）第（１６）項に記載したショットキー・トラン
ジスタ・バッファ回路に於て、前記電圧源が約２ボルト
であるショットキー・トランジスタφバッファ回路。

（１９）　　第１及び第２のバイポーラ・トランジスタ
を持ち、各々のトランジスタはショットキー・クランプ
形ベース・エミッタ接合を持つと共に何れもエミッタ接
地形式で動作し、第２のトランジスタのコレクタがバッ
ファ回路の出力となり、更に前記第１のトランジスタに
よって切換え自在に駆動され、そのエミッタがバッフア
ロ路の出力に結合されている第３のバイポーラ・トラン
ジスタと、バッファ回路に対する信号入力に応答して前
記第１及び第２のトランジスタを独立に駆動する入力手
段とを有し、該入力手段は入力信号の略同じ闇値レベル
に応答して、前記第１及び第２のトランジスタを同じ論
理状態に切換える手段を含み、閾値を通る入力信号の変
化に応答して、前記第２又は第３のトランジスタの内の
一方が導電状態になり、且つ該第２又は第３のトランジ
スタの内の他方が非Ｓ電状態になる論理バッファ回路。

（２０）第（１９）項に記載した論理バッファ回路に於
て、該バッファ回路が３つのトランジスタで構成されて
おり、前記入力手段が対称的な形の２つの方向きめダイ
オード及び２つのバイアス抵抗で構成されている論理バ
ッファ回路。

（２１）第（２０）項に記載した論理バッファ回路に於
て、ｖｔｉ記第３のトランジスタをバイアスする第３の
バイアス回路を有し、該第３のバイアス回路は前記入力
バイアス手段の方向きめダイオード及びバイアス抵抗に
対して対称的な形になっている論理バッファ回路。

【図面の簡単な説明】

第１図は従来の方式に従って構成されたＳＴＬ論理バッ
ファ回路の回路図、第２図は本発明の原理及び考えに従
って構成されたＳＴＬバッファ回路の回路図、第３図は
第１図のバッファ回路及び本発明のバッファ回路の出力
信号の立上り時間を示すグラフである。 主な符号の説明 １２：単一トランジスタ １４．３４．４８：エミッタ ２８：第１のトランジスタ ４ｏ：第２のトランジスタ

Claims (1)

【特許請求の範囲】
1. そのベース・コレクタ接合の間に飽和防止障壁ダイオー
   ドを接続し、ベースが入力信号を受取り、コレクタがバ
   ッファ回路の出力を発生する様なバイポーラ形の単一ト
   ランジスタ論理バッファ回路に於て、飽和防止障壁接合
   を持つと共に入力及び出力を持ち、当該第１のトランジ
   スタの入力が前記単一トランジスタと並列に接続され、
   当該第１のトランジスタがその出力に反転信号を発生す
   る様な第１のバイポーラ・トランジスタ回路と、ベース
   入力及びエミッタ出力を持ち、当該第２のトランジスタ
   の入力が前記第１のトランジスタの出力に接続され、且
   つそのエミッタ出力がバッファ回路の出力に接続されて
   いる第２のバイポーラ・トランジスタ回路とを有する単
   一トランジスタ論理バッファ回路。