JP3246081B2 - 磁気ヘッドのライトドライバー回路 - Google Patents
磁気ヘッドのライトドライバー回路Info
- Publication number
- JP3246081B2 JP3246081B2 JP12980293A JP12980293A JP3246081B2 JP 3246081 B2 JP3246081 B2 JP 3246081B2 JP 12980293 A JP12980293 A JP 12980293A JP 12980293 A JP12980293 A JP 12980293A JP 3246081 B2 JP3246081 B2 JP 3246081B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- voltage
- magnetic head
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデジタル信号の記録を行
う磁気ヘッドのライトドライバー回路に関する。
う磁気ヘッドのライトドライバー回路に関する。
【０００２】
【従来の技術】先ず、図１０の等価回路を参照して、こ
の種の磁気ヘッドのライトドライバー回路（２端子磁気
ヘッド用ライトドライバー回路）の原理を説明する。４
個のスイッチング用トランジスタ（ＮＰＮ形トランジス
タ）Ｑ１〜Ｑ４をブリッジ回路を構成するように接続さ
れる。そして、ブリッジ回路の１組の対角点間に電源電
圧を印加し、他の１組の対角点間に２端子磁気ヘッドＨ
を接続する。
の種の磁気ヘッドのライトドライバー回路（２端子磁気
ヘッド用ライトドライバー回路）の原理を説明する。４
個のスイッチング用トランジスタ（ＮＰＮ形トランジス
タ）Ｑ１〜Ｑ４をブリッジ回路を構成するように接続さ
れる。そして、ブリッジ回路の１組の対角点間に電源電
圧を印加し、他の１組の対角点間に２端子磁気ヘッドＨ
を接続する。
【０００３】トランジスタＱ１、Ｑ２の各コレクタ及び
接地間に、図示を省略するも、直流電圧が印加され、ト
ランジスタＱ１、Ｑ２の各エミッタに、トランジスタＱ
３、Ｑ４の各コレクタがそれぞれ接続され、トランジス
タＱ３、Ｑ４の各エミッタが定電流源ＩW を通じて接地
される。トランジスタＱ１、Ｑ３の接続中点と、トラン
ジスタＱ２、Ｑ４の接続中点との間に、磁気ヘッドＨ及
びその付属回路ＣＫの並列回路の両端の２端子Ｘ、Ｙが
接続される。
接地間に、図示を省略するも、直流電圧が印加され、ト
ランジスタＱ１、Ｑ２の各エミッタに、トランジスタＱ
３、Ｑ４の各コレクタがそれぞれ接続され、トランジス
タＱ３、Ｑ４の各エミッタが定電流源ＩW を通じて接地
される。トランジスタＱ１、Ｑ３の接続中点と、トラン
ジスタＱ２、Ｑ４の接続中点との間に、磁気ヘッドＨ及
びその付属回路ＣＫの並列回路の両端の２端子Ｘ、Ｙが
接続される。
【０００４】磁気ヘッドＨの等価回路は、直流抵抗Ｒ２
及びインダクタンスＬ１の直列回路で表される。付属回
路ＣＫの等価回路は、ダンピング抵抗（ＩＣ内蔵抵抗又
は外付け抵抗）Ｒ１のみ又はこれと差動容量（ＩＣ、磁
気ヘッドＨ等の容量）との並列回路で表される。尚、以
下の説明では付属回路ＣＫはダンピング抵抗Ｒ１のみで
構成されるものとして説明する。
及びインダクタンスＬ１の直列回路で表される。付属回
路ＣＫの等価回路は、ダンピング抵抗（ＩＣ内蔵抵抗又
は外付け抵抗）Ｒ１のみ又はこれと差動容量（ＩＣ、磁
気ヘッドＨ等の容量）との並列回路で表される。尚、以
下の説明では付属回路ＣＫはダンピング抵抗Ｒ１のみで
構成されるものとして説明する。
【０００５】トランジスタＱ１〜Ｑ４のベースに印加さ
れる電圧Ｓ１〜Ｓ４が図示の極性のとき、トランジスタ
Ｑ１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンと成
って、磁気ヘッドＨ及びダンピング抵抗Ｒ１の並列回路
に端子Ｙから端子Ｘへの電流が流れ、トランジスタＱ１
〜Ｑ４のベースに印加される電圧Ｓ１〜Ｓ４が図示の逆
の極性のとき、トランジスタＱ１、Ｑ４がオン、トラン
ジスタＱ２、Ｑ３がオフと成って、磁気ヘッドＨ及びダ
ンピング抵抗Ｒ１の並列回路に端子Ｘから端子Ｙへの電
流が流れる。
れる電圧Ｓ１〜Ｓ４が図示の極性のとき、トランジスタ
Ｑ１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンと成
って、磁気ヘッドＨ及びダンピング抵抗Ｒ１の並列回路
に端子Ｙから端子Ｘへの電流が流れ、トランジスタＱ１
〜Ｑ４のベースに印加される電圧Ｓ１〜Ｓ４が図示の逆
の極性のとき、トランジスタＱ１、Ｑ４がオン、トラン
ジスタＱ２、Ｑ３がオフと成って、磁気ヘッドＨ及びダ
ンピング抵抗Ｒ１の並列回路に端子Ｘから端子Ｙへの電
流が流れる。
【０００６】磁気ヘッドＨの直流抵抗Ｒ２及びインダク
タンスＬ１の直列回路を流れる電流をＩ H 、ダンピング
抵抗Ｒ１を流れる電流をＩ D 、定電流源ＩW を流れる電
流をＩW とすると、次の２式が成立する。但し、トラン
ジスタＱ１〜Ｑ４のベース電流は無視するものとする。Ｒ１・Ｉ D ＝Ｒ２・Ｉ H Ｉ H ＋Ｉ D ＝Ｉ W これら２式から、ヘッド電流ＩH は次式のように表され
る。 ＩH ＝Ｒ１・ＩW ／（Ｒ１＋Ｒ２）
タンスＬ１の直列回路を流れる電流をＩ H 、ダンピング
抵抗Ｒ１を流れる電流をＩ D 、定電流源ＩW を流れる電
流をＩW とすると、次の２式が成立する。但し、トラン
ジスタＱ１〜Ｑ４のベース電流は無視するものとする。Ｒ１・Ｉ D ＝Ｒ２・Ｉ H Ｉ H ＋Ｉ D ＝Ｉ W これら２式から、ヘッド電流ＩH は次式のように表され
る。 ＩH ＝Ｒ１・ＩW ／（Ｒ１＋Ｒ２）
【０００７】説明を簡単にするために、付属回路ＣＫを
省略し、トランジスタＱ１〜Ｑ４をそれぞれ電流源Ｉ1
〜Ｉ4 で表すと、図１０のライトドライバー回路は図１
１（Ａ）のような回路で表すことができる。インダクタ
ンスＬの両端ａ、ｂにおいて、それぞれ電流源Ｉ1 、Ｉ
3 が、電流源Ｉ2 、Ｉ4 が接続され、その両端ａ、ｂは
それぞれ同じコンダクタンス１Ｇを介して、直流電圧が
Ｅの同じ電圧源Ｅが接続されている。
省略し、トランジスタＱ１〜Ｑ４をそれぞれ電流源Ｉ1
〜Ｉ4 で表すと、図１０のライトドライバー回路は図１
１（Ａ）のような回路で表すことができる。インダクタ
ンスＬの両端ａ、ｂにおいて、それぞれ電流源Ｉ1 、Ｉ
3 が、電流源Ｉ2 、Ｉ4 が接続され、その両端ａ、ｂは
それぞれ同じコンダクタンス１Ｇを介して、直流電圧が
Ｅの同じ電圧源Ｅが接続されている。
【０００８】このとき、定電流源Ｉ1 〜Ｉ4 の定電流Ｉ
1 〜Ｉ4 は図１１（Ｂ）に示すように、０とＩの間で変
化する。インダクタンスＬの両端ａ、ｂの電圧ａ、ｂ
は、図１１（Ｃ）に示す如く、Ｅ及びＥ＋Ｖ／２、Ｅ及
びＥ−Ｖ／２と変化し、ヘッド端子電圧ｖはａ−ｂと成
る。インダクタンスＬを流れるヘッド電流ｉは、図１１
（Ｄ）に示すように、−Ｉ及び＋Ｉと変化し、−Ｉから
＋Ｉに立ち上がる時間ｔを以て立ち上がる。
1 〜Ｉ4 は図１１（Ｂ）に示すように、０とＩの間で変
化する。インダクタンスＬの両端ａ、ｂの電圧ａ、ｂ
は、図１１（Ｃ）に示す如く、Ｅ及びＥ＋Ｖ／２、Ｅ及
びＥ−Ｖ／２と変化し、ヘッド端子電圧ｖはａ−ｂと成
る。インダクタンスＬを流れるヘッド電流ｉは、図１１
（Ｄ）に示すように、−Ｉ及び＋Ｉと変化し、−Ｉから
＋Ｉに立ち上がる時間ｔを以て立ち上がる。
【０００９】ヘッド電流ｉが−Ｉから＋Ｉに変化すると
き、インダクタンスＬにはυ＝Ｌｄｉ／ｄｔ（ファラデ
ーの法則）より、 Ｖ＝２Ｌ・Ｉ／Ｔ の逆起電力（Ｆ．Ｂ．Ｐ）が発生する。この式から立ち
上がり時間Ｔは、 Ｔ＝２Ｌ・Ｉ／Ｖ で表される。この立ち上がり時間Ｔは、Ｌ、Ｉが小さい
程短く成り、又、Ｖが大きい程短く成るが、磁気ヘッド
の高密度記録のため、Ｖが大きく成るようにライトドラ
イバー回路のＩＣ設計を行う。
き、インダクタンスＬにはυ＝Ｌｄｉ／ｄｔ（ファラデ
ーの法則）より、 Ｖ＝２Ｌ・Ｉ／Ｔ の逆起電力（Ｆ．Ｂ．Ｐ）が発生する。この式から立ち
上がり時間Ｔは、 Ｔ＝２Ｌ・Ｉ／Ｖ で表される。この立ち上がり時間Ｔは、Ｌ、Ｉが小さい
程短く成り、又、Ｖが大きい程短く成るが、磁気ヘッド
の高密度記録のため、Ｖが大きく成るようにライトドラ
イバー回路のＩＣ設計を行う。
【００１０】次に、図１２を参照して、磁気ヘッドのラ
イトドライバー回路の従来例を説明する。スイッチング
用の第１、第２、第３及び第４のトランジスタ（ＮＰＮ
形トランジスタ）Ｑ１、Ｑ２、Ｑ３及びＱ４がブリッジ
回路を構成するように接続される。即ち、トランジスタ
Ｑ１、Ｑ２の各コレクタが互いに接続され、トランジス
タＱ１、Ｑ２の各エミッタがそれぞれトランジスタＱ
３、Ｑ４の各コレクタに接続され、トランジスタＱ３、
Ｑ４の各エミッタが互いに接続される。トランジスタＱ
３、Ｑ４の各エミッタが、定電流源ＩW を通じて接地さ
れる。
イトドライバー回路の従来例を説明する。スイッチング
用の第１、第２、第３及び第４のトランジスタ（ＮＰＮ
形トランジスタ）Ｑ１、Ｑ２、Ｑ３及びＱ４がブリッジ
回路を構成するように接続される。即ち、トランジスタ
Ｑ１、Ｑ２の各コレクタが互いに接続され、トランジス
タＱ１、Ｑ２の各エミッタがそれぞれトランジスタＱ
３、Ｑ４の各コレクタに接続され、トランジスタＱ３、
Ｑ４の各エミッタが互いに接続される。トランジスタＱ
３、Ｑ４の各エミッタが、定電流源ＩW を通じて接地さ
れる。
【００１１】トランジスタＱ１、Ｑ２の各コレクタに動
作電圧Ｖ１（５Ｖ）が印加される。トランジスタＱ１、
Ｑ３の接続中点と、トランジスタＱ２、Ｑ４の接続中点
との間に、磁気ヘッドＨ及びその付属回路ＣＫの並列回
路の両端の２端子Ｘ、Ｙが接続される。
作電圧Ｖ１（５Ｖ）が印加される。トランジスタＱ１、
Ｑ３の接続中点と、トランジスタＱ２、Ｑ４の接続中点
との間に、磁気ヘッドＨ及びその付属回路ＣＫの並列回
路の両端の２端子Ｘ、Ｙが接続される。
【００１２】磁気ヘッドＨの等価回路は、直流抵抗Ｒ２
及びインダクタンスＬ１の直列回路で表される。付属回
路ＣＫの等価回路は、ダンピング抵抗（ＩＣ内蔵抵抗又
は外付け抵抗）Ｒ１で表される。
及びインダクタンスＬ１の直列回路で表される。付属回
路ＣＫの等価回路は、ダンピング抵抗（ＩＣ内蔵抵抗又
は外付け抵抗）Ｒ１で表される。
【００１３】トランジスタＱ１のベースに電圧Ｖ３が印
加される。トランジスタＱ２のベースに電圧Ｖ５が印加
される。トランジスタＱ３のベースに電圧Ｖ４が印加さ
れる。トランジスタＱ４のベースには電圧Ｖ６が印加さ
れる。これら電圧Ｖ３、Ｖ５、Ｖ４及びＶ６は、入力デ
ジタル電圧に応じて変化する。
加される。トランジスタＱ２のベースに電圧Ｖ５が印加
される。トランジスタＱ３のベースに電圧Ｖ４が印加さ
れる。トランジスタＱ４のベースには電圧Ｖ６が印加さ
れる。これら電圧Ｖ３、Ｖ５、Ｖ４及びＶ６は、入力デ
ジタル電圧に応じて変化する。
【００１４】そして、逆起電力（Ｆ．Ｂ．Ｐ）によっ
て、トランジスタＱ３、Ｑ４が飽和しないようにするた
めのクランプ回路用トランジスタ（ＮＰＮ形トランジス
タ）Ｑ５、Ｑ６が設けられる。トランジスタＱ５、Ｑ６
の各コレクタが、トランジスタＱ１、Ｑ２の各コレクタ
に共通に接続され、トランジスタＱ５、Ｑ６の各エミッ
タがトランジスタＱ１、Ｑ３の接続中点及びトランジス
タＱ２、Ｑ４の接続中点にそれぞれ接続され、トランジ
スタＱ５、Ｑ６の各ベースに共通に、バイアス電圧Ｖ２
が印加される。
て、トランジスタＱ３、Ｑ４が飽和しないようにするた
めのクランプ回路用トランジスタ（ＮＰＮ形トランジス
タ）Ｑ５、Ｑ６が設けられる。トランジスタＱ５、Ｑ６
の各コレクタが、トランジスタＱ１、Ｑ２の各コレクタ
に共通に接続され、トランジスタＱ５、Ｑ６の各エミッ
タがトランジスタＱ１、Ｑ３の接続中点及びトランジス
タＱ２、Ｑ４の接続中点にそれぞれ接続され、トランジ
スタＱ５、Ｑ６の各ベースに共通に、バイアス電圧Ｖ２
が印加される。
【００１５】図１３にトランジスタＱ１〜Ｑ４を同時に
切換えた場合のライトドライバー回路の入力デジタル電
圧、即ち、トランジスタＱ１〜Ｑ４のベースＢに印加さ
れる電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示す。電圧
Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が１．２
Ｖ、電圧Ｖ６が１．５Ｖのとき、トランジスタＱ１、Ｑ
４がオン、トランジスタＱ２、Ｑ３がオフになる。この
ときは磁気ヘッドＨ及びダンピング抵抗Ｒ１の並列回路
に、一端Ｘから他端Ｙに向かってライト電流（定電流源
Ｉ W の定電流Ｉ W に略等しい）が流れる。
切換えた場合のライトドライバー回路の入力デジタル電
圧、即ち、トランジスタＱ１〜Ｑ４のベースＢに印加さ
れる電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示す。電圧
Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が１．２
Ｖ、電圧Ｖ６が１．５Ｖのとき、トランジスタＱ１、Ｑ
４がオン、トランジスタＱ２、Ｑ３がオフになる。この
ときは磁気ヘッドＨ及びダンピング抵抗Ｒ１の並列回路
に、一端Ｘから他端Ｙに向かってライト電流（定電流源
Ｉ W の定電流Ｉ W に略等しい）が流れる。
【００１６】又、電圧Ｖ３が１．７Ｖ、電圧Ｖ５が５
Ｖ、電圧Ｖ４が１．５Ｖ、電圧Ｖ６が１．２Ｖのとき、
トランジスタＱ１、Ｑ４がオフ、トランジスタＱ２、Ｑ
３がオンになる。このときは磁気ヘッドＨに、他端Ｙか
ら一端Ｘに向かってライト電流（定電流源Ｉ W の定電流
Ｉ W に略等しい）が流れる。
Ｖ、電圧Ｖ４が１．５Ｖ、電圧Ｖ６が１．２Ｖのとき、
トランジスタＱ１、Ｑ４がオフ、トランジスタＱ２、Ｑ
３がオンになる。このときは磁気ヘッドＨに、他端Ｙか
ら一端Ｘに向かってライト電流（定電流源Ｉ W の定電流
Ｉ W に略等しい）が流れる。
【００１７】図１４にトランジスタＱ１〜Ｑ４を同時に
切換えた場合のヘッド端子出力電圧、即ち、磁気ヘッド
Ｈ及びダンピング抵抗Ｒ１の並列回路の両端Ｘ、Ｙ、即
ち、トランジスタＱ１、Ｑ２の各エミッタＥの電圧の変
化状態を示す。トランジスタＱ１、Ｑ４がオン、トラン
ジスタＱ２、Ｑ３がオフの状態から、トランジスタＱ
１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状態
に変化した後、トランジスタＱ２のエミッタＥに、ａで
示すように、上向きの逆起電力（Ｆ．Ｂ．Ｐ）が発生
し、ｂに示すように、トランジスタＱ１のエミッタＥの
電圧はトランジスタＱ５によってクランプされる。
切換えた場合のヘッド端子出力電圧、即ち、磁気ヘッド
Ｈ及びダンピング抵抗Ｒ１の並列回路の両端Ｘ、Ｙ、即
ち、トランジスタＱ１、Ｑ２の各エミッタＥの電圧の変
化状態を示す。トランジスタＱ１、Ｑ４がオン、トラン
ジスタＱ２、Ｑ３がオフの状態から、トランジスタＱ
１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状態
に変化した後、トランジスタＱ２のエミッタＥに、ａで
示すように、上向きの逆起電力（Ｆ．Ｂ．Ｐ）が発生
し、ｂに示すように、トランジスタＱ１のエミッタＥの
電圧はトランジスタＱ５によってクランプされる。
【００１８】図１５にトランジスタＱ１〜Ｑ４を同時に
切換えた場合のライトドライバー回路に流れる電流、即
ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンスＬ
１の直列回路を流れる電流Ｉ H 、ダンピング抵抗Ｒ１を
流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタＥ
の電流及びトランジスタＱ３、Ｑ４のコレクタＣの電流
及びクランプ用トランジスタＱ５のエミッタＥに流れる
電流の変化を示す。トランジスタＱ１、Ｑ４がオン、ト
ランジスタＱ２、Ｑ３がオフの状態から、トランジスタ
Ｑ１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状
態に変化した直後は、磁気ヘッドＨに流れる電流は直ぐ
には切り換わらないので、その間はライト電流Ｉ１はト
ランジスタＱ５、Ｑ３を通じて流れ、トランジスタＱ２
には電流が流れない。そして、トランジスタＱ２に電流
が流れないために、ａに示すように、ヘッド端子電圧を
低インピーダンスに抑えることができない。このため、
図１４のａに示したように、トランジスタＱ２のエミッ
タＥに上向きの逆起電力（Ｆ．Ｂ．Ｐ）が発生する。
切換えた場合のライトドライバー回路に流れる電流、即
ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンスＬ
１の直列回路を流れる電流Ｉ H 、ダンピング抵抗Ｒ１を
流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタＥ
の電流及びトランジスタＱ３、Ｑ４のコレクタＣの電流
及びクランプ用トランジスタＱ５のエミッタＥに流れる
電流の変化を示す。トランジスタＱ１、Ｑ４がオン、ト
ランジスタＱ２、Ｑ３がオフの状態から、トランジスタ
Ｑ１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状
態に変化した直後は、磁気ヘッドＨに流れる電流は直ぐ
には切り換わらないので、その間はライト電流Ｉ１はト
ランジスタＱ５、Ｑ３を通じて流れ、トランジスタＱ２
には電流が流れない。そして、トランジスタＱ２に電流
が流れないために、ａに示すように、ヘッド端子電圧を
低インピーダンスに抑えることができない。このため、
図１４のａに示したように、トランジスタＱ２のエミッ
タＥに上向きの逆起電力（Ｆ．Ｂ．Ｐ）が発生する。
【００１９】トランジスタＱ１〜Ｑ４を同時に切換える
場合は、この上向きの逆起電力（Ｆ．Ｂ．Ｐ）の発生に
よって、次の３つの問題点が生じる。上向きの逆起電
力（Ｆ．Ｂ．Ｐ）の発生期間は、トランジスタＱ２のエ
ミッタＥの電位が電気的に定まらない。トランジスタ
Ｑ２のエミッタＥ−ベースＢ間、エミッタＥ−コレクタ
Ｃ間に高い電圧が掛かるため、トランジスタＱ２が破壊
する可能性がある。上向きの逆起電力（Ｆ．Ｂ．Ｐ）
の発生によって、ヘッド電流波形が曲がってしまう。以
上のことは、トランジスタＱ１についても同様である。
場合は、この上向きの逆起電力（Ｆ．Ｂ．Ｐ）の発生に
よって、次の３つの問題点が生じる。上向きの逆起電
力（Ｆ．Ｂ．Ｐ）の発生期間は、トランジスタＱ２のエ
ミッタＥの電位が電気的に定まらない。トランジスタ
Ｑ２のエミッタＥ−ベースＢ間、エミッタＥ−コレクタ
Ｃ間に高い電圧が掛かるため、トランジスタＱ２が破壊
する可能性がある。上向きの逆起電力（Ｆ．Ｂ．Ｐ）
の発生によって、ヘッド電流波形が曲がってしまう。以
上のことは、トランジスタＱ１についても同様である。
【００２０】そこで、図１６に示すように、トランジス
タＱ１、Ｑ２を同時に切換え、トランジスタＱ３、Ｑ４
を同時に切換えるが、トランジスタＱ１、Ｑ２の切換え
を、トランジスタＱ３、Ｑ４の切換えより３ｎSec だけ
早くした場合のライトドライバー回路の入力デジタル電
圧、即ち、トランジスタＱ１〜Ｑ４のベースＢに印加さ
れる電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示す。電圧
Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が１．２
Ｖ、電圧Ｖ６が１．５Ｖのときは、トランジスタＱ１、
Ｑ４がオン、トランジスタＱ２、Ｑ３がオフになる。
又、電圧Ｖ３が１．７Ｖ、電圧Ｖ５が５Ｖ、電圧Ｖ４が
１．２Ｖ、電圧Ｖ７が１．５Ｖのときは、トランジスタ
Ｑ１がオフ、トランジスタＱ４がオン、トランジスタＱ
２がオン、トランジスタＱ３がオフに成る。更に、電圧
Ｖ３が１．７Ｖ、電圧Ｖ５が５Ｖ、電圧Ｖ４が１．５
Ｖ、電圧Ｖ６が１．２Ｖのとき、トランジスタＱ１、Ｑ
４がオフ、トランジスタＱ２、Ｑ３がオンになる。
タＱ１、Ｑ２を同時に切換え、トランジスタＱ３、Ｑ４
を同時に切換えるが、トランジスタＱ１、Ｑ２の切換え
を、トランジスタＱ３、Ｑ４の切換えより３ｎSec だけ
早くした場合のライトドライバー回路の入力デジタル電
圧、即ち、トランジスタＱ１〜Ｑ４のベースＢに印加さ
れる電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示す。電圧
Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が１．２
Ｖ、電圧Ｖ６が１．５Ｖのときは、トランジスタＱ１、
Ｑ４がオン、トランジスタＱ２、Ｑ３がオフになる。
又、電圧Ｖ３が１．７Ｖ、電圧Ｖ５が５Ｖ、電圧Ｖ４が
１．２Ｖ、電圧Ｖ７が１．５Ｖのときは、トランジスタ
Ｑ１がオフ、トランジスタＱ４がオン、トランジスタＱ
２がオン、トランジスタＱ３がオフに成る。更に、電圧
Ｖ３が１．７Ｖ、電圧Ｖ５が５Ｖ、電圧Ｖ４が１．５
Ｖ、電圧Ｖ６が１．２Ｖのとき、トランジスタＱ１、Ｑ
４がオフ、トランジスタＱ２、Ｑ３がオンになる。
【００２１】図１７に、トランジスタＱ１、Ｑ２の切換
えを、トランジスタＱ３、Ｑ４の切換えより３ｎSec だ
け早くした場合のヘッド端子出力電圧、即ち、磁気ヘッ
ドＨ及びダンピング抵抗Ｒ２の並列回路の両端Ｘ、Ｙの
電圧、即ち、トランジスタＱ１、Ｑ２の各エミッタＥの
電圧の変化状態を示す。この場合は、ａに示す如く、ト
ランジスタＱ２のエミッタＥには、逆起電力（Ｆ．Ｂ．
Ｐ）は発生しないことが分かる。尚、トランジスタＱ１
のエミッタＥの電圧はトランジスタＱ５によってクラン
プされる。
えを、トランジスタＱ３、Ｑ４の切換えより３ｎSec だ
け早くした場合のヘッド端子出力電圧、即ち、磁気ヘッ
ドＨ及びダンピング抵抗Ｒ２の並列回路の両端Ｘ、Ｙの
電圧、即ち、トランジスタＱ１、Ｑ２の各エミッタＥの
電圧の変化状態を示す。この場合は、ａに示す如く、ト
ランジスタＱ２のエミッタＥには、逆起電力（Ｆ．Ｂ．
Ｐ）は発生しないことが分かる。尚、トランジスタＱ１
のエミッタＥの電圧はトランジスタＱ５によってクラン
プされる。
【００２２】図１８に、トランジスタＱ１、Ｑ２の切換
えを、トランジスタＱ３、Ｑ４の切換えより３ｎSec だ
け早くした場合のライトドライバー回路に流れる電流、
即ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンス
Ｌ１の直列回路に流れる電流Ｉ H 、ダンピング抵抗Ｒ１
に流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタ
Ｅの電流及びトランジスタＱ３、Ｑ４のコレクタＣの電
流及びクランプ用トランジスタＱ５のエミッタＥに流れ
る電流の変化を示す。この場合は、ライト電流Ｉ１はト
ランジスタＱ５、Ｑ２からトランジスタＱ４を通って流
れる。ａに示す如く、トランジスタＱ２に電流が流れて
いるため、ヘッド端子電圧を低インピーダンスに抑える
ことができ、上向きの逆起電力（Ｆ．Ｂ．Ｐ）は発生せ
ず、従って、上述の３つの問題点は解決される。
えを、トランジスタＱ３、Ｑ４の切換えより３ｎSec だ
け早くした場合のライトドライバー回路に流れる電流、
即ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンス
Ｌ１の直列回路に流れる電流Ｉ H 、ダンピング抵抗Ｒ１
に流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタ
Ｅの電流及びトランジスタＱ３、Ｑ４のコレクタＣの電
流及びクランプ用トランジスタＱ５のエミッタＥに流れ
る電流の変化を示す。この場合は、ライト電流Ｉ１はト
ランジスタＱ５、Ｑ２からトランジスタＱ４を通って流
れる。ａに示す如く、トランジスタＱ２に電流が流れて
いるため、ヘッド端子電圧を低インピーダンスに抑える
ことができ、上向きの逆起電力（Ｆ．Ｂ．Ｐ）は発生せ
ず、従って、上述の３つの問題点は解決される。
【００２３】ところが、トランジスタＱ１、Ｑ２の切換
えを、トランジスタＱ３、Ｑ４の切換えより３ｎSec だ
け早くした場合は、次の２つの問題点が生じる。トラ
ンジスタＱ３、Ｑ４のベースに印加する電圧Ｖ４、Ｖ６
を、トランジスタＱ２、Ｑ１のベースに印加する電圧Ｖ
５、Ｖ３に対し遅延させる遅延手段を必要とする。その
遅延量はある程度の高精度が要求される。即ち、その遅
延量が小さ過ぎると上向きの逆起電力（Ｆ．Ｂ．Ｐ）が
発生し、大き過ぎるとヘッド電流波形が曲がってしま
う。高密度記録に不利に成る。即ち、トランジスタＱ
３、Ｑ４の切換えを、トランジスタＱ１、Ｑ２の切換え
より遅延させているので、インダクタンスＬ１が小さい
と、その遅延が目立ってしまう。
えを、トランジスタＱ３、Ｑ４の切換えより３ｎSec だ
け早くした場合は、次の２つの問題点が生じる。トラ
ンジスタＱ３、Ｑ４のベースに印加する電圧Ｖ４、Ｖ６
を、トランジスタＱ２、Ｑ１のベースに印加する電圧Ｖ
５、Ｖ３に対し遅延させる遅延手段を必要とする。その
遅延量はある程度の高精度が要求される。即ち、その遅
延量が小さ過ぎると上向きの逆起電力（Ｆ．Ｂ．Ｐ）が
発生し、大き過ぎるとヘッド電流波形が曲がってしま
う。高密度記録に不利に成る。即ち、トランジスタＱ
３、Ｑ４の切換えを、トランジスタＱ１、Ｑ２の切換え
より遅延させているので、インダクタンスＬ１が小さい
と、その遅延が目立ってしまう。
【００２４】
【発明が解決しようとする課題】かかる点に鑑み、本発
明は、簡単な構成にて、磁気ヘッドに流れる電流の向き
が変化するときに、磁気ヘッドの両端に、上向きの逆起
電力を発生する虞がなく、磁気ヘッドに流れる電流の切
換えを高速に行うことができ、しかも磁気ヘッドに流れ
る電流波形が曲がる虞のない磁気ヘッドのライトドライ
バー回路を提案しようとするものである。
明は、簡単な構成にて、磁気ヘッドに流れる電流の向き
が変化するときに、磁気ヘッドの両端に、上向きの逆起
電力を発生する虞がなく、磁気ヘッドに流れる電流の切
換えを高速に行うことができ、しかも磁気ヘッドに流れ
る電流波形が曲がる虞のない磁気ヘッドのライトドライ
バー回路を提案しようとするものである。
【００２５】
【課題を解決するための手段】本発明は、スイッチング
用の第１、第２、第３及び第４のトランジスタＱ１、Ｑ
２、Ｑ３及びＱ４から成るブリッジ回路を有し、第１及
び第２のトランジスタＱ１、Ｑ２の接続中点並びに第３
及び第４のトランジスタＱ３、Ｑ４の接続中点間に定電
流源ＩWを介して動作電圧が印加され、第１及び第３の
トランジスタＱ１、Ｑ３の接続中点並びに第２及び第４
のトランジスタＱ２、Ｑ４の接続中点間に磁気ヘッドＨ
及びその付属回路ＣＫの並列回路が接続され、第１及び
第４のトランジスタＱ１、Ｑ４の組並びに第２及び第３
のトランジスタＱ２、Ｑ３の組が、入力デジタル信号に
応じてオンオフするようにした磁気ヘッドのライトドラ
イバー回路において、磁気ヘッドＨ及びその付属回路Ｃ
Ｋの並列回路の一端及び他端間に接続された第１のダイ
オードＤ１及び第１のクランプ素子Ｑ５の直列回路と、
磁気ヘッドＨ及びその付属回路ＣＫの並列回路の他端及
び一端間に接続された第２のダイオードＤ２及び第２の
クランプ素子Ｑ６の直列回路とを設けて成り、第１及び
第２のクランプ素子Ｑ５、Ｑ６によって、第１及び第４
のトランジスタＱ１、Ｑ４の組並びに第２及び第３のト
ランジスタＱ２、Ｑ３の組のオンオフによって、磁気ヘ
ッドＨ及びその付属回路ＣＫの並列回路の両端に下向き
の極性で上記第３及び第４のトランジスタＱ３、Ｑ４を
飽和させる逆起電力が発生するのを防止すると共に、第
１及び第２のダイオードＤ１、Ｄ２によって、第１及び
第４のトランジスタＱ１、Ｑ４の組並びに第２及び第３
のトランジスタＱ２、Ｑ３の組のオンオフによって、磁
気ヘッドＨ及びその付属回路ＣＫの並列回路の両端に他
の極性の逆起電力が発生するのを防止するようにしたも
のである。
用の第１、第２、第３及び第４のトランジスタＱ１、Ｑ
２、Ｑ３及びＱ４から成るブリッジ回路を有し、第１及
び第２のトランジスタＱ１、Ｑ２の接続中点並びに第３
及び第４のトランジスタＱ３、Ｑ４の接続中点間に定電
流源ＩWを介して動作電圧が印加され、第１及び第３の
トランジスタＱ１、Ｑ３の接続中点並びに第２及び第４
のトランジスタＱ２、Ｑ４の接続中点間に磁気ヘッドＨ
及びその付属回路ＣＫの並列回路が接続され、第１及び
第４のトランジスタＱ１、Ｑ４の組並びに第２及び第３
のトランジスタＱ２、Ｑ３の組が、入力デジタル信号に
応じてオンオフするようにした磁気ヘッドのライトドラ
イバー回路において、磁気ヘッドＨ及びその付属回路Ｃ
Ｋの並列回路の一端及び他端間に接続された第１のダイ
オードＤ１及び第１のクランプ素子Ｑ５の直列回路と、
磁気ヘッドＨ及びその付属回路ＣＫの並列回路の他端及
び一端間に接続された第２のダイオードＤ２及び第２の
クランプ素子Ｑ６の直列回路とを設けて成り、第１及び
第２のクランプ素子Ｑ５、Ｑ６によって、第１及び第４
のトランジスタＱ１、Ｑ４の組並びに第２及び第３のト
ランジスタＱ２、Ｑ３の組のオンオフによって、磁気ヘ
ッドＨ及びその付属回路ＣＫの並列回路の両端に下向き
の極性で上記第３及び第４のトランジスタＱ３、Ｑ４を
飽和させる逆起電力が発生するのを防止すると共に、第
１及び第２のダイオードＤ１、Ｄ２によって、第１及び
第４のトランジスタＱ１、Ｑ４の組並びに第２及び第３
のトランジスタＱ２、Ｑ３の組のオンオフによって、磁
気ヘッドＨ及びその付属回路ＣＫの並列回路の両端に他
の極性の逆起電力が発生するのを防止するようにしたも
のである。
【００２６】
【作用】かかる本発明によれば、第１及び第２のクラン
プ素子Ｑ５、Ｑ６によって、第１及び第４のトランジス
タＱ１、Ｑ４の組並びに第２及び第３のトランジスタＱ
２、Ｑ３の組のオンオフによって、磁気ヘッドＨ及びそ
の付属回路ＣＫの並列回路の両端に下向きの極性で上記
第３及び第４のトランジスタＱ３、Ｑ４を飽和させる逆
起電力が発生するのが防止されると共に、第１及び第２
のダイオードＤ１、Ｄ２によって、第１及び第４のトラ
ンジスタＱ１、Ｑ４の組並びに第２及び第３のトランジ
スタＱ２、Ｑ３の組のオンオフによって磁気ヘッドＨ及
びその付属回路ＣＫの並列回路の両端に他の極性の逆起
電力が発生するのが防止される。
プ素子Ｑ５、Ｑ６によって、第１及び第４のトランジス
タＱ１、Ｑ４の組並びに第２及び第３のトランジスタＱ
２、Ｑ３の組のオンオフによって、磁気ヘッドＨ及びそ
の付属回路ＣＫの並列回路の両端に下向きの極性で上記
第３及び第４のトランジスタＱ３、Ｑ４を飽和させる逆
起電力が発生するのが防止されると共に、第１及び第２
のダイオードＤ１、Ｄ２によって、第１及び第４のトラ
ンジスタＱ１、Ｑ４の組並びに第２及び第３のトランジ
スタＱ２、Ｑ３の組のオンオフによって磁気ヘッドＨ及
びその付属回路ＣＫの並列回路の両端に他の極性の逆起
電力が発生するのが防止される。
【００２７】
【実施例】以下に、図１を参照して、本発明の実施例を
説明するも、図１２の従来例と対応する部分には同一符
号を付して重複説明を省略する。磁気ヘッドＨ及びその
付属回路（ダンピング抵抗Ｒ１から成る）ＣＫの並列回
路の一端ＸにダイオードＱ８のアノードを接続し、その
カソードをトランジスタＱ６のコレクタに接続し、その
エミッタを磁気ヘッドＨ及びその付属回路ＣＫの並列回
路の他端Ｙに接続する。磁気ヘッドＨ及びその付属回路
ＣＫの並列回路の他端ＹにダイオードＱ７のアノードを
接続し、そのカソードをトランジスタＱ５のコレクタに
接続し、そのエミッタを磁気ヘッドＨ及びその付属回路
ＣＫの並列回路の一端Ｙに接続する。その他の構成は図
１２の従来例と同様である。
説明するも、図１２の従来例と対応する部分には同一符
号を付して重複説明を省略する。磁気ヘッドＨ及びその
付属回路（ダンピング抵抗Ｒ１から成る）ＣＫの並列回
路の一端ＸにダイオードＱ８のアノードを接続し、その
カソードをトランジスタＱ６のコレクタに接続し、その
エミッタを磁気ヘッドＨ及びその付属回路ＣＫの並列回
路の他端Ｙに接続する。磁気ヘッドＨ及びその付属回路
ＣＫの並列回路の他端ＹにダイオードＱ７のアノードを
接続し、そのカソードをトランジスタＱ５のコレクタに
接続し、そのエミッタを磁気ヘッドＨ及びその付属回路
ＣＫの並列回路の一端Ｙに接続する。その他の構成は図
１２の従来例と同様である。
【００２８】図２にトランジスタＱ１〜Ｑ４を同時に切
換えた場合のライトドライバー回路の入力デジタル電
圧、即ち、トランジスタＱ１〜Ｑ４のベースＢに印加さ
れる電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示す。電圧
Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が１．２
Ｖ、電圧Ｖ６が１．５Ｖのとき、トランジスタＱ１、Ｑ
４がオン、トランジスタＱ２、Ｑ３がオフになる。この
ときは磁気ヘッドＨ及びその付属回路ＣＫの並列回路
に、一端Ｘから他端Ｙに向かってライト電流（定電流源
Ｉ１の定電流に略等しい）が流れる。
換えた場合のライトドライバー回路の入力デジタル電
圧、即ち、トランジスタＱ１〜Ｑ４のベースＢに印加さ
れる電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示す。電圧
Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が１．２
Ｖ、電圧Ｖ６が１．５Ｖのとき、トランジスタＱ１、Ｑ
４がオン、トランジスタＱ２、Ｑ３がオフになる。この
ときは磁気ヘッドＨ及びその付属回路ＣＫの並列回路
に、一端Ｘから他端Ｙに向かってライト電流（定電流源
Ｉ１の定電流に略等しい）が流れる。
【００２９】又、電圧Ｖ３が１．７Ｖ、電圧Ｖ５が５
Ｖ、電圧Ｖ４が１．５Ｖ、電圧Ｖ６が１．２Ｖのとき、
トランジスタＱ１、Ｑ４がオフ、トランジスタＱ２、Ｑ
３がオンになる。このときは磁気ヘッドＨ及びその付属
回路ＣＫの並列回路に、他端Ｙから一端Ｘに向かってラ
イト電流（定電流源Ｉ１の定電流に略等しい）が流れ
る。
Ｖ、電圧Ｖ４が１．５Ｖ、電圧Ｖ６が１．２Ｖのとき、
トランジスタＱ１、Ｑ４がオフ、トランジスタＱ２、Ｑ
３がオンになる。このときは磁気ヘッドＨ及びその付属
回路ＣＫの並列回路に、他端Ｙから一端Ｘに向かってラ
イト電流（定電流源Ｉ１の定電流に略等しい）が流れ
る。
【００３０】図３ににトランジスタＱ１〜Ｑ４を同時に
切換えた場合のヘッド端子出力電圧、即ち、磁気ヘッド
Ｈ及びその付属回路ＣＫの並列回路の両端Ｘ、Ｙ、即
ち、トランジスタＱ１、Ｑ２の各エミッタＥの電圧の変
化状態を示す。トランジスタＱ１、Ｑ４がオン、トラン
ジスタＱ２、Ｑ３がオフの状態から、トランジスタＱ
１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状態
に変化した後、トランジスタＱ２のエミッタＥに、ａで
示すように、上向きの逆起電力（Ｆ．Ｂ．Ｐ）が発生せ
ず、ｂに示すように、トランジスタＱ１のエミッタＥの
電圧はトランジスタＱ５によってクランプされる。
切換えた場合のヘッド端子出力電圧、即ち、磁気ヘッド
Ｈ及びその付属回路ＣＫの並列回路の両端Ｘ、Ｙ、即
ち、トランジスタＱ１、Ｑ２の各エミッタＥの電圧の変
化状態を示す。トランジスタＱ１、Ｑ４がオン、トラン
ジスタＱ２、Ｑ３がオフの状態から、トランジスタＱ
１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状態
に変化した後、トランジスタＱ２のエミッタＥに、ａで
示すように、上向きの逆起電力（Ｆ．Ｂ．Ｐ）が発生せ
ず、ｂに示すように、トランジスタＱ１のエミッタＥの
電圧はトランジスタＱ５によってクランプされる。
【００３１】図４にトランジスタＱ１〜Ｑ４を同時に切
換えた場合のライトドライバー回路に流れる電流、即
ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンスＬ
１の直列電流を流れる電流Ｉ H 、ダンピング抵抗Ｒ１を
流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタＥ
の電流及びトランジスタＱ３、Ｑ４のコレクタＣの電流
及びクランプ用トランジスタＱ５のエミッタＥに流れる
電流の変化を示す。トランジスタＱ１、Ｑ４がオン、ト
ランジスタＱ２、Ｑ３がオフの状態から、トランジスタ
Ｑ１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状
態に変化した直後は、磁気ヘッドＨ及びその付属回路Ｃ
Ｋの並列回路に流れる電流は直ぐには切り換わらないの
で、その間はライト電流ＩW はトランジスタＱ２、Ｑ
５、Ｑ３を通じて流れる。下向きの逆起電力（Ｆ．Ｂ．
Ｐ）によってトランジスタＱ５がオンに成って、これに
電流が流れる。この電流はＱ２によって与えられるの
で、このトランジスタＱ２は強制的にオンに成る。トラ
ンジスタＱ１、Ｑ４がオン、トランジスタＱ２、Ｑ３が
オフの状態から、トランジスタＱ１、Ｑ４がオフ、トラ
ンジスタＱ２、Ｑ３がオンの状態に変化した直後に、ト
ランジスタＱ２に電流が流れるため、磁気ヘッドＨ及び
その付属回路ＣＫの並列回路の端子電圧を低インピーダ
ンスに抑えることができるので、逆起電力（Ｆ．Ｂ．
Ｐ）は発生しない。
換えた場合のライトドライバー回路に流れる電流、即
ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンスＬ
１の直列電流を流れる電流Ｉ H 、ダンピング抵抗Ｒ１を
流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタＥ
の電流及びトランジスタＱ３、Ｑ４のコレクタＣの電流
及びクランプ用トランジスタＱ５のエミッタＥに流れる
電流の変化を示す。トランジスタＱ１、Ｑ４がオン、ト
ランジスタＱ２、Ｑ３がオフの状態から、トランジスタ
Ｑ１、Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンの状
態に変化した直後は、磁気ヘッドＨ及びその付属回路Ｃ
Ｋの並列回路に流れる電流は直ぐには切り換わらないの
で、その間はライト電流ＩW はトランジスタＱ２、Ｑ
５、Ｑ３を通じて流れる。下向きの逆起電力（Ｆ．Ｂ．
Ｐ）によってトランジスタＱ５がオンに成って、これに
電流が流れる。この電流はＱ２によって与えられるの
で、このトランジスタＱ２は強制的にオンに成る。トラ
ンジスタＱ１、Ｑ４がオン、トランジスタＱ２、Ｑ３が
オフの状態から、トランジスタＱ１、Ｑ４がオフ、トラ
ンジスタＱ２、Ｑ３がオンの状態に変化した直後に、ト
ランジスタＱ２に電流が流れるため、磁気ヘッドＨ及び
その付属回路ＣＫの並列回路の端子電圧を低インピーダ
ンスに抑えることができるので、逆起電力（Ｆ．Ｂ．
Ｐ）は発生しない。
【００３２】トランジスタＱ１〜Ｑ４の切換え速度が速
いため、ヘッド電流の立ち上がり時間はｄｉ／ｄｔ＝υ
／Ｌのみで決定し、ヘッド電流波形もきれいに成る。従
って、高密度記録に有利である。
いため、ヘッド電流の立ち上がり時間はｄｉ／ｄｔ＝υ
／Ｌのみで決定し、ヘッド電流波形もきれいに成る。従
って、高密度記録に有利である。
【００３３】かくして、実施例（１）のライトドライバ
ー回路によれば、トランジスタＱ５、Ｑ６によって、ヘ
ッド電流切換え時に、ヘッド端子Ｘ又はＹに下向きの逆
起電力（Ｆ．Ｂ．Ｐ）が発生してトランジスタＱ３、Ｑ
４が飽和するのが回避される。又、逆起電力（Ｆ．Ｂ．
Ｐ）によって、トランジスタＱ５又はＱ６がオンに成っ
たときは、反対側のヘッド端子Ｙ又はＸから電流を供給
することによって、トランジスタＱ２、Ｑ１をオンさ
せ、ヘッド端子Ｘ又はＹを低インピーダンスに抑えるこ
とができ、上向きの逆起電力（Ｆ．Ｂ．Ｐ）は発生しな
いことに成る。
ー回路によれば、トランジスタＱ５、Ｑ６によって、ヘ
ッド電流切換え時に、ヘッド端子Ｘ又はＹに下向きの逆
起電力（Ｆ．Ｂ．Ｐ）が発生してトランジスタＱ３、Ｑ
４が飽和するのが回避される。又、逆起電力（Ｆ．Ｂ．
Ｐ）によって、トランジスタＱ５又はＱ６がオンに成っ
たときは、反対側のヘッド端子Ｙ又はＸから電流を供給
することによって、トランジスタＱ２、Ｑ１をオンさ
せ、ヘッド端子Ｘ又はＹを低インピーダンスに抑えるこ
とができ、上向きの逆起電力（Ｆ．Ｂ．Ｐ）は発生しな
いことに成る。
【００３４】次に、図１の実施例（１）のライトドライ
バー回路において、トランジスタＱ１、Ｑ２を同時に切
換え、トランジスタＱ３、Ｑ４を同時に切換えるが、ト
ランジスタＱ１、Ｑ２の切換えを、トランジスタＱ３、
Ｑ４の切換えより２ｎSec だけ早くした場合を考える。
図５にこのときのライトドライバー回路の入力デジタル
電圧、即ち、即ち、トランジスタＱ１〜Ｑ４のベースＢ
に印加される電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示
す。電圧Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が
１．２Ｖ、電圧Ｖ６が１．５Ｖのときは、トランジスタ
Ｑ１、Ｑ４がオン、トランジスタＱ２、Ｑ３がオフにな
る。又、電圧Ｖ３が１．７Ｖ、電圧Ｖ５が５Ｖ、電圧Ｖ
４が１．２Ｖ、電圧Ｖ６が１．５Ｖのときは、トランジ
スタＱ１がオフ、トランジスタＱ４がオン、トランジス
タＱ２がオン、トランジスタＱ３がオフに成る。更に、
電圧Ｖ３が１．７Ｖ、電圧Ｖ８が５Ｖ、電圧Ｖ４が１．
５Ｖ、電圧Ｖ６が１．２Ｖのとき、トランジスタＱ１、
Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンになる。
バー回路において、トランジスタＱ１、Ｑ２を同時に切
換え、トランジスタＱ３、Ｑ４を同時に切換えるが、ト
ランジスタＱ１、Ｑ２の切換えを、トランジスタＱ３、
Ｑ４の切換えより２ｎSec だけ早くした場合を考える。
図５にこのときのライトドライバー回路の入力デジタル
電圧、即ち、即ち、トランジスタＱ１〜Ｑ４のベースＢ
に印加される電圧Ｖ３、Ｖ５、Ｖ４、Ｖ６の変化状態示
す。電圧Ｖ３が５Ｖ、電圧Ｖ５が１．７Ｖ、電圧Ｖ４が
１．２Ｖ、電圧Ｖ６が１．５Ｖのときは、トランジスタ
Ｑ１、Ｑ４がオン、トランジスタＱ２、Ｑ３がオフにな
る。又、電圧Ｖ３が１．７Ｖ、電圧Ｖ５が５Ｖ、電圧Ｖ
４が１．２Ｖ、電圧Ｖ６が１．５Ｖのときは、トランジ
スタＱ１がオフ、トランジスタＱ４がオン、トランジス
タＱ２がオン、トランジスタＱ３がオフに成る。更に、
電圧Ｖ３が１．７Ｖ、電圧Ｖ８が５Ｖ、電圧Ｖ４が１．
５Ｖ、電圧Ｖ６が１．２Ｖのとき、トランジスタＱ１、
Ｑ４がオフ、トランジスタＱ２、Ｑ３がオンになる。
【００３５】図６に、トランジスタＱ１、Ｑ２の切換え
を、トランジスタＱ３、Ｑ４の切換えより２ｎSec だけ
早くした場合のヘッド端子出力電圧、即ち、磁気ヘッド
Ｈ及びその付属回路ＣＫの並列回路の両端Ｘ、Ｙの電
圧、即ち、トランジスタＱ１、Ｑ２の各エミッタＥの電
圧の変化状態を示す。このように、トランジスタＱ３、
Ｑ４の切換えが遅いと、ａに示す如く、トランジスタＱ
１のベース電位に引きずられて、ヘッド端子電圧が低下
する。この電圧によって、トランジスタＱ５、Ｑ６が飽
和してしまう。この点を改善したのが、後述する図８の
実施例（２）である。
を、トランジスタＱ３、Ｑ４の切換えより２ｎSec だけ
早くした場合のヘッド端子出力電圧、即ち、磁気ヘッド
Ｈ及びその付属回路ＣＫの並列回路の両端Ｘ、Ｙの電
圧、即ち、トランジスタＱ１、Ｑ２の各エミッタＥの電
圧の変化状態を示す。このように、トランジスタＱ３、
Ｑ４の切換えが遅いと、ａに示す如く、トランジスタＱ
１のベース電位に引きずられて、ヘッド端子電圧が低下
する。この電圧によって、トランジスタＱ５、Ｑ６が飽
和してしまう。この点を改善したのが、後述する図８の
実施例（２）である。
【００３６】図７に、トランジスタＱ１、Ｑ２の切換え
を、トランジスタＱ３、Ｑ４の切換えより２ｎSec だけ
早くした場合のライトドライバー回路に流れる電流、即
ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンスＬ
１の直列電流を流れる電流Ｉ H 、ダンピング抵抗Ｒ１を
流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタＥ
の電流及びトランジスタＱ３、Ｑ４のコレクタＣの電流
及びクランプ用トランジスタＱ５のエミッタＥに流れる
電流の変化を示す。この場合は、ライト電流Ｉ１はトラ
ンジスタＱ５、Ｑ２からトランジスタＱ４を通って流れ
る。
を、トランジスタＱ３、Ｑ４の切換えより２ｎSec だけ
早くした場合のライトドライバー回路に流れる電流、即
ち、磁気ヘッドＨの直流抵抗Ｒ２及びインダクタンスＬ
１の直列電流を流れる電流Ｉ H 、ダンピング抵抗Ｒ１を
流れる電流Ｉ D 、トランジスタＱ１、Ｑ２のエミッタＥ
の電流及びトランジスタＱ３、Ｑ４のコレクタＣの電流
及びクランプ用トランジスタＱ５のエミッタＥに流れる
電流の変化を示す。この場合は、ライト電流Ｉ１はトラ
ンジスタＱ５、Ｑ２からトランジスタＱ４を通って流れ
る。
【００３７】次に、図８を参照して、実施例（２）を説
明するも、図１の実施例（１）と対応する部分には同一
符号を付して重複説明を省略する。クランプ用のトラン
ジスタ（ＮＰＮ形トランジスタ）Ｑ９、Ｑ１０を設け、
トランジスタＱ９、Ｑ１０の各コレクタをトランジスタ
Ｑ１、Ｑ２の各コレクタに共通接続し、その各エミッタ
をそれぞれトランジスタＱ５、Ｑ６の各コレクタに接続
した場合である。そして、トランジスタＱ９、Ｑ１０の
各ベースに共通にバイアス電圧Ｖ７（２．９Ｖ）を印加
している。
明するも、図１の実施例（１）と対応する部分には同一
符号を付して重複説明を省略する。クランプ用のトラン
ジスタ（ＮＰＮ形トランジスタ）Ｑ９、Ｑ１０を設け、
トランジスタＱ９、Ｑ１０の各コレクタをトランジスタ
Ｑ１、Ｑ２の各コレクタに共通接続し、その各エミッタ
をそれぞれトランジスタＱ５、Ｑ６の各コレクタに接続
した場合である。そして、トランジスタＱ９、Ｑ１０の
各ベースに共通にバイアス電圧Ｖ７（２．９Ｖ）を印加
している。
【００３８】この実施例（２）によれば、クランプ用ト
ランジスタＱ９、Ｑ１０を設けたことにより、トランジ
スタＱ１、Ｑ２の切換えに対し、トランジスタＱ３、Ｑ
４の切換えが遅い場合に、ヘッド端子電圧が一瞬低下し
て、この電圧によってトランジスタトランジスタＱ５、
Ｑ６が飽和するを防止することができる。
ランジスタＱ９、Ｑ１０を設けたことにより、トランジ
スタＱ１、Ｑ２の切換えに対し、トランジスタＱ３、Ｑ
４の切換えが遅い場合に、ヘッド端子電圧が一瞬低下し
て、この電圧によってトランジスタトランジスタＱ５、
Ｑ６が飽和するを防止することができる。
【００３９】この実施例（２）は、配線の引回しによっ
て、トランジスタＱ１、Ｑ２の切換えに対し、トランジ
スタＱ４、Ｑ５の切換えが遅くなる場合に有効である
が、トランジスタＱ１〜Ｑ４が同時に切換えられる場合
は、トランジスタＱ９、Ｑ１０が働かないだけで、別に
問題はない。
て、トランジスタＱ１、Ｑ２の切換えに対し、トランジ
スタＱ４、Ｑ５の切換えが遅くなる場合に有効である
が、トランジスタＱ１〜Ｑ４が同時に切換えられる場合
は、トランジスタＱ９、Ｑ１０が働かないだけで、別に
問題はない。
【００４０】次に、図９を参照して、実施例（３）を説
明する。これは図１の実施例（１）のクランプ用トラン
ジスタＱ５、Ｑ６の代わりに、クランプ用ダイオードを
設けた場合である。即ち、磁気ヘッドＨ及び付属回路Ｃ
Ｋの並列回路の端子Ｘ、Ｙ間に端子Ｘ側はアノードと成
るように、ダイオードＱ１１、Ｑ１２、Ｑ１３の直列回
路を接続すると共に、端子Ｙ、Ｘ間に端子Ｙ側がアノー
ドと成るように、ダイオードＱ１４、Ｑ１５、Ｑ１５の
直列回路を接続する。
明する。これは図１の実施例（１）のクランプ用トラン
ジスタＱ５、Ｑ６の代わりに、クランプ用ダイオードを
設けた場合である。即ち、磁気ヘッドＨ及び付属回路Ｃ
Ｋの並列回路の端子Ｘ、Ｙ間に端子Ｘ側はアノードと成
るように、ダイオードＱ１１、Ｑ１２、Ｑ１３の直列回
路を接続すると共に、端子Ｙ、Ｘ間に端子Ｙ側がアノー
ドと成るように、ダイオードＱ１４、Ｑ１５、Ｑ１５の
直列回路を接続する。
【００４１】
【発明の効果】上述せる本発明によれば、本発明は、簡
単な構成にて、磁気ヘッドに流れる電流の向きが変化す
るときに、磁気ヘッドの両端に、上向きの逆起電力を発
生する虞がなく、磁気ヘッドに流れる電流の切換えを高
速に行うことができ、しかも磁気ヘッドに流れる電流波
形が曲がる虞のない磁気ヘッドのライトドライバー回路
を得ることができる。
単な構成にて、磁気ヘッドに流れる電流の向きが変化す
るときに、磁気ヘッドの両端に、上向きの逆起電力を発
生する虞がなく、磁気ヘッドに流れる電流の切換えを高
速に行うことができ、しかも磁気ヘッドに流れる電流波
形が曲がる虞のない磁気ヘッドのライトドライバー回路
を得ることができる。
【図１】本発明の実施例（１）のを示す回路図
【図２】実施例（１）の入力電圧を示す波形図
【図３】実施例（１）のヘッド端子出力電圧を示す波形
図
図
【図４】実施例（１）に流れる電流を示す波形図
【図５】実施例（１）の入力電圧を示す波形図
【図６】実施例（１）のヘッド端子出力電圧を示す波形
図
図
【図７】実施例（１）に流れる電流を示す波形図
【図８】実施例（２）を示す回路図
【図９】実施例（３）を示す回路図
【図１０】２端子ヘッド用ライトドライバー回路の等価
回路を示す回路図
回路を示す回路図
【図１１】ヘッド端子出力電圧とヘッド電流を示す波形
図
図
【図１２】従来例を示す回路図
【図１３】従来例の入力電圧を示す波形図
【図１４】従来例のヘッド端子出力電圧を示す波形図
【図１５】従来例に流れる電流を示す波形図
【図１６】従来例の入力電圧を示す波形図
【図１７】従来例のヘッド端子出力電圧を示す波形図
【図１８】従来例に流れる電流を示す波形図
Ｑ１〜Ｑ４ マトリックスを構成するスイッチング用トランジスタ Ｑ５、Ｑ６ クランプ用トランジスタ Ｑ７、Ｑ８ ダイオード Ｈ 磁気ヘッド ＩW 定電流源
Claims (3)
- 【請求項１】 スイッチング用の第１、第２、第３及び
第４のトランジスタから成るブリッジ回路を有し、上記
第１及び第２のトランジスタの接続中点並びに上記第３
及び第４のトランジスタの接続中点間に定電流源を介し
て動作電圧が印加され、上記第１及び第３のトランジス
タの接続中点並びに上記第２及び第４のトランジスタの
接続中点間に磁気ヘッド及びその付属回路の並列回路が
接続され、上記第１及び第４のトランジスタの組並びに
上記第２及び第３のトランジスタの組が、入力デジタル
信号に応じてオンオフするようにした磁気ヘッドのライ
トドライバー回路において、 上記磁気ヘッド及びその付属回路の並列回路の一端及び
他端間に接続された第１のダイオード及び第１のクラン
プ素子の直列回路と、 上記磁気ヘッド及びその付属回路の並列回路の他端及び
一端間に第２のダイオード及び第２のクランプ素子の直
列回路とを設けて成り、 上記第１及び第２のクランプ素子によって、上記第１及
び第４のトランジスタの組並びに上記第２及び第３のト
ランジスタの組のオンオフに基づいて、上記磁気ヘッド
及びその付属回路の並列回路の両端に下向きの極性で上
記第３及び第４のトランジスタを飽和させる逆起電力が
発生するのを防止すると共に、上記第１及び第２のダイ
オードによって、上記第１及び第４のトランジスタの組
並びに上記第２及び第３のトランジスタの組のオンオフ
に基づいて、上記磁気ヘッド及びその付属回路の並列回
路の両端に他の極性の逆起電力が発生するのを防止する
ようにしたことを特徴とする磁気ヘッドのライトドライ
バー回路。 - 【請求項２】 上記第１及び第２のクランプ素子はそれ
ぞれトランジスタであることを特徴とする請求項１記載
の磁気ヘッドのライトドライバー回路。 - 【請求項３】 上記第１及び第２のクランプ素子はそれ
ぞれダイオードであることを特徴とする請求項１記載の
磁気ヘッドのライトドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12980293A JP3246081B2 (ja) | 1993-05-31 | 1993-05-31 | 磁気ヘッドのライトドライバー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12980293A JP3246081B2 (ja) | 1993-05-31 | 1993-05-31 | 磁気ヘッドのライトドライバー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342503A JPH06342503A (ja) | 1994-12-13 |
| JP3246081B2 true JP3246081B2 (ja) | 2002-01-15 |
Family
ID=15018594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12980293A Expired - Fee Related JP3246081B2 (ja) | 1993-05-31 | 1993-05-31 | 磁気ヘッドのライトドライバー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246081B2 (ja) |
-
1993
- 1993-05-31 JP JP12980293A patent/JP3246081B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342503A (ja) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328850B2 (ja) | ||
| JP2990889B2 (ja) | 磁気ヘッドドライブ回路 | |
| JPS60500987A (ja) | Ａｎｄ／ｎａｎｄ機能を備えたｔｔｌ−ｅｃｌ入力変換回路 | |
| WO1995035564A2 (en) | Arrangement for recording an information signal on a magnetic record carrier | |
| JP2963188B2 (ja) | スタンバイ電力散逸を減少させたｅｃｌカットオフドライバ回路 | |
| JP3530582B2 (ja) | シングルエンド入力論理ゲートを有する集積論理回路 | |
| JP3246081B2 (ja) | 磁気ヘッドのライトドライバー回路 | |
| US6215607B1 (en) | Write driver using continuous damping network to reduce overshoot, undershoot and settling time for magnetic inductive recording head | |
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JPS6010815A (ja) | 論理回路 | |
| JPS62130A (ja) | Ｅｃｌ回路 | |
| JP2546004B2 (ja) | レベル変換回路 | |
| JPH02248117A (ja) | 高速度のスイッチング速度を有するｔｔｌコンパチブル出力回路 | |
| JPH09259404A (ja) | ライト電流発生回路 | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| JPS60247327A (ja) | トランジスタ回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPS601921A (ja) | アナログ・スイツチ回路 | |
| JP2992583B2 (ja) | 論理回路 | |
| KR930006138Y1 (ko) | 3진 논리 회로 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JP2687160B2 (ja) | スイッチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |