JPS6010809A - 微分パルス発生回路 - Google Patents
微分パルス発生回路Info
- Publication number
- JPS6010809A JPS6010809A JP58117465A JP11746583A JPS6010809A JP S6010809 A JPS6010809 A JP S6010809A JP 58117465 A JP58117465 A JP 58117465A JP 11746583 A JP11746583 A JP 11746583A JP S6010809 A JPS6010809 A JP S6010809A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level
- collector
- turned
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F23—COMBUSTION APPARATUS; COMBUSTION PROCESSES
- F23B—METHODS OR APPARATUS FOR COMBUSTION USING ONLY SOLID FUEL
- F23B70/00—Combustion apparatus characterised by means returning solid combustion residues to the combustion chamber
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Thermal Sciences (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばフリッゾフロップ回路のセット信号
あるいはリセット信号用のパルス信号を生成するための
微分・（ルス発生回路に関する。
あるいはリセット信号用のパルス信号を生成するための
微分・（ルス発生回路に関する。
一般に、半導体集積回路装置において、例えばフリップ
フロッゾ回路のセット信号あるいはリセット信号用のノ
（ルス信号を生成する場合は、第１図に示すように構成
している。図において、１１は半導体集積回路装置、１
１１ ＋ １７２ 、１１３ 。
フロッゾ回路のセット信号あるいはリセット信号用のノ
（ルス信号を生成する場合は、第１図に示すように構成
している。図において、１１は半導体集積回路装置、１
１１ ＋ １７２ 、１１３ 。
１１４、・・・はこの半導体集積回路装置１１の入出カ
ピンで、この入出力ピン１１１＋１１２間、１１３゜１
１４間にはそれぞれコンデンサＣＩ ＋０３が外付けさ
れ、これらコンデンサｃ ｔ 、Ｃｚ ｕ半ｄ１体集積
回路装置１１内に形成された充放電制御回路１２によっ
てその充電あるいは放電状態が制御される。上記コンデ
ンサＣＩ＋０２および充放電制御回路１２は微分パルス
発生回路１３を構成しておシ、コンデンサＣ１＊ ０２
に予め充電しておき充放電制御回路１２によって所定の
タイミングで放電させることにょシ微分パルス信号を得
ている。
ピンで、この入出力ピン１１１＋１１２間、１１３゜１
１４間にはそれぞれコンデンサＣＩ ＋０３が外付けさ
れ、これらコンデンサｃ ｔ 、Ｃｚ ｕ半ｄ１体集積
回路装置１１内に形成された充放電制御回路１２によっ
てその充電あるいは放電状態が制御される。上記コンデ
ンサＣＩ＋０２および充放電制御回路１２は微分パルス
発生回路１３を構成しておシ、コンデンサＣ１＊ ０２
に予め充電しておき充放電制御回路１２によって所定の
タイミングで放電させることにょシ微分パルス信号を得
ている。
しかし、上記のような構成ではコンデンサＣ１，Ｃ２を
外付けする必要があシ、その製造工程が煩雑化するとと
もにコストも高くなる欠点がある。また、近年、半導体
集積回路の高集積化に伴なって多ピン化の傾向にあシ、
ピン数を減らしたいにもかかわらずコンデンサ外付用の
専用のピンが必要となる欠点がある。
外付けする必要があシ、その製造工程が煩雑化するとと
もにコストも高くなる欠点がある。また、近年、半導体
集積回路の高集積化に伴なって多ピン化の傾向にあシ、
ピン数を減らしたいにもかかわらずコンデンサ外付用の
専用のピンが必要となる欠点がある。
ところで、上記外付はコンデンサＣ１ｒＣ２を半導体集
積回路装置１ノに内蔵すればこのような欠点は除去でき
るが、大容量のコンデンサを半導体集積２回路装置内に
形成するためには大きなノやターン面積が必要となり、
高集積化の阻げとなる。
積回路装置１ノに内蔵すればこのような欠点は除去でき
るが、大容量のコンデンサを半導体集積２回路装置内に
形成するためには大きなノやターン面積が必要となり、
高集積化の阻げとなる。
この発明は上記のような事情に鑑みてなされたもので、
その目的とするところは、外付はコンデンサを不要にで
き、且つ高集積化も実現できるすぐれた微分ノ４ルス発
生回路を提供することである。
その目的とするところは、外付はコンデンサを不要にで
き、且つ高集積化も実現できるすぐれた微分ノ４ルス発
生回路を提供することである。
すなわち、この発明においては、コレクタが第１負荷を
介して電源に接続されるとともにエミッタが接地されペ
ースに入力信号が供給される第１トランジスタ、コレク
タが第２負荷を介して電源に接続されペースが上記第１
トランジスタのコレクタに接続される第２トランジスタ
、、１およびコレクタが第３負荷を介して電源に接続さ
れペースに上記入力信号が供給される第３トランジスタ
金設け、上記第２、第３トランジスタのエミッタと接地
点間にそれぞれコレクタ・エミッタ間が接続されペース
が接地される一対の第４、第５トランジスタ、この第４
、第５トランジスタのコレクターペース間にペース・エ
ミッタ間がそれぞれ接続されコレクタがそれぞれ第４、
第５負荷を介して電源に接続される一対の第６、第７ト
ランジスタを設ける。さらに、ペースが上記第６、第７
トランジスタのコレクタにそれぞれ接続されコレクタが
共通接続されて第６負荷を介して電源に接続されるとと
もにエミッタが共通接続されて接地される一対の第８、
第９トランジスタを設け、上記第８、第９トランジスタ
のコレクタ共通接続点から前記入力信号の微分出力パル
スを得るように構成したもので、トランジスタの伝達遅
れ時間を利用して微分パルス會生成している。
介して電源に接続されるとともにエミッタが接地されペ
ースに入力信号が供給される第１トランジスタ、コレク
タが第２負荷を介して電源に接続されペースが上記第１
トランジスタのコレクタに接続される第２トランジスタ
、、１およびコレクタが第３負荷を介して電源に接続さ
れペースに上記入力信号が供給される第３トランジスタ
金設け、上記第２、第３トランジスタのエミッタと接地
点間にそれぞれコレクタ・エミッタ間が接続されペース
が接地される一対の第４、第５トランジスタ、この第４
、第５トランジスタのコレクターペース間にペース・エ
ミッタ間がそれぞれ接続されコレクタがそれぞれ第４、
第５負荷を介して電源に接続される一対の第６、第７ト
ランジスタを設ける。さらに、ペースが上記第６、第７
トランジスタのコレクタにそれぞれ接続されコレクタが
共通接続されて第６負荷を介して電源に接続されるとと
もにエミッタが共通接続されて接地される一対の第８、
第９トランジスタを設け、上記第８、第９トランジスタ
のコレクタ共通接続点から前記入力信号の微分出力パル
スを得るように構成したもので、トランジスタの伝達遅
れ時間を利用して微分パルス會生成している。
以下、この発明の一実施例について図面全参照して説明
する。第２図において、１４は波形整形回路で、この波
形整形回路１４の入力端子１５１１Ｃは抵抗Ｒｔ ｋ介
してトランジスタＱｏのペースが接続され、上記トラン
ジスタＱｏのコレクタには負荷（たとえば抵抗あるいは
定電流源）ｒｏｋ介して電源Ｖ。Ｃが接続されるととも
に、エミッタには接地点ＧＮＤが接続される。まり、ト
ランジスタＱｏのペース・エミッタ間には抵抗Ｒ２が接
続され、このトランジスタＱ。
する。第２図において、１４は波形整形回路で、この波
形整形回路１４の入力端子１５１１Ｃは抵抗Ｒｔ ｋ介
してトランジスタＱｏのペースが接続され、上記トラン
ジスタＱｏのコレクタには負荷（たとえば抵抗あるいは
定電流源）ｒｏｋ介して電源Ｖ。Ｃが接続されるととも
に、エミッタには接地点ＧＮＤが接続される。まり、ト
ランジスタＱｏのペース・エミッタ間には抵抗Ｒ２が接
続され、このトランジスタＱ。
のコレクタには抵抗Ｒａｅ介して第１トランジスタＱ１
のペースが接続される。上記トランジスタＱ１のコレク
タには第２トランジスタＱ２のペースが接続されるとと
もに、第１負荷ｒｌを介して電源ＶＣＣが接続され、エ
ミッタには接地点ＧＮＤが接続される。さらに、上記ト
ランジスタＱｏのコレクタには第３トランジスタＱ３の
ペースが接続され、上記トランジスタＱ２ ＋Ｑ３のコ
レクタにはそれぞれ第２、第３負荷ｒ２ ＋ｒ３を介し
て電源ｖＣＣが接続されるとともに、これらのエミッタ
と接地点ＧＮＤ間にはそれぞれ一対の第４、第５トラン
ジスタＱ４．Ｑ８のコレクタ・エミッタ間が接続される
。また、上記トランジスタＱ４ 、Ｑ５のペースにはそ
れぞれ接地点ＧＮＤが接続される。上記トランジスタＱ
４ ＋Ｑｓのコレクタ・ベース間には一対の第６、第７
トランジスタＱａ 、Ｑｙのペース・エミッタ間が接続
され、これらトランジスタＱ８ 、Ｑ？のコレクタには
それぞれ第４、第５負荷ｒａ＊ｒｓｋ介して電源ＶＣＣ
が接続される。
のペースが接続される。上記トランジスタＱ１のコレク
タには第２トランジスタＱ２のペースが接続されるとと
もに、第１負荷ｒｌを介して電源ＶＣＣが接続され、エ
ミッタには接地点ＧＮＤが接続される。さらに、上記ト
ランジスタＱｏのコレクタには第３トランジスタＱ３の
ペースが接続され、上記トランジスタＱ２ ＋Ｑ３のコ
レクタにはそれぞれ第２、第３負荷ｒ２ ＋ｒ３を介し
て電源ｖＣＣが接続されるとともに、これらのエミッタ
と接地点ＧＮＤ間にはそれぞれ一対の第４、第５トラン
ジスタＱ４．Ｑ８のコレクタ・エミッタ間が接続される
。また、上記トランジスタＱ４ 、Ｑ５のペースにはそ
れぞれ接地点ＧＮＤが接続される。上記トランジスタＱ
４ ＋Ｑｓのコレクタ・ベース間には一対の第６、第７
トランジスタＱａ 、Ｑｙのペース・エミッタ間が接続
され、これらトランジスタＱ８ 、Ｑ？のコレクタには
それぞれ第４、第５負荷ｒａ＊ｒｓｋ介して電源ＶＣＣ
が接続される。
また、上記トランジスタＱ６ 、Ｑ？のコレクタにはそ
れぞれ一対の第８、第９トランジスタＱ８ 、Ｑ９のペ
ースが接続され、これらトランジスタＱａ 、Ｑｅのコ
レクタ・エミッタ間は共通接続される。上記トランジス
タＱｓ−Ｑｅのコレクタ共通接続点には出力端子１６が
接続されるとともに、第６負荷ｒ＋ｓｋ介して電源ＶＣ
Ｃが接続され、エミッタ共通接続点には接地点ＧＮＤが
接続されて成る。
れぞれ一対の第８、第９トランジスタＱ８ 、Ｑ９のペ
ースが接続され、これらトランジスタＱａ 、Ｑｅのコ
レクタ・エミッタ間は共通接続される。上記トランジス
タＱｓ−Ｑｅのコレクタ共通接続点には出力端子１６が
接続されるとともに、第６負荷ｒ＋ｓｋ介して電源ＶＣ
Ｃが接続され、エミッタ共通接続点には接地点ＧＮＤが
接続されて成る。
上記のような構成において第３図のタイミングチャート
を参照して動作を説明する。なお、波形整形回路１４０
入力信号をφ０％）ランジスタＱｏのコレクタ側ノード
Ｎ、の電位変化をφ！ （入力信号）、トランジスタＱ
１のコレクタ側ノードＮ２の電位変化をφ２、トランジ
スタＱ６のコレクタ側ノードＮ３の電位変化をφ３、ト
ランジスタＱ、のコレクタ側ノードＮ４の電位変化をφ
４、出力信号をφＳとして示している。今、ｔｏのタイ
ミングで波形整形回路１４の入力信号φ０が゛０″レベ
ルから１”レベルに立ち上がると、トランジスタＱｏが
オン状態となり、ノードＮ１の電位φ１がφ０の立ち上
がりより少し遅れて（時刻１゜のタイミング）１”レベ
ルから′０”レベルに低下する。これによって、トラン
ジスタＱｔ＋Ｑ３がオフ状態となシノードＮ２の電位φ
２はｔ２のタイミングでＯ”レベルから１”レベルに立
ち上がる。従って、トランジスタＱ２１Ｑ６がオン状態
となり、ノードＮ３の電位φ３Ｆｌ ｔ ｓのタイミン
グで１”レベルから”０” ］レベルに低下する。これ
によって、トランジスタＱ８はオフ状態となシ出力信号
φ、が゛１″レベルに上昇する。（ｔ４のタイミング）
この時、トランジスタＱ４のペース・エミッタ間容量お
よびペース・コレクタ間容量に充電される。
を参照して動作を説明する。なお、波形整形回路１４０
入力信号をφ０％）ランジスタＱｏのコレクタ側ノード
Ｎ、の電位変化をφ！ （入力信号）、トランジスタＱ
１のコレクタ側ノードＮ２の電位変化をφ２、トランジ
スタＱ６のコレクタ側ノードＮ３の電位変化をφ３、ト
ランジスタＱ、のコレクタ側ノードＮ４の電位変化をφ
４、出力信号をφＳとして示している。今、ｔｏのタイ
ミングで波形整形回路１４の入力信号φ０が゛０″レベ
ルから１”レベルに立ち上がると、トランジスタＱｏが
オン状態となり、ノードＮ１の電位φ１がφ０の立ち上
がりより少し遅れて（時刻１゜のタイミング）１”レベ
ルから′０”レベルに低下する。これによって、トラン
ジスタＱｔ＋Ｑ３がオフ状態となシノードＮ２の電位φ
２はｔ２のタイミングでＯ”レベルから１”レベルに立
ち上がる。従って、トランジスタＱ２１Ｑ６がオン状態
となり、ノードＮ３の電位φ３Ｆｌ ｔ ｓのタイミン
グで１”レベルから”０” ］レベルに低下する。これ
によって、トランジスタＱ８はオフ状態となシ出力信号
φ、が゛１″レベルに上昇する。（ｔ４のタイミング）
この時、トランジスタＱ４のペース・エミッタ間容量お
よびペース・コレクタ間容量に充電される。
一方、トランジスタＱｓ＝Ｑｙは時刻ｔ１のタイミング
以前はオン状態であシ、トランジスタＱ３は１．０タイ
ミングでオフ状態となるが、トランジスタＱフｕ）ラン
ジスタＱｓのベースエミッタ間容量およびペース・コレ
クタ間容量の充電電位によって所定時間オン状態が維持
され、所定の時間後にオフ状態となる。トランジスタＱ
７がオフ状態となると、ノードＮ４の電位φ４は１”レ
ベルとなり、トランジスタＱ９がオン状態となって出力
信号φ５は”０”レベルとなる。（時刻ｔｓ ） 一方、ｔ６のタイミングで波形整形回路１４の入力信号
φ。が′１”レベルから″０″レベルに低下すると、ト
ランジスタＱＯがオフ状態となり、ノードＮ、の電位φ
１がｔ、のタイミングで′０”レベルから１”レベルに
上昇する。これによって、トランジスタＱｔ＋Ｑｓ＋Ｑ
ｙがオン状態となり、ノードＮ２の電位φ２Ｆｌ ｔ
ｓのタイミングで１”レベルから″０″レベルに低下す
る。従って、トランジスタＱ２はオフ状態となる。トラ
ンジスタＱ、のオン状態によってノードＮ４の電位φ４
は″′θ″レベルとなりトランジスタＱｅｕオフ状態と
なる。
以前はオン状態であシ、トランジスタＱ３は１．０タイ
ミングでオフ状態となるが、トランジスタＱフｕ）ラン
ジスタＱｓのベースエミッタ間容量およびペース・コレ
クタ間容量の充電電位によって所定時間オン状態が維持
され、所定の時間後にオフ状態となる。トランジスタＱ
７がオフ状態となると、ノードＮ４の電位φ４は１”レ
ベルとなり、トランジスタＱ９がオン状態となって出力
信号φ５は”０”レベルとなる。（時刻ｔｓ ） 一方、ｔ６のタイミングで波形整形回路１４の入力信号
φ。が′１”レベルから″０″レベルに低下すると、ト
ランジスタＱＯがオフ状態となり、ノードＮ、の電位φ
１がｔ、のタイミングで′０”レベルから１”レベルに
上昇する。これによって、トランジスタＱｔ＋Ｑｓ＋Ｑ
ｙがオン状態となり、ノードＮ２の電位φ２Ｆｌ ｔ
ｓのタイミングで１”レベルから″０″レベルに低下す
る。従って、トランジスタＱ２はオフ状態となる。トラ
ンジスタＱ、のオン状態によってノードＮ４の電位φ４
は″′θ″レベルとなりトランジスタＱｅｕオフ状態と
なる。
この時、トランジスタＱ６は、トランジスタＱ４（Ｄベ
ース・エミッタ間容量おヨヒヘース・コレクタ間容量に
よってオン状態が維持されるので、ノードＮ３の電位φ
３は″０″レベルであり、トランジスタＱ８はオフ状態
であるので出力信号φ５に１”レベルとなる。（時刻ｔ
９ ）そして、トランジスタＱ４のペース・エミッタ間
容量およびペース・コレクタ間容量の充電電位がトラン
ジスタＱ６のｖＢＦ、より低下するとこのトランジスタ
Ｑ６がオフ状態となシ、ノードＮ３の電位φ３が１”レ
ベルに上昇してトランジスタＱ８がオン状態となるので
、出力信号φ５は０”レベルとなる。（時刻ｔ１ｏ）上
述した動作を入力信号φＯの立ち上がシおよび立ち下が
シに同期して順次繰シ返すことによシ、出力端子１６に
は入力信号の微分・ぐルスが得られる。
ース・エミッタ間容量おヨヒヘース・コレクタ間容量に
よってオン状態が維持されるので、ノードＮ３の電位φ
３は″０″レベルであり、トランジスタＱ８はオフ状態
であるので出力信号φ５に１”レベルとなる。（時刻ｔ
９ ）そして、トランジスタＱ４のペース・エミッタ間
容量およびペース・コレクタ間容量の充電電位がトラン
ジスタＱ６のｖＢＦ、より低下するとこのトランジスタ
Ｑ６がオフ状態となシ、ノードＮ３の電位φ３が１”レ
ベルに上昇してトランジスタＱ８がオン状態となるので
、出力信号φ５は０”レベルとなる。（時刻ｔ１ｏ）上
述した動作を入力信号φＯの立ち上がシおよび立ち下が
シに同期して順次繰シ返すことによシ、出力端子１６に
は入力信号の微分・ぐルスが得られる。
このような構成によれば、大好量のコンデンサを半導体
集積回路装置内に形成する必要はなく、高集積化が容易
である。また、外付けのコンデンサやこのコンデンサの
ための専用ピンも不要なのはもちろんである。
集積回路装置内に形成する必要はなく、高集積化が容易
である。また、外付けのコンデンサやこのコンデンサの
ための専用ピンも不要なのはもちろんである。
第４図は、この発明の他の実施例を示すもので、前記第
２図におけるトランジスタＱｓ 、Ｑｙのペース・コレ
クタ間にそれぞれコンデンサＣｓ＋Ｃ４に挿接したもの
である。図において前記第２図と同一構成部には同じ符
号を付してその説明は省略する。すなわち、上記コンデ
ンサ０３ １ Ｃ４の容量値の設定によりトランジスタ
Ｑ６ 、Ｑ７のオン状態からオフ状態への遅れ時間を任
意に設定可能にしたものである。もちろん、これらのコ
ンデンサ０３１Ｃ４には大きな容量を必要としない。
２図におけるトランジスタＱｓ 、Ｑｙのペース・コレ
クタ間にそれぞれコンデンサＣｓ＋Ｃ４に挿接したもの
である。図において前記第２図と同一構成部には同じ符
号を付してその説明は省略する。すなわち、上記コンデ
ンサ０３ １ Ｃ４の容量値の設定によりトランジスタ
Ｑ６ 、Ｑ７のオン状態からオフ状態への遅れ時間を任
意に設定可能にしたものである。もちろん、これらのコ
ンデンサ０３１Ｃ４には大きな容量を必要としない。
このような構成によれば、出力信号のエツジ・臂ルス幅
を比較的自由に設定でき、この回路の適応範囲を拡大で
きる。
を比較的自由に設定でき、この回路の適応範囲を拡大で
きる。
以上説明したようにこの発明によれば、外付はコンデン
サを不要にでき、且つ高集積化も実現できるすぐれた微
分・ぐルス発生回路が得られる０
サを不要にでき、且つ高集積化も実現できるすぐれた微
分・ぐルス発生回路が得られる０
第１図は従来の微分パルス発生回路を説明するための図
、第２図はこの発明の一実施例に係る微分ｉ４ルス発生
回路を示す図、第３図に上記第２図の回路の動作を説明
するためのタイミングチャート、第４図はこの発明の他
の実施例を示す回路図である。 Ｑ！〜Ｑ９・・・第１〜第９トランジスタ、ｒｌ〜ｒ６
・・・第１〜第６負荷、ＶＣＣ・・・電源、ＧＮＤ・・
・接地点。
、第２図はこの発明の一実施例に係る微分ｉ４ルス発生
回路を示す図、第３図に上記第２図の回路の動作を説明
するためのタイミングチャート、第４図はこの発明の他
の実施例を示す回路図である。 Ｑ！〜Ｑ９・・・第１〜第９トランジスタ、ｒｌ〜ｒ６
・・・第１〜第６負荷、ＶＣＣ・・・電源、ＧＮＤ・・
・接地点。
Claims (1)
- コレクタが第１負荷を介して電源に接続されるとともに
エミッタが接地されベースに入力信号が供給される第１
トランジスタと、コレクタが第２負荷を介して電源に接
続されベースが上記第１トランジスタのコレクタに接続
される第２トランジスタと、コレクタが第３負荷を介し
て電源に接続されペースに上記入力信号が供給される第
３トランジスタと、上記第２、ｇ３ トランジスタのエ
ミッタと接地点間にそれぞれコレクタ・エミッタ間が接
続されペースが接地される一対の第４、第５トランジス
タと、この第４、第５．）ランジスタのコレクタ・ベー
ス間にペース・エミッタ間がそれぞれ接続されコレクタ
がそれぞれ第４、第５負荷を介して電源に接続される一
対の第６、第７トランジスタと、ベースが上記第６、第
７トランジスタのコレクタにそれぞれ接続されコレクタ
が共通接続されて第６負荷を介して電源に接続されると
ともにエミッタが共通接続されて接地される一対の第８
、第９トランジスタとを具備し、上記第８、第９トラン
ジスタのコレクタ共通接続点から前記入力信号の微分用
カッｌシスを得るように構成したことを特徴とする微分
ノぐルヌ発生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117465A JPS6010809A (ja) | 1983-06-29 | 1983-06-29 | 微分パルス発生回路 |
| KR1019840002811A KR900006540B1 (ko) | 1983-06-29 | 1984-05-23 | 펄스발생회로 |
| DE8484107127T DE3466334D1 (en) | 1983-06-29 | 1984-06-20 | Pulse generator circuit |
| EP84107127A EP0132591B1 (en) | 1983-06-29 | 1984-06-20 | Pulse generator circuit |
| US06/625,125 US4644183A (en) | 1983-06-29 | 1984-06-27 | Pulse generator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117465A JPS6010809A (ja) | 1983-06-29 | 1983-06-29 | 微分パルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010809A true JPS6010809A (ja) | 1985-01-21 |
Family
ID=14712352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117465A Pending JPS6010809A (ja) | 1983-06-29 | 1983-06-29 | 微分パルス発生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4644183A (ja) |
| EP (1) | EP0132591B1 (ja) |
| JP (1) | JPS6010809A (ja) |
| KR (1) | KR900006540B1 (ja) |
| DE (1) | DE3466334D1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2039732B2 (de) * | 1970-08-10 | 1973-08-23 | Siemens AG, 1000 Berlin u 8000 München | In integrierter schaltkreistechnik realisierbare schaltungsanordnung zur ableitung von impulsen einer polaritaet aus allen zustandsaenderungen einer binaeren zeichenfolge |
| US3801828A (en) * | 1972-12-26 | 1974-04-02 | Bell Telephone Labor Inc | Pulse width discriminator |
| DD106240A1 (ja) * | 1973-06-06 | 1974-06-05 | ||
| JPS53117341A (en) * | 1977-03-24 | 1978-10-13 | Toshiba Corp | Semiconductor memory |
| US4286174A (en) * | 1979-10-01 | 1981-08-25 | Rca Corporation | Transition detector circuit |
-
1983
- 1983-06-29 JP JP58117465A patent/JPS6010809A/ja active Pending
-
1984
- 1984-05-23 KR KR1019840002811A patent/KR900006540B1/ko not_active IP Right Cessation
- 1984-06-20 DE DE8484107127T patent/DE3466334D1/de not_active Expired
- 1984-06-20 EP EP84107127A patent/EP0132591B1/en not_active Expired
- 1984-06-27 US US06/625,125 patent/US4644183A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR850000153A (ko) | 1985-02-25 |
| EP0132591B1 (en) | 1987-09-16 |
| KR900006540B1 (ko) | 1990-09-07 |
| DE3466334D1 (en) | 1987-10-22 |
| EP0132591A1 (en) | 1985-02-13 |
| US4644183A (en) | 1987-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0159772B2 (ja) | ||
| JPS6010809A (ja) | 微分パルス発生回路 | |
| JPH09238054A (ja) | タイマー回路 | |
| JPH01200720A (ja) | アナログカウンタ回路 | |
| JPS6116590Y2 (ja) | ||
| JPS58130616A (ja) | デユ−テイ変換回路 | |
| JPH01245610A (ja) | ヒステリシスコンパレータ回路 | |
| JPH0316648B2 (ja) | ||
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JP2563477B2 (ja) | 外部同期式三角波発生回路 | |
| KR930010879B1 (ko) | 슈미트 트리거 전압조절 주파수 분주기 | |
| JPH0438590Y2 (ja) | ||
| KR950015048B1 (ko) | 파워 온 리세트 회로 | |
| JPS62126707A (ja) | 同期パルス発生回路 | |
| JPH044285Y2 (ja) | ||
| JPS60128708A (ja) | 発振回路 | |
| SU1322425A1 (ru) | Мостовой мультивибратор | |
| JPS5921550Y2 (ja) | Ｔ型フリツプフロツプ回路 | |
| JPS5824516Y2 (ja) | パルスアンプ | |
| JP2759212B2 (ja) | 周波数−電圧、周波数−電流変換回路 | |
| JPS6243367B2 (ja) | ||
| JPS5690627A (en) | Semiconductor circuit | |
| JPH0156566B2 (ja) | ||
| JPS588611B2 (ja) | ハケイセイケイカイロ | |
| JPS5938753Y2 (ja) | ワンシヨツトマルチバイブレ−タ |