KR930010879B1 - 슈미트 트리거 전압조절 주파수 분주기 - Google Patents

슈미트 트리거 전압조절 주파수 분주기 Download PDF

Info

Publication number
KR930010879B1
KR930010879B1 KR1019900018348A KR900018348A KR930010879B1 KR 930010879 B1 KR930010879 B1 KR 930010879B1 KR 1019900018348 A KR1019900018348 A KR 1019900018348A KR 900018348 A KR900018348 A KR 900018348A KR 930010879 B1 KR930010879 B1 KR 930010879B1
Authority
KR
South Korea
Prior art keywords
output
schmitt trigger
trigger voltage
input
voltage
Prior art date
Application number
KR1019900018348A
Other languages
English (en)
Other versions
KR920011081A (ko
Inventor
김종기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900018348A priority Critical patent/KR930010879B1/ko
Publication of KR920011081A publication Critical patent/KR920011081A/ko
Application granted granted Critical
Publication of KR930010879B1 publication Critical patent/KR930010879B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers

Landscapes

  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

슈미트 트리거 전압조절 주파수 분주기
제1도는 종래의 주파수 분주기 회로도.
제2도는 제1도에서의 출력 파형도.
제3도는 본 발명에 따른 주파수 분주기 회로도.
제4도는 제3도에서의 출력 파형도.
* 도면의 주요 부분에 대한 부호의 설명
100 : 입력 101∼103 : 인버터
104, 105 : 낸드게이트 106∼109 : 모스 트랜지스터
110∼112 : 커패시터 113 : 슈미트 트리거
114 : 출력
본 발명은 주파수 분주기에 관한 것으로, 특히 정전용량의 충방전을 이용하여 슈미트 트리거 전압을 조절함으로써 원하는 분주수로 입력주파수를 분주하는데 적당하도록 슈미트 트리거 전압조절 주파수 분주기에 관한 것이다.
종래의 주파수 분주기는 제1도에 도시된 바와같이 반전출력(Q)이 입력단(D)에 접속된 디플립플롭(1∼n)을 n개 연속적으로 연결하여 구성된 것으로, 이와같은 종래 회로의 동작과정을 제2도를 참조하여 설명하면 다음과 같다.
초기상태에서 플립플롭(1∼n)이 리세트된 후 입력(100)의 제2a도에 도시된 바와같이 입력되면, 처음 하강에지에서 디플립플롭(1)의 출력(Q1)은 제2b도와같이 하이이고, 반전출력은 로우가 되어 디플립플롭(1)의 입력단(D)에 인가된다.
이후 두번째 하강에지에서 디플립플롭(1)의 출력(Q1)은 입력단(D)이 로우이므로 로우가 되고, 반전출력은 하이상태가 된다.
이와같이 입력(100)의 한 주기(T)마다 래치동작을 반복수행하여 디플립플롭(1)의 출력은 제2b도에 도시된 바와같이 1/2분주된 펄스를 출력한다.
마찬가지로 두번째 플립플롭(2)은 제2b도와 같은 펄스를 1/2분주하여 제2도(C)와 같이 처음 입력(100)에 대해서는 1/22=1/4분주된 펄스를 출력한다.
따라서 입력(100)에 의해 플립플롭(1)이 분주를 수행함에 다라 플립플롭(2∼n)이 순차적으로 분주를 수행하여 최종단의 플립플롭(n)은 제2도(D)와 같은 1/2n분주된 펄스(114)를 출력하게 된다.
그러나 이와같은 종래의 부주기는 원하는 펄스에 따라 플립플롭을 연속적으로 접속하여 사용함으로 분주비가 커지면 커질수록 플립플롭의 수가 많아져서 회로가 복잡해지는 문제점이 있었다.
본 발명은 이러한 종래의 문제점을 해소시키기 위해 플립플롭을 사용하지 않고 트리거를 사용하되 콘덴서의 정전용량비와 슈미트 트리거 전압을 조절하여 분주비를 결정하도록한 슈미트 트리거 전압조절 주파수 분주기를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도 본 발명에 따른 분주기 회로도로서 이에 도시된 바와같이 입력(100)이 일측 입력단에 접속된 낸드게이트(104)(105)의 출력을 모스트랜지스터(107)(109)의 게이트에 접속함과 아울러 인버터(102)(103)를 각기 통해 모스트랜지스터(106)(108)의 게이트에 연결하고, 전원전압(Vcc)에 대해 직렬연결된 상기 모스트랜지스터(106∼109)의 접속점(a∼c)에 콘덴서(110∼112)를 각기 접속하며 상기 콘덴서(111)가 접속된 모스트랜지스터(107)(108)의 접속점을 슈미트 트리거(113)에 접속하여 그 슈미트 트리거(113)의 출력(114)을 상기 낸드게이트(104)의 타측 입력단에 접속함과 아울러 인버터(101)를 통해 상기 낸드게이트(105)의 타측 입력단에 접속하여 구성한 것으로, 상기 낸드게이트(104)(105), 모스트랜지스터(106∼109), 인버터(101∼103) 및 콘덴서(110∼112)로 슈미트 트리거 전압조절회로(200)를 구성한다.
이와같이 구성한 본 발명의 동작 및 작용효과를 제4도의 타이밍도를 참조하여 상세히 설명하면 다음과 같다.
우선 제3도에서 슈미트 트리거(113)의 하이 트리거(High Trigger)전압을 Vht라하고, 로우(Low) 트리거 전압을 Vit라고 할때 제4a도와 같은 주기적인 파형이 입력(100)되면, 초기에 입력(100)이 저전위일때 낸드게이트(104)(105)가 고전위를 출력하여 모스트랜지스터(106)(109)는 턴온되고 모스트랜지스터(107)(108)는 턴오프되어 콘덴서(110)는 충전되고 콘덴서(111)의 충전전압(Vc2)은 "0"이 되며 이 저전워인 전압이 로우 트리거 전압(Vit)보다 작아 슈미트 트리거(113)의 출력(114)은 5V가 되고, 이 고전위인 출력(114)은 인버터(101)에서 반전되어 로우상태가 되므로 낸드게이트(105)의 출력은 하이상태가 유지되고, 인버터(103)의 출력은 로우상태가 되어 모스트랜지스터(108)는 오프, 모스트래지스터(109)은 온(On)상태를 유지함으로 콘덴서(112)의 충전전압(Vc2)은 0V가 된다.
이때 입력(100)이 고전위가 되면 낸드게이트(104)의 출력이 저전위가 되고 이 신호가 인버터(102)에서 반전되어 입력과 동일 위상을 갖는 신호가 모스트랜지스터(106)의 게이트에 인가되고 상기 낸드게이트(104)의 출력이 게이트에 접속된 트랜지스터(107)에 입력과 반대위상을 갖는 신호가 인가되어 콘덴서(110)의 충전전위(Vc1)가 상기 모스트랜지스터(107)를 통해 콘덴서(111)에 충전되며 이 콘덴서(111)의 충전전위(Vc2)가 하이 트리거 전압(Vht)보다 낮음으로 슈미트 트리거(113)의 출력(114)은 고전위를 유지하게 된다.
그리고, 입력(100)이 저전위가 되면 낸드게이트(104)가 고전위를 출력하여 이 고전위를 반전시킨 인버터(102)의 저전위 출력에 모스트랜지스터(106)가 턴온되고 상기 낸드게이트(104)의 고전위 출력에 모스트랜지스터(107)이 턴오프됨으로 콘덴서(110)는 충전되어 진다.
따라서, 슈미트 트리거(113)의 출력이 고전위일때 이 고전위가 인버터(101)에서 반전되어 인가된 낸드게이트(105)는 입력(100)에 무관하게 고전위를 유지하고, 낸드게이트(104)의 출력은 입력(100)의 레벨과 반대로 출력되어 모스트랜지스터(106)(107)를 번갈아 턴온/턴오프 시킴으로써 콘덴서(110)에 전하의 충방전이 수행되어 콘덴서(110)(111)의 충전전압(Vc1)(Vc2)은 제4b도, 제4c도의 구간 (O∼t1)과 같은 파형이 된다.
이후, t1시점에서 콘덴서(111)의 충전전압(Vc2)이 하이 트리거전압(Vht)을 넘으면 슈미트 트리거(113)가 동작하여 출력(114)이 저전위가 되어 이 저전위 출력(114)이 인가된 낸드게이트(104)가 입력(100)에 무관하게 고전위를 출력함으로 이 고전위가 인버터(102)에서 반전되어 저전위가 게이트에 인가된 모스트랜지스터(106)는 턴온(Turn On), 상기 낸드게이트(104)의 고전위가 게이트에 인간된 모스트랜지스터(107)는 턴오프(Trun Off)상태가 유지되어 콘덴서(110)의 충전전압(Vc1)은 5V를 유지하게 되고 상기 저전위 출력(114)이 인버터(101)를 통해 반전되어 일측입력에 인가된 낸드게이트(105)는 입력(100)의 레벨과 반대인 전압을 출력하게 된다.
즉, t1시점에서 입력(100)이 고전위가 되면 낸드게이트(105)의 출력이 저전위가 되고 이 저전위가 인버터(103)를 통해 반전되어 고전위가 게이트에 인가된 모스트랜지스터(108)가 턴온됨과 아울러 상기 낸드게이트(105)의 저전위 출력이 게이트에 인가된 모스트랜지스터(109)가 턴오프됨으로 콘덴서(111)의 충전전압(Vc2)가 콘덴서(112)에 충전되어 진다.
이때, 입력(100)이 저전위가 되면 낸드게이트(105)의 출력이 고전위가 되어 이 고전위가 게이트에 인가된 모스트랜지스터(109)가 턴온되고 상기 낸드게이트(105)의 고전위 출력이 인버터(103)를 통해 저전위가 되어 게이트에 인가된 모스트랜지스터(108)가 턴오프됨으로 콘덴서(112)의 충전전위(Vc3)는 저전위로 방전되어진다.
그리고, 입력(100)이 고전위가 되면 낸드게이트(105)의 출력이 저전위가 되고 모스트랜지스터(108)는 턴온, 모스트랜지스터(109)는 턴오프되어 콘덴서(111)의 충전전류(Vc2)가 콘덴서(112)가 충전되어진다.
따라서, 슈미트 트리거(113)의 출력이 저전위일때 이 저전위가 일측입력에 인가된 낸드게이트(104)는 입력(100)에 무관하게 고전위를 유지하고 낸드게이트(105)는 입력(100)의 레벨과 반대인 전압을 출력함으로 모스트랜지스터(108)(109)를 번갈아 턴온/턴오프시킴으로써 콘덴서(111)(112)가 충방전 되므로 충전전압(Vc2)(Vc3)은 제4도 (C)(D)에서 구간B(t1∼t2)와 같은 파형이 발생된다.
이후, t2시점에서 콘덴서(111)의 충전전압(Vc2)이 로우트리거 전압(Vit)보다 낮아짐에 따라 슈미트 트리거(113)가 동작하여 출력(114)이 고전위가 되고, 입력(100)에 의해 초기의 상태와 동일하게 되어 같은 동작을 반복하게 된다.
여기서, 임의 분주수는 콘덴서(110∼112)의 정전 용량비와 슈미트 트리거(113)의 트리거 전압을 변화시킴으로써 구현할 수 있다.
따라서, 본 발명에 다른 슈미트 트리거 전압조절 주파수 분주기는 원하는 주파수 분주를 위해 정전용량비와 트리거 전압만을 변화시키면 됨으로 적은수의 소자를 이용하여 회로가 간단해지는 효과를 갖는다.

Claims (2)

  1. 입력펄스와 주파수 분주출력을 인가받아 논리연산하여 콘덴서를 충방전시킴에 따라 슈미트 트리거 전압을 조절하는 슈미트 트리거 전압조절회로와, 상기 슈미트 트리거 전압조절회로의 출력전압에 따라 분주된 신호를 출력하는 슈미트 트리거로 구성함을 특징으로 하는 슈미트 트리거 전압조절 주파수 분주기.
  2. 제1항에 있어서, 슈미트 트리거 전압조절회로는 일측입력단에 입력(100)이 접속된 낸드게이트(105)의 타측입력단에 분주출력(114)을 접속하고 상기 입력(100)이 일측입력단에 접속된 낸드게이트(105)의 타측입력단에 상기 분주출력(114)을 인버터(101)를 통해 접속하여 상기 낸드게이트(104)(105)의 출력을 모스트랜지스터(107)(109)의 게이트에 각기 접속함과 아울러 인버터(102)(103)를 각기 통해 모스트랜지스터(106)(108)의 게이트에 접속하여 전압(Vcc)에 순차적으로 직렬접속된 상기 모스트랜지스터(106∼109)의 각 접속점(a∼c)에 콘덴서(110∼112)를 각기 접속하고 상기 모스트랜지스터(107)(108)의 접속점(b)에서 슈미트 트리거 전압이 출력되게 구성함을 특징으로 하는 슈미트 트리거 전압조절 주파수 분주기.
KR1019900018348A 1990-11-13 1990-11-13 슈미트 트리거 전압조절 주파수 분주기 KR930010879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900018348A KR930010879B1 (ko) 1990-11-13 1990-11-13 슈미트 트리거 전압조절 주파수 분주기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900018348A KR930010879B1 (ko) 1990-11-13 1990-11-13 슈미트 트리거 전압조절 주파수 분주기

Publications (2)

Publication Number Publication Date
KR920011081A KR920011081A (ko) 1992-06-27
KR930010879B1 true KR930010879B1 (ko) 1993-11-15

Family

ID=19305968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900018348A KR930010879B1 (ko) 1990-11-13 1990-11-13 슈미트 트리거 전압조절 주파수 분주기

Country Status (1)

Country Link
KR (1) KR930010879B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118068076A (zh) * 2024-02-28 2024-05-24 中国铁道科学研究院集团有限公司 一种交流电压测量电路

Also Published As

Publication number Publication date
KR920011081A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
US4496861A (en) Integrated circuit synchronous delay line
EP0822478B1 (en) Voltage converting circuit and multiphase clock generating circuit for driving the same
EP0735677B1 (en) Oscillator circuit having oscillation frequency independent from the supply voltage value
US6191630B1 (en) Delay circuit and oscillator circuit using same
US4395774A (en) Low power CMOS frequency divider
KR910008514B1 (ko) 재기동가능한 멀티바이브레이터
JP3445412B2 (ja) 周波数制御ループを備えたリング発振器
US4785262A (en) Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein
US4542301A (en) Clock pulse generating circuit
US4994695A (en) Synchronous delay line with quadrature clock phases
US6154077A (en) Bistable flip-flop
US4472645A (en) Clock circuit for generating non-overlapping pulses
KR880005750A (ko) 제어펄스 발생회로
JP2549229B2 (ja) デイジタルクロツク信号波形整形回路
US4370628A (en) Relaxation oscillator including constant current source and latch circuit
KR930010879B1 (ko) 슈미트 트리거 전압조절 주파수 분주기
US3748498A (en) Low voltage quasi static flip-flop
US5701105A (en) Timer oscillation circuit with comparator clock control signal synchronized with oscillation signal
JPH0691462B2 (ja) アナログカウンタ回路
GB1475724A (en) Pulse generator circuits
US5093584A (en) Self calibrating timing circuit
US3585408A (en) Mosfet circuit for extending the time duration of a clock pulse
JPH03102911A (ja) クロック信号発生回路
JPH0795676B2 (ja) デューテイ調整回路を備えたクロツクパルス発生回路
KR910001048B1 (ko) 전압 제어 발진기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee