JPS6193714A - デユ−テイ変換回路 - Google Patents
デユ−テイ変換回路Info
- Publication number
- JPS6193714A JPS6193714A JP21348184A JP21348184A JPS6193714A JP S6193714 A JPS6193714 A JP S6193714A JP 21348184 A JP21348184 A JP 21348184A JP 21348184 A JP21348184 A JP 21348184A JP S6193714 A JPS6193714 A JP S6193714A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- collector
- constant current
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はデユーティのばらつきのあるパルス信号を一
定デューテイを持つパルス信号に変換するデユーティ変
換回路に関する。
定デューテイを持つパルス信号に変換するデユーティ変
換回路に関する。
［発明の技術的背票とその問題点］
デユーティのばらつきのある入力パルス信号を一定デュ
ーテイを持つパルス信号に変換する場合に、従来では入
力パルス信号を１７／２分周したり、入力パルス信号の
一周期の期間を所定の周波数の信号をカウントすること
によって計測し、１／２周期の点で出力信号のレベルを
反転させることによって行なうようにしている。
ーテイを持つパルス信号に変換する場合に、従来では入
力パルス信号を１７／２分周したり、入力パルス信号の
一周期の期間を所定の周波数の信号をカウントすること
によって計測し、１／２周期の点で出力信号のレベルを
反転させることによって行なうようにしている。
ところが、従来の前者の手段では一定のデユーティを持
つように変換されたパルス信号の周波数が入力パルス信
号の半分になってしまうという欠点があり、′ｆｉ者の
手段ではカウンタなどを用いるために回路構成が複雑に
なるという欠点がある。
つように変換されたパルス信号の周波数が入力パルス信
号の半分になってしまうという欠点があり、′ｆｉ者の
手段ではカウンタなどを用いるために回路構成が複雑に
なるという欠点がある。
［発明の目的］
この発明は上記のような事情を考慮してなされたちので
あり、その目的はパルス信号の周波数を入力パルス信号
と変えることなく、回路構成も簡単なデユーティ変換回
路を提供することにある。
あり、その目的はパルス信号の周波数を入力パルス信号
と変えることなく、回路構成も簡単なデユーティ変換回
路を提供することにある。
［発明の概要］
上記目的を達成するためこの発明のデユーティ変換回路
にあっては、パルス発生手段で入力パルス信号の立ち上
がり、立ち下がりいずれか一方のエツジ変化分検出し、
このエツジ変化に同期して所定パルス幅のパルス信号を
発生させ、第１および第２の定電流源それぞれの一端を
第１の電位印１ 加点に接続し、上記第１およ
び第２の定電流源の池喘間には容量を挿入し、第１のト
ランジスタのコレクタ、エミッタ間を上記第１の定電流
源の他端と第２の電位印加点との間に挿入し・、このト
ランジスタは上記パルス信号に応じて制即し、７Ａ２の
トランジスタのコレクタ、エミッタ間の一端を上記第２
の電位印加点に接続し、このトランジスタを上記第２の
定電流源の他端の信号に応じて制御し、上記第２のトラ
ンジスタの負荷手段を第２のトランジスタのコレクタ、
エミッタ間の他端と上記第１の電位印加点との間に挿入
し、第３のトランジスタのコレクタ、エミッタ間を上記
第１のトランジスタのコレクタ、エミッタ間に並列に接
続し、このトランジスタを上記第２のトランジスタのコ
レクタの信号で制御するようにしている。
にあっては、パルス発生手段で入力パルス信号の立ち上
がり、立ち下がりいずれか一方のエツジ変化分検出し、
このエツジ変化に同期して所定パルス幅のパルス信号を
発生させ、第１および第２の定電流源それぞれの一端を
第１の電位印１ 加点に接続し、上記第１およ
び第２の定電流源の池喘間には容量を挿入し、第１のト
ランジスタのコレクタ、エミッタ間を上記第１の定電流
源の他端と第２の電位印加点との間に挿入し・、このト
ランジスタは上記パルス信号に応じて制即し、７Ａ２の
トランジスタのコレクタ、エミッタ間の一端を上記第２
の電位印加点に接続し、このトランジスタを上記第２の
定電流源の他端の信号に応じて制御し、上記第２のトラ
ンジスタの負荷手段を第２のトランジスタのコレクタ、
エミッタ間の他端と上記第１の電位印加点との間に挿入
し、第３のトランジスタのコレクタ、エミッタ間を上記
第１のトランジスタのコレクタ、エミッタ間に並列に接
続し、このトランジスタを上記第２のトランジスタのコ
レクタの信号で制御するようにしている。
［発明の実施例］
以下、図面を参照してこの発明の一実施例を説明する。
第１図はこの発明に係るデユーティ変換回路の一実施例
の構成を示す回路図である。図において１１はベースに
一定周期でデユーティの不安定な入力パルス信号ＩＮが
供給される入力用のトランジスタ１１であり、そのエミ
ッタは低電位Ｖｓｓ（アース電位）印加点に接続され、
コレクタは負荷としての定電流源１２を介して高電位Ｖ
ｃｃ印加点に接続されている。上記トランジスタ１１の
コレクタには抵抗１３を介してトランジスタ１４のベー
スが接続されている。このトランジスタ１４のエミッタ
はＶ Ｇ ｓ印加点に接続され、コレクタは定電流源１
５を介してＶｃｃ印加点に接続されている。
の構成を示す回路図である。図において１１はベースに
一定周期でデユーティの不安定な入力パルス信号ＩＮが
供給される入力用のトランジスタ１１であり、そのエミ
ッタは低電位Ｖｓｓ（アース電位）印加点に接続され、
コレクタは負荷としての定電流源１２を介して高電位Ｖ
ｃｃ印加点に接続されている。上記トランジスタ１１の
コレクタには抵抗１３を介してトランジスタ１４のベー
スが接続されている。このトランジスタ１４のエミッタ
はＶ Ｇ ｓ印加点に接続され、コレクタは定電流源１
５を介してＶｃｃ印加点に接続されている。
上記トランジスタ１４のコレクタ、エミッタ間には１〜
ランジスク１６のコレクタ、エミッタ間が並列に接続さ
れている。このトランジスタ１６のエミッタはＶｓｓ印
加点に接続され、コレクタは定電流源１ｔを介してＶｃ
ｃ印加点に接続されている。上記トランジスタ１６のベ
ースにはトランジスタ１８のコレクタが接続されている
。このトランジスタ１８のエミッタはＶｓｓ印加点に接
続されている。そしてこのｌ〜ランジスタ１８のベース
は抵抗１９を介して２個のトランジスタ２０．２１のコ
レクタに共通に接続されている。さらに上記トランジス
タ２０．２１の共通コレクタとＶｃｃ印加点との間には
定電流源２２が接続されている。また上記トランジスタ
２０゜２１の共通コレクタには抵抗２３を介してトラン
ジスタ２４のベースが接続されている。このトランジス
タ２４のエミッタはＶｓｓ印り０点に接続され、コレク
タは定電流源２５を介してＶｃｃ印加点に接続されてい
る。上記トランジスタ２４のコレクタ、エミッタ間には
トランジスタ２６のコレクタ、エミッタ間が並列に接続
されている。このトランジスタ２６のベースは抵抗２７
を介して前記トランジスタ１１のコレクタに接続されて
いる。上記トランジスタ２４゜２６の共通コレクタは上
藺トランジスタ２１のベースに接続されている。すなわ
ち、上記トランジスタ２０、２１．２４．２６、定電流
源２２．２５Ｊよび抵抗２３は、トランジスタ１１のコ
レクタの信号およびトランジスタ２０のベースに供給さ
れる信号に応じてセット。
ランジスク１６のコレクタ、エミッタ間が並列に接続さ
れている。このトランジスタ１６のエミッタはＶｓｓ印
加点に接続され、コレクタは定電流源１ｔを介してＶｃ
ｃ印加点に接続されている。上記トランジスタ１６のベ
ースにはトランジスタ１８のコレクタが接続されている
。このトランジスタ１８のエミッタはＶｓｓ印加点に接
続されている。そしてこのｌ〜ランジスタ１８のベース
は抵抗１９を介して２個のトランジスタ２０．２１のコ
レクタに共通に接続されている。さらに上記トランジス
タ２０．２１の共通コレクタとＶｃｃ印加点との間には
定電流源２２が接続されている。また上記トランジスタ
２０゜２１の共通コレクタには抵抗２３を介してトラン
ジスタ２４のベースが接続されている。このトランジス
タ２４のエミッタはＶｓｓ印り０点に接続され、コレク
タは定電流源２５を介してＶｃｃ印加点に接続されてい
る。上記トランジスタ２４のコレクタ、エミッタ間には
トランジスタ２６のコレクタ、エミッタ間が並列に接続
されている。このトランジスタ２６のベースは抵抗２７
を介して前記トランジスタ１１のコレクタに接続されて
いる。上記トランジスタ２４゜２６の共通コレクタは上
藺トランジスタ２１のベースに接続されている。すなわ
ち、上記トランジスタ２０、２１．２４．２６、定電流
源２２．２５Ｊよび抵抗２３は、トランジスタ１１のコ
レクタの信号およびトランジスタ２０のベースに供給さ
れる信号に応じてセット。
リセットされるノリツブフロップ回路ＦＦをｔｉ４成し
ている。
ている。
上記トランジスタ１４．１６の共通コレクタにはトラン
ジスタ２８のベースが接続されている。このトランジス
タ２８のコレクタは一端がＶｃｃ印加点に接続されてい
る定電流源２９のｌｌ！！端に接続され、工ミッタはＶ
ｓ ｓ印加点に接続されている。上記定電流源２つの
他端にはコンデンサ３０の一端が接続されており、この
コンデンサ３０の他端は一端がＶｃｃ印加点に接続され
ている定電流源３１の他端に接続されている。また上記
定電流源３１の他端にはトランジスタ３２のベースが接
続されており、このトランジスタ３２のエミッタはＶｓ
ｓ印加点に、コレクタは負荷としての定電流源３３を介
してＶｃｃ印加点に接続されている。そしてさらにこの
トランジスタ３２のコレクタは抵抗３４を介して上記フ
リップフロップ回路ＦＦ内のトランジスタ２０のベース
に接続されている。
ジスタ２８のベースが接続されている。このトランジス
タ２８のコレクタは一端がＶｃｃ印加点に接続されてい
る定電流源２９のｌｌ！！端に接続され、工ミッタはＶ
ｓ ｓ印加点に接続されている。上記定電流源２つの
他端にはコンデンサ３０の一端が接続されており、この
コンデンサ３０の他端は一端がＶｃｃ印加点に接続され
ている定電流源３１の他端に接続されている。また上記
定電流源３１の他端にはトランジスタ３２のベースが接
続されており、このトランジスタ３２のエミッタはＶｓ
ｓ印加点に、コレクタは負荷としての定電流源３３を介
してＶｃｃ印加点に接続されている。そしてさらにこの
トランジスタ３２のコレクタは抵抗３４を介して上記フ
リップフロップ回路ＦＦ内のトランジスタ２０のベース
に接続されている。
上記トランジスタ２８のコレクタ、エミッタ間にはトラ
ンジスタ３５のコレクタ、エミッタ間が並列に接続され
ている。このトランジスタ３５のベースは抵抗３６を介
して上記トランジスタ３２のコレクタに接続されている
。また上記トランジスタ３２のコ１ レクタには抵
抗３７を介してトランジスタ３８のベースが接続されて
いる。このトランジスタ３８のエミッタはＶｓｓ印加点
に接続され、コレクタは負部用の抵抗３９を介してＶｃ
ｃ印加点に接続されている。上記トランジスタ３８、抵
抗３７および３９はトランジスタ３２のコレクタの信号
の反転増幅する反転回路ＩＮＶを構成しており、トラン
ジスタ３８のコレクタから一定デューテイのパルス信号
０ＬＩＴを出力するようになっている。
ンジスタ３５のコレクタ、エミッタ間が並列に接続され
ている。このトランジスタ３５のベースは抵抗３６を介
して上記トランジスタ３２のコレクタに接続されている
。また上記トランジスタ３２のコ１ レクタには抵
抗３７を介してトランジスタ３８のベースが接続されて
いる。このトランジスタ３８のエミッタはＶｓｓ印加点
に接続され、コレクタは負部用の抵抗３９を介してＶｃ
ｃ印加点に接続されている。上記トランジスタ３８、抵
抗３７および３９はトランジスタ３２のコレクタの信号
の反転増幅する反転回路ＩＮＶを構成しており、トラン
ジスタ３８のコレクタから一定デューテイのパルス信号
０ＬＩＴを出力するようになっている。
なお、上記したトランジスタはすべてｎｐｎ型のもので
あり、定・電流源２９と３１の値は等価にされている。
あり、定・電流源２９と３１の値は等価にされている。
次に上記のような構成の回路の動作を第２図のタイミン
グチャートを用いて説明する。なお、説明に際してＶｃ
ｃの電位を“１′°レベル、Ｖｓｓの電位を“０′ルベ
ルとする。
グチャートを用いて説明する。なお、説明に際してＶｃ
ｃの電位を“１′°レベル、Ｖｓｓの電位を“０′ルベ
ルとする。
まず初期状態のときトランジスタ３２には定電流源３１
から十分大きなベース電流が供給されているので、この
トランジスタ３２はオン状態にされている。このため、
このトランジスタ３２のコレクタの信号りは゛０′°レ
ベルにされ、反転回路ＩＮＶからの出力信号０ＬＩＴは
°°１°°レベルにされている。
から十分大きなベース電流が供給されているので、この
トランジスタ３２はオン状態にされている。このため、
このトランジスタ３２のコレクタの信号りは゛０′°レ
ベルにされ、反転回路ＩＮＶからの出力信号０ＬＩＴは
°°１°°レベルにされている。
さらにトランジスタ３２がオン状態にされており、定電
流源３３からの出力電流はこのトランジスタ３２に流れ
ているので、トランジスタ３５のベースにはほとんど電
流が供給されない。従ってトランジスタ３５はオフ状態
にされている。また入力パルス信号は“０′°レベルの
状態でありトランジスタ１１はオフ状態にされているの
で、このトランジスタ１１のコレクタの信号は゛１″レ
ベルにされている。
流源３３からの出力電流はこのトランジスタ３２に流れ
ているので、トランジスタ３５のベースにはほとんど電
流が供給されない。従ってトランジスタ３５はオフ状態
にされている。また入力パルス信号は“０′°レベルの
状態でありトランジスタ１１はオフ状態にされているの
で、このトランジスタ１１のコレクタの信号は゛１″レ
ベルにされている。
このトランジスタ１１のコレクタの信号によりトランジ
スタ１４がオン状態にされ、信号Ａは“０″レベルにさ
れている。またこの信号Ａによりトランジスタ２８はオ
フ状態にされている。従って、コンデンサ３０は定電流
源２つにより充電され、信号Ｂの電位はＶｃｃに近い値
にされている。他方、コンデンサ３０の他端側の信号Ｃ
はトランジスタ３２のベース、エミッタ電圧■日Ｅ、す
なわち約０．７Ｖ程度にされている。
スタ１４がオン状態にされ、信号Ａは“０″レベルにさ
れている。またこの信号Ａによりトランジスタ２８はオ
フ状態にされている。従って、コンデンサ３０は定電流
源２つにより充電され、信号Ｂの電位はＶｃｃに近い値
にされている。他方、コンデンサ３０の他端側の信号Ｃ
はトランジスタ３２のベース、エミッタ電圧■日Ｅ、す
なわち約０．７Ｖ程度にされている。
またトランジスタ１１のコレクタの信号が１”レベルに
されているので、フリップフロップ回路ＦＦ内ではトラ
ンジスタ２７がオン状態にされ、出力信号Ｅは゛１°゛
レベルにされている。この信号Ｅが“１″レベルのとき
、トランジスタ１８はオン状態にされ、トランジスタ１
６はオフ状態にされている。
されているので、フリップフロップ回路ＦＦ内ではトラ
ンジスタ２７がオン状態にされ、出力信号Ｅは゛１°゛
レベルにされている。この信号Ｅが“１″レベルのとき
、トランジスタ１８はオン状態にされ、トランジスタ１
６はオフ状態にされている。
次にこのような状態から入力パルス信号ＩＮが“１゛レ
ベルに立上がる。これによりトランジスタ１１がオフ状
態からオン状態に移る。トランジスタ１１がオン状態に
されるとそのコレクタの信号が゛０パレベルにされて、
トランジスタ１４がオン状態からオフ状態にされる。予
めトランジスタ１６もオフ状態にされているので、上記
トランジスタ１４がオフ状態にされることによって、信
号Ａは″“Ｏ°゛レベルから“１パレベルにされる。信
号Ａが゛１パレベルにされるとトランジスタ２８がオン
状態にされる。トランジスタ２８がオン状態にされると
コンデンサ３０はこのトランジスタ２８を介して急速に
放電され、一端の信号Ｂの電位はＶｃｃからＶｓｓまで
低下する。これに伴ってコンデンサ３０の他端の信号Ｃ
の電位もＶＢＥからＶｃｃの振幅たけ低下し、Ｖｓｓよ
りも低い電位Ｖ１となる。信号Ｃが上記電位Ｖ１になる
といままでオン状態にされていたトランジスタ３２がオ
フ状態にされる。このトランジスタ３２がオフ状態にな
ると、次に定電流源３１によりコンデンサ３０の充電が
開始される。従ってこの後、信号Ｃは電位Ｖ１から一定
の勾配テ順次上昇していく。そしてこの信号Ｃの電位が
トランジスタ３２のベース、エミッタ電圧Ｖｅ Ｅ ｔ
、：ｉするとこのトランジスタ３２が再びオン状態にさ
れ、定電流源３１による充電が停止される。
ベルに立上がる。これによりトランジスタ１１がオフ状
態からオン状態に移る。トランジスタ１１がオン状態に
されるとそのコレクタの信号が゛０パレベルにされて、
トランジスタ１４がオン状態からオフ状態にされる。予
めトランジスタ１６もオフ状態にされているので、上記
トランジスタ１４がオフ状態にされることによって、信
号Ａは″“Ｏ°゛レベルから“１パレベルにされる。信
号Ａが゛１パレベルにされるとトランジスタ２８がオン
状態にされる。トランジスタ２８がオン状態にされると
コンデンサ３０はこのトランジスタ２８を介して急速に
放電され、一端の信号Ｂの電位はＶｃｃからＶｓｓまで
低下する。これに伴ってコンデンサ３０の他端の信号Ｃ
の電位もＶＢＥからＶｃｃの振幅たけ低下し、Ｖｓｓよ
りも低い電位Ｖ１となる。信号Ｃが上記電位Ｖ１になる
といままでオン状態にされていたトランジスタ３２がオ
フ状態にされる。このトランジスタ３２がオフ状態にな
ると、次に定電流源３１によりコンデンサ３０の充電が
開始される。従ってこの後、信号Ｃは電位Ｖ１から一定
の勾配テ順次上昇していく。そしてこの信号Ｃの電位が
トランジスタ３２のベース、エミッタ電圧Ｖｅ Ｅ ｔ
、：ｉするとこのトランジスタ３２が再びオン状態にさ
れ、定電流源３１による充電が停止される。
またトランジスタ３２がオフ状態にされたとき、信号り
は゛１″レベルにされる。すると７リツプフロツプ回路
ＦＦ内のトランジスタ２０がオン状態にされてその出力
信号Ｅが゛Ｏ′°レベルにされる。
は゛１″レベルにされる。すると７リツプフロツプ回路
ＦＦ内のトランジスタ２０がオン状態にされてその出力
信号Ｅが゛Ｏ′°レベルにされる。
この信号Ｅが゛０″レベルになるとトランジスタ１８が
オフ状態にされ、これによりトランジスタ１６がオン状
態にされて信号Ａは゛Ｏパレベルにされる。すなわら、
上記信号Ａは入力パルス信号ＩＮが゛１′″レベルに立
上がる際これに同期して、コンデンサ３０による信号遅
れ時間を含む所定期間だ□ １プ゛１°ルベルに設定される。
オフ状態にされ、これによりトランジスタ１６がオン状
態にされて信号Ａは゛Ｏパレベルにされる。すなわら、
上記信号Ａは入力パルス信号ＩＮが゛１′″レベルに立
上がる際これに同期して、コンデンサ３０による信号遅
れ時間を含む所定期間だ□ １プ゛１°ルベルに設定される。
他方、上記トランジスタ３２がオフ状態からオン状態に
されるとそのコレクタの信＠Ｄが“０′ルベルにされる
。すると１−ランジスタ３５がオフ状態にされるととも
に反転回路ＩＮＶからの出力信号０’ＵＴが“１゛ルベ
ルにされる。ここで予め信号Ａは０”レベルにされ、ト
ランジスタ２８はオフ状態にされている。このため、信
号りによりトランジスタ２８がオフ状態にされると、コ
ンデンサ３０は定電流・源２９により充電が開始される
。従ってこの後、信号Ｂは電位Ｖ ｓ 、ｓから一定の
勾配で順次上昇していく。そして入力パルス信号ＩＮが
一度“Ｏ”レベルに立ち下がりその後に再び゛１″レベ
ルに立上がると、前記と同様にまず信号Ａ ｂ＜“１”
レベルにされてトランジスタ２８がオン状態にされ、コ
ンデンサ３０の一端の信号Ｂおよび細端の信号Ｃの電位
が急速に低下する。そしてトランジスタ３２がオフ状態
にされて信号りが” ｉ ”レベルにされ、さらに出力
信号ＯＵＴが゛０パレベルにされる。以下、同様の動作
が行われる。
されるとそのコレクタの信＠Ｄが“０′ルベルにされる
。すると１−ランジスタ３５がオフ状態にされるととも
に反転回路ＩＮＶからの出力信号０’ＵＴが“１゛ルベ
ルにされる。ここで予め信号Ａは０”レベルにされ、ト
ランジスタ２８はオフ状態にされている。このため、信
号りによりトランジスタ２８がオフ状態にされると、コ
ンデンサ３０は定電流・源２９により充電が開始される
。従ってこの後、信号Ｂは電位Ｖ ｓ 、ｓから一定の
勾配で順次上昇していく。そして入力パルス信号ＩＮが
一度“Ｏ”レベルに立ち下がりその後に再び゛１″レベ
ルに立上がると、前記と同様にまず信号Ａ ｂ＜“１”
レベルにされてトランジスタ２８がオン状態にされ、コ
ンデンサ３０の一端の信号Ｂおよび細端の信号Ｃの電位
が急速に低下する。そしてトランジスタ３２がオフ状態
にされて信号りが” ｉ ”レベルにされ、さらに出力
信号ＯＵＴが゛０パレベルにされる。以下、同様の動作
が行われる。
ところで上記実施例回路おいて、信号ＯＵＴの“ＯＩＴ
レベルから″゛１″１″レベルち上がりの時刻は入力パ
ルス信号ＩＮの立ち下がりとは関係せず常に、コンデン
サ３０が定電流源３１により充電されているときに信号
Ｃの電位がトランジスタ３２のベース、エミッタ間電圧
ＶＢＥに達したときにされている。そして入力信号ＩＮ
が１”レベルに立上がったときから、上記信号Ｃの電位
がトランジスタ３２のベース、エミッタ間電圧ＶＢＨに
達するまでの期間Ｔ１は常に一定である。しかも定心流
ｆｉ２９．３１の値が等しくされているので、コンデン
サ３０が定電流源３１により充電された後、次に定電流
源２９で充電されるときに信号Ｂの電位がＶｃｃに達す
るまでの期間Ｔ２は上記期間Ｔ１と等しい。このため、
この実施例回路では常に５０％のデユーティを持つパル
ス信号を安定に得ることができる。しかも第２図に示す
ように出力信号ＯＵＴの周波数は入力パルス信号ＩＮと
同じであり、変化していない。さらに従来回路のような
カウンタなどを用いていないので回路構成も比較的簡単
である。
レベルから″゛１″１″レベルち上がりの時刻は入力パ
ルス信号ＩＮの立ち下がりとは関係せず常に、コンデン
サ３０が定電流源３１により充電されているときに信号
Ｃの電位がトランジスタ３２のベース、エミッタ間電圧
ＶＢＥに達したときにされている。そして入力信号ＩＮ
が１”レベルに立上がったときから、上記信号Ｃの電位
がトランジスタ３２のベース、エミッタ間電圧ＶＢＨに
達するまでの期間Ｔ１は常に一定である。しかも定心流
ｆｉ２９．３１の値が等しくされているので、コンデン
サ３０が定電流源３１により充電された後、次に定電流
源２９で充電されるときに信号Ｂの電位がＶｃｃに達す
るまでの期間Ｔ２は上記期間Ｔ１と等しい。このため、
この実施例回路では常に５０％のデユーティを持つパル
ス信号を安定に得ることができる。しかも第２図に示す
ように出力信号ＯＵＴの周波数は入力パルス信号ＩＮと
同じであり、変化していない。さらに従来回路のような
カウンタなどを用いていないので回路構成も比較的簡単
である。
また、上記実施例回路ではコンデンサを１個し ゛か使
用していないので、このコンデンサ以外の回路を１チツ
プに集積化する際の外付部品点数・が少なくできるとい
う効果もある。 なお、この発明は上記の実施例に限定
されるものではなく種々の変形が可能であることはいう
までもない。例えば上記実施例では定電流源２９．３１
の値が等価にされており、出力信号ＯＵＴのデユーティ
が５０％の場合について説明したが、これは画定電流源
２９゜３１の値を異ならせることにより任意のデユーテ
ィを持つ信号を出力させることが可能であることはいう
までもない。また、上記実施例ではトランジスタがｎｐ
ｎ型の場合について説明したが、これはｐｎｐ型のもの
を用いて偶成しても良いことはもちろんである。
用していないので、このコンデンサ以外の回路を１チツ
プに集積化する際の外付部品点数・が少なくできるとい
う効果もある。 なお、この発明は上記の実施例に限定
されるものではなく種々の変形が可能であることはいう
までもない。例えば上記実施例では定電流源２９．３１
の値が等価にされており、出力信号ＯＵＴのデユーティ
が５０％の場合について説明したが、これは画定電流源
２９゜３１の値を異ならせることにより任意のデユーテ
ィを持つ信号を出力させることが可能であることはいう
までもない。また、上記実施例ではトランジスタがｎｐ
ｎ型の場合について説明したが、これはｐｎｐ型のもの
を用いて偶成しても良いことはもちろんである。
さらに上記実施例回路では入力パルス信号ＩＮからこれ
に同期した所定パルス幅を持つ信号Ａを得るのに７リツ
プ７０ツブ回路ＦＦやコンデンサ３０を用いるようにし
ているが、これは第３図の変形例回路に示すように、信
号ＩＮが供給される微分回路を用いたパルス発生回路５
０を設け、この回路５０の出力パルスを前記］−ランジ
スタ２８のベースに供給するようにしても良い。
に同期した所定パルス幅を持つ信号Ａを得るのに７リツ
プ７０ツブ回路ＦＦやコンデンサ３０を用いるようにし
ているが、これは第３図の変形例回路に示すように、信
号ＩＮが供給される微分回路を用いたパルス発生回路５
０を設け、この回路５０の出力パルスを前記］−ランジ
スタ２８のベースに供給するようにしても良い。
［発明の効果］
以上説明したようにこの発明によればパルス信号の周波
数を入力パルス信号と変えることなく、回路構成も簡単
なデユーティ変換回路を提供することができる。
数を入力パルス信号と変えることなく、回路構成も簡単
なデユーティ変換回路を提供することができる。
第１図はこの発明に係るデユーティ変換回路の一実施例
の構成を示す回路図、第２図はそのタイミングチャート
、第３図はこの発明の変形例の構成を示す回路図である
。 ２９、３１・・・定電流源、３０・・・コンデンサ、２
８．３２゜３５・・・トランジスタ、ＦＦ・・・フリッ
プフロップ回路、ＩＮＶ・・・反転回路。
の構成を示す回路図、第２図はそのタイミングチャート
、第３図はこの発明の変形例の構成を示す回路図である
。 ２９、３１・・・定電流源、３０・・・コンデンサ、２
８．３２゜３５・・・トランジスタ、ＦＦ・・・フリッ
プフロップ回路、ＩＮＶ・・・反転回路。
Claims (2)
- （１）入力パルス信号の立ち上がり、立ち下がりいずれ
か一方のエッジ変化に同期して所定パルス幅のパルス信
号を発生するパルス発生手段と、それぞれの一端が第１
の電位印加点に接続された第１および第２の定電流源と
、上記第１および第２の定電流源の他端間に挿入される
容量と、コレクタ、エミッタ間が上記第１の定電流源の
他端と第２の電位印加点との間に挿入され、上記パルス
信号に応じて制御される第１のトランジスタと、コレク
タ、エミッタ間の一端が上記第２の電位印加点に接続さ
れ、上記第２の定電流源の他端の信号に応じて制御され
る第２のトランジスタと、上記第２のトランジスタのコ
レクタ、エミッタ間の他端と上記第１の電位印加点との
間に挿入される第２のトランジスタの負荷手段と、コレ
クタ、エミッタ間が上記第１のトランジスタのコレクタ
、エミッタ間に並列に接続され、上記第２のトランジス
タのコレクタの信号で制御される第３のトランジスタと
を具備したことを特徴とするデューティ変換回路。 - （２）前記第１および第２の定電流源の出力電流値が等
価にされている特許請求の範囲第１項に記載のデューテ
ィ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21348184A JPS6193714A (ja) | 1984-10-12 | 1984-10-12 | デユ−テイ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21348184A JPS6193714A (ja) | 1984-10-12 | 1984-10-12 | デユ−テイ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6193714A true JPS6193714A (ja) | 1986-05-12 |
Family
ID=16639910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21348184A Pending JPS6193714A (ja) | 1984-10-12 | 1984-10-12 | デユ−テイ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193714A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066972A (en) * | 1998-10-13 | 2000-05-23 | International Business Machines Corporation | Differential receiver with duty cycle asymmetry correction |
| JP2008190762A (ja) * | 2007-02-02 | 2008-08-21 | Daikin Ind Ltd | 熱交換装置用ケース及び熱交換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130616A (ja) * | 1982-01-28 | 1983-08-04 | Toshiba Corp | デユ−テイ変換回路 |
-
1984
- 1984-10-12 JP JP21348184A patent/JPS6193714A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58130616A (ja) * | 1982-01-28 | 1983-08-04 | Toshiba Corp | デユ−テイ変換回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066972A (en) * | 1998-10-13 | 2000-05-23 | International Business Machines Corporation | Differential receiver with duty cycle asymmetry correction |
| JP2008190762A (ja) * | 2007-02-02 | 2008-08-21 | Daikin Ind Ltd | 熱交換装置用ケース及び熱交換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| US5384505A (en) | Delayed-pulse generator having means for stabilizing the charging current | |
| JPH09238054A (ja) | タイマー回路 | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPH042295A (ja) | 非対称信号生成回路 | |
| US5841306A (en) | Pulse generator for generating output pulse of a predetermined width | |
| JPS62190923A (ja) | レベル変換回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US3946253A (en) | Pulse train generator | |
| JP3012407B2 (ja) | レベル変換回路 | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JPH044285Y2 (ja) | ||
| JPH0335854B2 (ja) | ||
| US3531740A (en) | Pulse-width modulation circuit | |
| JPH08204521A (ja) | コンパレータ回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| KR910004855Y1 (ko) | 지연 회로 | |
| JPS60128708A (ja) | 発振回路 | |
| JPS6120414A (ja) | リトリガブル単安定マルチバイブレ−タ | |
| JPH07249971A (ja) | Ｅｃｌレベルパワーオンリセット信号生成回路 | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPS62281616A (ja) | Ｅｃｌ出力回路 | |
| JPS61294919A (ja) | 電圧制御発振回路 | |
| JPH05160690A (ja) | 発振器 | |
| JPS5939119A (ja) | 単安定マルチバイブレ−タ |