JPH02213219A - 電源投入時のリセットパルス生成回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、電源電圧を印加と同時にリセットパルを生成
し初期設定するロジック回路に関する。

（従来の技術） 従来のロジック回路では、正確なロジック動作を確保す
る上で、初期設定をする必要があり、そのために必ずリ
セット端子を備え、リセットパルス発生回路からのリセ
ットパルスを入力してリセットを行っていた。

（発明が解決しようとする課題） このようにロジック回路にリセット端子やリセットパル
ス発生回路を具備することは、その分。

複雑となりコスト的に不利であった。

本発明は、このようなリセットパルスの生成をロジック
回路への電源投入と同時に発生し、初期設定可能な回路
をうろことを目的とする。

（課題を解決するための手段） 本発明は上記目的を達成するため、定電流源と容量によ
る充電時定数回路と、２組の差動形比較器とにより、電
圧レベル差を時間差として検出し。

リセットパルスを生成させる合成回路と、で構成される
。

（作　用） 本発明は、上記構成により特別なリセットパルスを必要
とせずに、ロジック回路の電源の立ち上りと同時に自動
的に初期設定が可能となる。

（実施例） 以下、本発明を実施例図面により説明する。第１図は本
発明の一実施例によるブロック構成図を示す１図におい
て、１は電源電圧印加端子５２は容量３の外部接続端子
、２４．２５．２６は分圧固定抵抗、１００は定電流源
、１０１および１０２は夫々第１および第２の差動形比
較器、１０３は合成回路、３３はリセットパルスの出力
端子である。

即ち１両差動形比較器Ｌｏｔ、　１０２の一方の入力に
は夫々異なる基準バイアス電圧を与えるための分圧固定
抵抗２４．２５．２６を介して電源電圧印加端子１が接
続され、他方の入力には定電流源１００と容量３の充電
時定数回路が接続され１両差動形比較器の出力が合成回
路１０３に入力されるよう接続され、この合成回路の出
力端子３３からリセットパルスが得られるように構成さ
れている。

次に動作を説明すると、両差動形比較器１０１゜１０２
の一方の入力には電源電圧印加（端子１）と同時に分圧
固定抵抗２４〜２６により分圧された夫々異なる基準バ
イアス電圧が印加される。また他方の入力は定電流源１
００の電流値と、容量３とで決まる時定数により１時間
経過とともに直線的に電圧が上昇し始める電圧が印加さ
れる。即ち、外部接続端子２の電圧上昇により第１の差
動形比較器１０１の一方の分圧電圧レベル以上になると
出力電圧が発生し、更に第２の差動形比較器１０２の一
方の分圧電圧レベル以上になると同時に出力電圧が発生
し、それぞれの出力が合成回路１０３に加えられ１合成
処理され、分圧基準バイアス電圧の差電圧に相当する外
部接続端子２の時間経過（充電時間）時間のパルス幅を
もつリセットパルスが形成され出力端子３３に出力され
る。つまり、電源電圧が印加されると同時に自動的にリ
セットパルスを発生し初期設定が可能となる。

第２図は第１図の具体的な回路構成例を示し、定電流源
１００は抵抗４とトランジスタ５とで構成されている。

電流源トランジスタ５のコレクタは外部接続端子２に接
続されている。

第１の差動形比較器１０１はトランジスタ１５．１６゜
１７、１８で構成され、トランジスタ１５のベースは外
部接続端子２に接続され、トランジスタ１５．１６のエ
ミッタは共通接続され、その電流源となる抵抗６、トラ
ンジスタ７のコレクタに接続されている。

トランジスタ１５．１６のコレクタはそれぞれトランジ
スタ１７．１８のコレクタに接続され、トランジスタ１
７．１８のベースは共通接続され、さらにトランジスタ
１７のコレクタに接続され、また、エミッタはともに接
地されている。この第１の差動形比較器１０１の出力は
トランジスタ１６．１８のコレクタより取り出され１合
成回路１０３の一方の入力である抵抗２９に接続される
。

第２の差動形比較器１０２はトランジスタ１９．２０゜
２２、２３で構成され、トランジスタ１９のベースは外
部接続端子２に接続され、トランジスタ１９．２０のエ
ミッタは共通接続され、その電流源となる抵抗８、トラ
ンジスタ９のコレクタに接続されている。

トランジスタ１９．２０のコレクタはそれぞれトランジ
スタ２２．２３のコレクタに接続され、トランジスタ２
２．２３のベースは共通接続され、そのベースはトラン
ジスタ２２のコレクタに接続され、またエミッタはとも
に接地されている。第２の差動形比較器１０２の出力は
トランジスタ２０．２３のコレクタより取り出され１合
成回路１０３の他方の入力である抵抗２７に接続される
。

合成回路１０３は、第１の差動形比較器１０１の出力を
抵抗２９よりトランジスタ３０のベースに接続され。

第２の差動形比較器１０２の出力を抵抗２７よりトラン
ジスタ２８のベースに接続し、エミッタを接地し、コレ
クタはトランジスタ３０のベースと抵抗２９の接続点に
接続する。トランジスタ３０のエミッタは接地し、コレ
クタは電流源であるトランジスタ１４のコレクタに接続
すると同時にトランジスタ３１のベースに接続する。ト
ランジスタ３１のエミッタは接地し、コレクタは抵抗３
２を介して電源電圧印加端子１に接続する。トランジス
タ３１のコレクタよりリセットパルス出力を取出す出力
端子３３が接続されている。

電流源トランジスタ５，７，９．１４の各エミッタは抵
抗４，６，８，１３を介し電源電圧印加端子１にそれぞ
れ接続され、トランジスタ５，７，９゜１４の各ベース
は各々共通接続され、トランジスタ１１のベースおよび
コレクタに接続され、その接続点には抵抗１２を介し接
地される。トランジスタ１１のエミッタは抵抗１０を介
し電源電圧印加端子１に接続される。トランジスタ１１
はダイオード接続であり、電流源トランジスタ５，７，
９．１４のバイアス電圧を与えている。

トランジスタ２１のエミッタは外部接続端子２に接続し
、ベースはトランジスタ２０のベースに接続し、コレク
タは接地している。このトランジスタ２１の役目は、外
部接続端子２の電位が必要以上に高い電位に上昇するの
を避けるための（制限している）クリッパーであり、そ
れにより定電流源１００のトランジスタ５の飽和するこ
とを防止している。

ところで、前記第１の差動形比較器１０１の基準バイア
ス電圧をＶい第２の差動形比較器１０２の基準バイアス
電圧をＶ、としたとき、電源電圧が電源電圧印加端子１
に印加されると外部接続端子２の電位は第３図（１）に
示すように徐々に上昇を開始し、トランジスタ２１によ
り（Ｖｍ＋Ｖｍｍ）電位で上昇が制限され止まる。一方
、第１の差動形比較器１０１の出力は第３図（２）に示
すようにＶＬ点より高い入力（外部接続端子２）に対し
Ｈｉｇｈレベルとなり、他方の第２の差動形比較器１０
２の出力は第３図（３）に示すように７Ｍ点より高い入
力（外部接続端子２）に対しＨｉｇｈレベルとなり１合
成回路１０３の出力（出力端子３３）は第３図（４）に
示すようにｖＬとｖＮの間においてＨｉｇｈレベルとな
るパルス電圧を発生することになる。

（発明の効果） 以上説明したように、本発明は電源電圧の印加と同時に
リセットパルスを自動生成することにより、初期設定の
自動化ができ、従来必要としたリセットパルス入力用の
専用端子を特別に設けることが不要となる。また、本発
明は外部接続端子２の容量の大容量性を除いて、全て半
導体集積回路（ＩＣ）化が可能な回路要素で構成されて
おり、ＩＣ化することは容易である。さらに定電流と容
量の組合わせを選択することにより、容量をも含めてＩ
Ｃ化が可能である。

なお、以上の説明は一般のロジック回路のリセットパル
ス発生に用いるのみならず、フリップフロップ回路を持
ち、初期設定を必要とする他の保護回路等の設定用パル
ス発生としても広く適用して同様の効果が奏されるもの
である。

【図面の簡単な説明】

第１図は本発明の一実施例によるブロック図、第２図は
第１図の具体的な構成を示す回路図、第３図は本発明の
詳細な説明する波形図である。 １　・・・電源電圧印加端子、　２・・・外部接続端子
、　３・・・容量、　　２４．２５．２６・・・分圧固
定抵抗、３３・・・出力端子、１００・・・定電流源、
１０１・・・第１の差動形比較器、１０２・・・第２の
差動形比較器、１０３・・・合成回路。 禍　。 特許出願人　松下電器産業株式会社 第 図 第 図

Claims (1)

【特許請求の範囲】
1. 　定電流と容量とによる充電時定数回路と、該充電時定
   数回路からの出力電圧および電源電圧印加と同時に夫々
   異なる値の基準バイアス電圧を入力とする第１および第
   ２の差動形比較器と、該差動形比較器の電圧レベル差を
   時間差として検出しリセットパルスを生成させる合成回
   路と、で構成されたことを特徴とするリセットパルス生
   成機能を有するロジック回路。