JPS61198977A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPS61198977A JPS61198977A JP60037385A JP3738585A JPS61198977A JP S61198977 A JPS61198977 A JP S61198977A JP 60037385 A JP60037385 A JP 60037385A JP 3738585 A JP3738585 A JP 3738585A JP S61198977 A JPS61198977 A JP S61198977A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- comparator
- circuit
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【技術分野１
本発明は、ビデオ信号用の同期分離回路に関するもので
ある。
ある。
【従来技術１
従来のこの種の同期分離回路はダイオードまたはバイポ
ーラトランジスタのＰＮ接合の整流特性を利用したもの
であり、そのためＭＯ９Ｏ９型素子構成しにくかった。
ーラトランジスタのＰＮ接合の整流特性を利用したもの
であり、そのためＭＯ９Ｏ９型素子構成しにくかった。
【目的ｌ
そこで、本発明の目的は、ＭＯ５型素子による実現を可
能とし、ひいてはＭＯＳ型集積回路上への集積化も可能
とし、また、バイポーラ型素子で実現した場合には従来
回路より高精度の同期分離が可能となるビデオ信号用の
同期分離回路を提供することにある。
能とし、ひいてはＭＯＳ型集積回路上への集積化も可能
とし、また、バイポーラ型素子で実現した場合には従来
回路より高精度の同期分離が可能となるビデオ信号用の
同期分離回路を提供することにある。
本目的を達成するため、本発明は一定電圧の反転電位を
有するコンパレータ回路と、反転電位から一定電位ずれ
た出力電圧を有するバイアス発生回路とをＡ＠・したこ
とを特徴とする特［実施例］ 以下、図面を参照して本発明の詳細な説明する。
有するコンパレータ回路と、反転電位から一定電位ずれ
た出力電圧を有するバイアス発生回路とをＡ＠・したこ
とを特徴とする特［実施例］ 以下、図面を参照して本発明の詳細な説明する。
第１図は本発明同期分離回路の構成例を示す。
ここで、■はコンパレータ回路、２は一定電圧を発生す
るバイアス発生回路、３は結合コンデンサ、４はビデオ
入力端子および５は出力端子である。結合コンデンサ３
の後段にコンパレータ回路１とバイアス発生回路２とが
並列接続している。
るバイアス発生回路、３は結合コンデンサ、４はビデオ
入力端子および５は出力端子である。結合コンデンサ３
の後段にコンパレータ回路１とバイアス発生回路２とが
並列接続している。
第２図は第１図の回路の動作波形例を示す、ここで、６
はビデオ入力端子４に入力する入力複合ビデオ信号、７
はコンパレータ回路ｌのコンパレータ反転電位（Ｖｃ
） 、 ８はバイアス回路２のバイアス出力電位（Ｖｅ
） 、 ９はコンパレータ回路ｌのコンパレータ出力
である。本図では負方向、同期信号として上述のビデオ
信号６が入力されているものとする。
はビデオ入力端子４に入力する入力複合ビデオ信号、７
はコンパレータ回路ｌのコンパレータ反転電位（Ｖｃ
） 、 ８はバイアス回路２のバイアス出力電位（Ｖｅ
） 、 ９はコンパレータ回路ｌのコンパレータ出力
である。本図では負方向、同期信号として上述のビデオ
信号６が入力されているものとする。
次に、第２図の波形図を参照して第１図の回路動作を説
明する。まず、入力端子４には例えば７５Ω程度の適！
、！１な信号源インピーダンスを有する信吟源（不図示
）から上述の複合ビデオ信号６が入力する。
明する。まず、入力端子４には例えば７５Ω程度の適！
、！１な信号源インピーダンスを有する信吟源（不図示
）から上述の複合ビデオ信号６が入力する。
また、コンパレータ回路ｌは第２図に示すような一定電
圧の反転電位７を有している。さらにまた、バイアス発
生回路２は、出力電圧としてコンパレータｌの反転電位
ＶＣより一定電圧ＡＶ低い電圧ｗｅを出力可能であり、
そのバイアス発生回路２のバイアス出力は外部から制御
可能な高インピーダンスの状態と一定の電圧とを交互に
出力する２つの状態を有する。
圧の反転電位７を有している。さらにまた、バイアス発
生回路２は、出力電圧としてコンパレータｌの反転電位
ＶＣより一定電圧ＡＶ低い電圧ｗｅを出力可能であり、
そのバイアス発生回路２のバイアス出力は外部から制御
可能な高インピーダンスの状態と一定の電圧とを交互に
出力する２つの状態を有する。
従って、第２図に示すように、入力複合ビデオ信号６の
同期信号が、負方向にコンパレータｌの反転電位７を越
えると、コンパレータ出力９は低レベルとなる。また、
このとき同時にバイアス発生回路（バイアス電源２）か
らはｖｃ −ＡＶの電圧ｖ８が出力され、結合コンテナ
３に入力電位とバイアス電源電位との電位差が保持され
る。すなわち、これにより入力複合ビデオ信号６の同期
信号部が電圧ｖ８によりクランプされることとなる。
同期信号が、負方向にコンパレータｌの反転電位７を越
えると、コンパレータ出力９は低レベルとなる。また、
このとき同時にバイアス発生回路（バイアス電源２）か
らはｖｃ −ＡＶの電圧ｖ８が出力され、結合コンテナ
３に入力電位とバイアス電源電位との電位差が保持され
る。すなわち、これにより入力複合ビデオ信号６の同期
信号部が電圧ｖ８によりクランプされることとなる。
次に、同期信号の出力期間が終り、バックポーチ部に至
ると、入力複合ビデオ信号６はその同期信号部の電位分
だけ上昇する。すなわち、このとき、バイアス電ｌＩ２
の内部インピーダンスと結合コンデンサ３の時定数より
も十分早い時間で、同期信号部からバックポーチ部まで
電位が上昇し、かつ同期信号部の電位差が上述の４ｖよ
りも大きければ、コンパレータ回路ｌの出力９は高電位
となり、同時にバイアス発生回路２のバイアス電源出力
は断たれ、高インピーダンス状態となる。入力複合ビデ
オ信号６のビデオ信号部分は常にバックポーチ部よりも
高電位であるので、コンパレータｌの入力電圧が再び電
圧ＶＣより低くなるのは、次の同期信号部であり、この
次の同期信号部では以上の動作が繰り返えされる。
ると、入力複合ビデオ信号６はその同期信号部の電位分
だけ上昇する。すなわち、このとき、バイアス電ｌＩ２
の内部インピーダンスと結合コンデンサ３の時定数より
も十分早い時間で、同期信号部からバックポーチ部まで
電位が上昇し、かつ同期信号部の電位差が上述の４ｖよ
りも大きければ、コンパレータ回路ｌの出力９は高電位
となり、同時にバイアス発生回路２のバイアス電源出力
は断たれ、高インピーダンス状態となる。入力複合ビデ
オ信号６のビデオ信号部分は常にバックポーチ部よりも
高電位であるので、コンパレータｌの入力電圧が再び電
圧ＶＣより低くなるのは、次の同期信号部であり、この
次の同期信号部では以上の動作が繰り返えされる。
このようにして結局、コンパレータ１の出力９は入力複
合ビデオ信号６の同期信号部分でのみ低レベルとなり、
同期分離出力が得られる。
合ビデオ信号６の同期信号部分でのみ低レベルとなり、
同期分離出力が得られる。
また、入力複合ビデオ信号６の同期極性が正の場合は、
以Ｆの説明に対して、電圧Ｖｃと電圧ｖ８の関係を逆に
することにより、同様に同期分離が可能となる。このと
き、電圧Ｖｅが出力されるのはコンパレータｌの出力が
高レベルの時とする。
以Ｆの説明に対して、電圧Ｖｃと電圧ｖ８の関係を逆に
することにより、同様に同期分離が可能となる。このと
き、電圧Ｖｅが出力されるのはコンパレータｌの出力が
高レベルの時とする。
第３図は本発明同期分離回路の他の構成例を示し、本実
施例ではＭＯ５型素子を用いて同期分離回路を構成した
ものである。ここで、１１および１２は並列接続のＣＭ
ＯＳインバータ、１３はＣＭＯＳインバータ１１の下段
に接続したＭＯＳアナログスイッチ、１４はＣＭＯＳイ
ンバータ１１に接続した抵抗、 １５は入力端子および
１Ｂは出力端子である。
施例ではＭＯ５型素子を用いて同期分離回路を構成した
ものである。ここで、１１および１２は並列接続のＣＭ
ＯＳインバータ、１３はＣＭＯＳインバータ１１の下段
に接続したＭＯＳアナログスイッチ、１４はＣＭＯＳイ
ンバータ１１に接続した抵抗、 １５は入力端子および
１Ｂは出力端子である。
ＣＭＯＳインバータ１１および１２は同一のインバータ
であり、同一の反転電位を有する。また、ＭＯＳアナロ
グスイッチ１３はＣＭＯＳインバータ１１の入出力を短
絡することによりバイアス電位を発生するバイアス発生
回路を構成し、また、抵抗１４はＣＭＯＳインバータ１
１に接続して反転電位からの電位差を作るための電圧降
下を生じさせる。このＣＭＯＳインバータ１２はコンパ
レータとして動作する。上述の抵抗４の電圧降下は上述
の第２図における電位７と電位８の電位差Ｖｃ −Ｖａ
＝ ＪＶを発生するような適切な値が定められる。同
期極性が正の場合には 抵抗１４をインバータ１１のｖ
ＳＳ側に挿入し。
であり、同一の反転電位を有する。また、ＭＯＳアナロ
グスイッチ１３はＣＭＯＳインバータ１１の入出力を短
絡することによりバイアス電位を発生するバイアス発生
回路を構成し、また、抵抗１４はＣＭＯＳインバータ１
１に接続して反転電位からの電位差を作るための電圧降
下を生じさせる。このＣＭＯＳインバータ１２はコンパ
レータとして動作する。上述の抵抗４の電圧降下は上述
の第２図における電位７と電位８の電位差Ｖｃ −Ｖａ
＝ ＪＶを発生するような適切な値が定められる。同
期極性が正の場合には 抵抗１４をインバータ１１のｖ
ＳＳ側に挿入し。
ＤＯＳアナログスイッチ１３のトランジスタをＰＭＯＳ
にすることにより、同期極性か負の場合−同様に同期分
離が可能となる。
にすることにより、同期極性か負の場合−同様に同期分
離が可能となる。
特に、第１図の第１実施例においては、同期分離用のコ
ンパレータ１とクランプ電位発生用の回路２とが分離さ
れているので、高精度の同期分離が可能となるという利
点がある。また、第３図の第２実施例においては、ＣＭ
ＯＳ集積回路で実現する場合にきわめて簡単に構成する
ことが可飽となるという利点がある。
ンパレータ１とクランプ電位発生用の回路２とが分離さ
れているので、高精度の同期分離が可能となるという利
点がある。また、第３図の第２実施例においては、ＣＭ
ＯＳ集積回路で実現する場合にきわめて簡単に構成する
ことが可飽となるという利点がある。
［効果１
以上説明したように、本発明によれば、一定電圧の反転
電位を有するコンパレータ回路と、その反転電位から一
定電位ずれた出力電圧を有するバイアス発生回路とから
構成されているので、ＭＯ９型素子で簡単に実現でき、
ひいてはＭＤＳ型集型図積回路への集積化も１１丁能で
、またパイポーラ型素子で実現した場合には高精度の同
期分離ができる効果が得られる。
電位を有するコンパレータ回路と、その反転電位から一
定電位ずれた出力電圧を有するバイアス発生回路とから
構成されているので、ＭＯ９型素子で簡単に実現でき、
ひいてはＭＤＳ型集型図積回路への集積化も１１丁能で
、またパイポーラ型素子で実現した場合には高精度の同
期分離ができる効果が得られる。
第１図は本発明の第１実施例を示す回路図、第２図は第
１図の回路の動作波形例を示す波形図、第３図は本発明
の第２実施例を示す回路図である。 ｌ・・・コンパレータ、 ？・・・バイアス発生回路、 ３・・・結合コンデンサ、 ４・・・入力端子、 ５・・・出力端子。 ６・・・入力複合ビデオ信号、 ７・・・コンパレータ反転レヘル（ｖｃ）、８・・・バ
イアス電源出力レベル（Ｖ（−ＪＶ＝Ｖｅ）。 ９・・・コンパレータ出力、 １１．１２ ・・・ＣＭＯＳインバータ、１３・・・ア
ナログスイッチ １４・・・抵抗、 １５・・・入力端子。 １６・・・出力端子。 第１図
１図の回路の動作波形例を示す波形図、第３図は本発明
の第２実施例を示す回路図である。 ｌ・・・コンパレータ、 ？・・・バイアス発生回路、 ３・・・結合コンデンサ、 ４・・・入力端子、 ５・・・出力端子。 ６・・・入力複合ビデオ信号、 ７・・・コンパレータ反転レヘル（ｖｃ）、８・・・バ
イアス電源出力レベル（Ｖ（−ＪＶ＝Ｖｅ）。 ９・・・コンパレータ出力、 １１．１２ ・・・ＣＭＯＳインバータ、１３・・・ア
ナログスイッチ １４・・・抵抗、 １５・・・入力端子。 １６・・・出力端子。 第１図
Claims (1)
- 【特許請求の範囲】 一定電圧の反転電位を有するコンパレータ回路と、 前記反転電位から一定電位ずれた出力電圧を有するバイ
アス発生回路とを具備したことを特徴とするビデオ信号
用の同期分離回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037385A JPH0720205B2 (ja) | 1985-02-28 | 1985-02-28 | 同期分離回路 |
| US07/403,032 US5045943A (en) | 1985-02-28 | 1989-09-01 | Synchronous signal separation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60037385A JPH0720205B2 (ja) | 1985-02-28 | 1985-02-28 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198977A true JPS61198977A (ja) | 1986-09-03 |
| JPH0720205B2 JPH0720205B2 (ja) | 1995-03-06 |
Family
ID=12496056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60037385A Expired - Fee Related JPH0720205B2 (ja) | 1985-02-28 | 1985-02-28 | 同期分離回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5045943A (ja) |
| JP (1) | JPH0720205B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999707A (en) * | 1989-03-31 | 1991-03-12 | Sanyo Electric Co., Ltd. | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921968B2 (ja) * | 1990-11-19 | 1999-07-19 | キヤノン株式会社 | 比較器 |
| FR2690804B1 (fr) * | 1992-04-30 | 1994-07-22 | Sgs Thomson Microelectronics | Circuit d'extraction de signal de synchronisation dans un signal video composite, en technologie mos. |
| US5359348A (en) * | 1992-05-21 | 1994-10-25 | Selectech, Ltd. | Pointing device having improved automatic gain control and information reporting |
| JPH09200031A (ja) * | 1996-01-19 | 1997-07-31 | Canon Inc | 相補型トランジスタ出力回路 |
| KR100657255B1 (ko) * | 2000-06-16 | 2006-12-14 | 삼성전자주식회사 | 비디오 신호 처리 시스템 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254435A (en) * | 1979-04-30 | 1981-03-03 | The Grass Valley Group, Inc. | Noise eliminator for television synchronizing signal separating circuits |
| JPS5680965A (en) * | 1979-12-04 | 1981-07-02 | Seiko Epson Corp | Synchronizing signal separating circuit |
| JPS56102164A (en) * | 1980-01-19 | 1981-08-15 | Fujitsu Ltd | Television signal synchronization separating circuit |
| US4491743A (en) * | 1982-03-16 | 1985-01-01 | Signetics Corporation | Voltage translator |
| JPS58220585A (ja) * | 1982-06-16 | 1983-12-22 | Matsushita Electric Ind Co Ltd | 異状信号を含む映像信号の処理装置 |
| JPS6098771A (ja) * | 1983-11-04 | 1985-06-01 | Citizen Watch Co Ltd | 同期分離回路 |
| JPS60198971A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | 同期分離回路 |
-
1985
- 1985-02-28 JP JP60037385A patent/JPH0720205B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-01 US US07/403,032 patent/US5045943A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4999707A (en) * | 1989-03-31 | 1991-03-12 | Sanyo Electric Co., Ltd. | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0720205B2 (ja) | 1995-03-06 |
| US5045943A (en) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714900A (en) | Current output circuit having well-balanced output currents of opposite polarities | |
| JPS61198977A (ja) | 同期分離回路 | |
| JPS62101116A (ja) | パルス遅延回路 | |
| KR930003565B1 (ko) | 동기신호 분리장치 | |
| JPH04331574A (ja) | 同期分離回路 | |
| JPH0511470B2 (ja) | ||
| JP3086613B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JPS61112416A (ja) | 波形遅延回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP3067388B2 (ja) | パルス発生装置 | |
| JPH0568154B2 (ja) | ||
| JP2572758B2 (ja) | 直流再生回路 | |
| JPS62126707A (ja) | 同期パルス発生回路 | |
| JP2512153B2 (ja) | 同期信号分離装置 | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPS5929023B2 (ja) | 垂直同期分離回路 | |
| JPS61114614A (ja) | アナログ・スイツチ回路 | |
| JPS63237679A (ja) | バ−ストゲ−トパルス発生回路 | |
| KR890004961Y1 (ko) | 16/64 칼라 및 수직/수평 스위칭 절환회로 | |
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPS5846772A (ja) | 映像クランプ回路 | |
| JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
| JPS5836530B2 (ja) | トランジスタカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |