KR100657255B1 - 비디오 신호 처리 시스템 - Google Patents

비디오 신호 처리 시스템 Download PDF

Info

Publication number
KR100657255B1
KR100657255B1 KR1020000033230A KR20000033230A KR100657255B1 KR 100657255 B1 KR100657255 B1 KR 100657255B1 KR 1020000033230 A KR1020000033230 A KR 1020000033230A KR 20000033230 A KR20000033230 A KR 20000033230A KR 100657255 B1 KR100657255 B1 KR 100657255B1
Authority
KR
South Korea
Prior art keywords
signal
synchronous
vertical
vertical synchronous
separating
Prior art date
Application number
KR1020000033230A
Other languages
English (en)
Other versions
KR20010113107A (ko
Inventor
김철민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000033230A priority Critical patent/KR100657255B1/ko
Priority to US09/880,923 priority patent/US7224884B2/en
Publication of KR20010113107A publication Critical patent/KR20010113107A/ko
Application granted granted Critical
Publication of KR100657255B1 publication Critical patent/KR100657255B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/932Regeneration of analogue synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

본 발명은 영상신호를 녹화/재생하기 위한 비디오 장치에 사용되는 비디오 신호처리 시스템에 관한 것이다. 특히 비디오 신호처리칩셋에 수직동기분리회로를 내장한 비디오신호처리IC는 영상신호로부터 복합동기신호를 분리하기 위한 복합동기분리회로와, 복합동기신호로부터 수직동기신호를 분리하기 위한 수직동기분리회로와, 수직동기분리신호와 의사수직동기신호를 외부회로와 인터페이스하기 위한 단일 IC핀포트와, 의사수직동기삽입회로를 단일IC칩셋 내부에 구비한다. 따라서 수직동기신호출력과 의사수직동기신호입력을 단일 IC핀포트를 사용하여 외부회로와 인테페이스 함으로서, IC핀 수를 증가하지 않고 수직동기분리회로를 IC내부에구성하여 부품 수를 절감 할 수 있는 장점이 있다.

Description

비디오 신호처리 시스템{System for video signal processor}
도 1은 종래의 비디오 신호처리 시스템을 나타내는 도면이다.
도 2는 본 발명에 의한 비디오 신호처리 시스템을 나타내는 도면이다.
본 발명은 비디오 신호처리 시스템에 관한 것으로, 특히 오디오 및 비디오 신호처리 프로세서를 단일 IC(Integrate Circuit)화 하는 경우 발생하는 IC핀포트 부족을 개선하여 수직동기분리회로를 IC화하는데 관련된 것이다.
비디오장치의 신호처리 분야는 크게 나누어 오디오 신호처리 및 비디오 신호처리로 분류할 수 있으며, 비디오 신호처리는 다시 색신호처리 부분과 휘도신호처리 부분으로 구분할수 있다. 종래의 비디오 장치는 오디오신호처리부, 색신호처리부, 휘도신호처리부가 각각 분리된 IC칩셋으로 구성되어 있었으나 최근에는 IC의 집적화 기술이 발달함에 따라 색신호처리부와 휘도신호처리부를 단일 칩셋내에 구성한 Y/C원칩(One Chip)IC, 또는 오디오신호처리부, 색신호처리부, 및 휘도신호처리부를 단일IC내에 구성한 A/V원칩IC등이 사용되고 있다. 이와 같이 신호처리IC의 수를 줄임으로 인해 제품의 생산 코스트(Cost)를 줄일 수 있으며, 특히 외부 디스 크리트(Discrete) 회로의 IC화를 통해 PCB(Printed Circuit Board)의 면적을 줄일 수가 있기 때문에 제품의 소형화측면에서도 큰 장점이 되었다. 그리고 신호처리 IC의 단일화와 함께 가능하면 더 많은외부회로를 IC내에 구성하는 것이 제품생산에 큰 장점으로 작용한다. 그러나 이와 같은 IC의 단일화 및 외부회로의 IC화에는 IC의 핀 수가 부족한 문제점이 있다. 특히 최근에 사용되는 비디오장치의 A/V원칩IC는 핀 수가 약 80핀으로, 제품설계자에게 있어서는 IC화에 따른 집적화 기술 그 자체 보다는 IC의 핀 수를 줄이는 것이 더 중요한 사안으로 대두되었다. 따라서 본 발명에서는 IC의 외부에 디스크리트 회로로 구성된 수직동기신호분리회로를 IC핀수의 증가없이 비디오신호처리IC 내부에 구성하는 회로를 제공한다.
도 1은 종래의 비디오 신호처리 시스템을 나타내는 도면으로서 수직동기 분리회로(30)가 비디오신호처리프로세서(20)의 외부에서 디스크리트(Discrete)회로로 구성된 도면이다.
비디오신호처리프로세서(20)는 기록/재생프로세서(21), 의사수직동기삽입부(22), 그리고 복합동기신호분리부(23)를 구비한 단일 IC로 구성되어 있다. 기록/재생프로세서(21)는 기록모드에서는 입력되는 비디오신호(Video In)를 처리하여 데크부(10)로 기록하고, 재생모드에서는 데크부(10)에서 읽어낸 신호를 처리하여 비디오신호형태로 출력한다. 복합동기신호분리부(23)는 비디오신호로 부터 수직동기신호와 수평동기신호가 포함된 복합동기신호(C-Sync)를 분리한다. 비디오신호처리프로세서(20)의 외부에 존재하는 수직동기분리부(30)는 복합동기신호분리부(23)에서 분리된 복합동기신호로 부터 수직동기신호(V-Sync)를 분리한다. 분리된 복합동기신호(C-Sync)와 수직동기신호(V-Sync)는 마이크로 프로세서(40)로 입력된다. 마이크로 프로세서(40)는 스틸(Still), 슬로우(Slow) 등 과 같은 특수재생모드시 의사수직동기신호(QV: Qusi V-Sync)를 출력한다. 그리고 의사수직동기삽입부(22)는 마이크로 프로세서(40)에서 출력되는 의사수직동기신호(QV)를 입력받아서 특수재생모드시 비디오신호에 의사수직동기신호(QV)를 삽입한다.
이상과 같이 구성된 종래의 시스템에서 비디오신호처리프로세서(20)외부에 존재하는 수직동기분리부(30)를 비디오신호처리프로세서(20)내부에 구성하게되면 수직동기신호를 출력하기 위한 IC핀포트(Pin Port)가 증가하는 단점이 있었다.
따라서 이와 같은 종래의 단점을 개선하기 위하여 본 발명에서는 IC핀포트의 증가 없이 수직동기분리부를 비디오신호처리프로세서(20)내부에 구성하는 신호처리시스템을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위하여 본 발명은 IC의 핀포트를 공용화 하는 방법을 이용하여 IC의 핀수 증가 없이 수직동기분리회로를 IC내부에 구성하는 시스템을 제공한다. 수직동기신호출력핀을 다른신호와 공용화 하기 위해서는 공용화 할 대상신호가 시간적으로 수직동기신호출력과 동시에 발생하지 않아야 한다. 따라서 본 발명에서는 E-E(Electronic To Electronic)모드 또는 기록모드에만 수직동기신호가 사용되는 특성을 이용하여 수직동기신호와 스틸(Still), 슬로우(Slow) 등 과 같은 특수재생모드시에만 사용되는 의사수직동기신호를 단일 IC핀에 공용화 하도록 구성 한다.
이러한 목적을 위한 신호처리 시스템의 구성은 비디오신호를 상기 자기테이프에 기록하거나, 또는 자기테이프로부터 비디오신호를 재생하는 기록/재생프로세서, 기록/재생프로세서와 연결되어 복합동기신호를 분리하기 위한 복합동기분리회로, 복합동기신호로부터 수직동기신호를 분리하기 위한 수직동기분리회로, 특수재생시 비디오신호에 의사수직동기신호를 삽입하기위한 의사수직동기삽입회로를 단일 IC내부에 구비한 비디오신호처리IC와, 비디오신호처리IC의 외부에 존재하며 비디오신호처리IC의 단일 핀포트를 통해 수직동기분리회로와 의사수직동기삽입회로에 연결된 마이크로프로세서를 구비하는 시스템으로 구성한다. 그리고 핀포트의 공용화시 발생하는 임피던스매칭문제를 개선하기 위하여 마이크로프로세서의 수직동기입력포트는 재생모드 와 기록모드에서 하이임피던스 상태이고, 상기 의사수직동기출력포트는 재생 시는 출력포트로 작용하고 기록 시는 하이임피던스상태를 유지하도록 구성한다.
이하 본 발명을 도 2의 도면부호를 참조하여 설명한다.
비디오신호처리프로세서(50)는 기록/재생프로세서(51), 복합동기신호분리부(53), 수직동기신호분리부(53), 의사수직동기삽입부(54), 의사수직동기삽입스위치부(55), 핀포트(56), 입출력절환스위치(57)를 포함하는 단일 IC로 구성되어 있다. 기록/재생프로세서(51)는 기록모드시에는 입력비디오신호(Video In)를 처리하여 데크부(10)로 기록하고, 재생모드에서는 데크부(10)에서 읽어낸 신호를 처리하여 비디오신호형태로 출력하며, E-E모드 시에는 입력비디오신호(Video In)를 처리하여 데크부(10)를 경유하지 않고 비디오신호를 출력한다. 복합동기신호분리부(52)는 비디오신호로부터 수직동기신호와 수평동기신호가 포함된 복합동기신호(C-Sync)를 분리한다. 수직동기분리부(53)는 복합동기신호분리부(52)에서 분리된 복합동기신호로 부터 수직동기신호(V-Sync)를 분리한다. 분리된 복합동기신호(C-Sync)와 수직동기신호(V-Sync)는 마이크로 프로세서(60)로 입력된다. 마이크로 프로세서(60)는 스틸(Still), 슬로우(Slow) 등과같은 특수재생모드시 의사수직동기신호를 출력한다. 의사수직동기삽입부(54)는 마이크로 프로세서(60)에서 출력되는 의사수직동기신호를 입력받아서 특수재생모드시 출력비디오신호에 의사수직동기신호를 삽입한다. 그리고 의사수직동기삽입스위치부(55)에서는 특수재생모드시에는 의사수직동기삽입부(54)의 출력과 연결되고 특수재생모드 이외의 모드에서는 기록/재생프로세서(51)로 연결되도록 동작한다. 도 2의 실시예에서는 의사수직동기삽입부(54)와 의사수직동기삽입스위치부(55)가 별도로 구성되어 있으나, 의사수직동기삽입스위치부(55)의 기능을 의사수직동기삽입부(54)에 포함하여 의사수직동기삽입스위치부(55)가 없이 재생모드이외에서는 의사수직동기신호의 삽입이 금지되며 특수재생모드 에서만 의사동기 신호가 삽입도도록 의사수직동기삽입스위치부(55)를 구성할수도 있다.
비디오신호처리프로세서(50)의 핀포트(56)는 재생모드 이외의 모드에서는 수직동기신호 출력포트로 사용되고, 특수재생모드시는 의사수직동기신호 입력포트로도 사용되기 때문에 핀포트(56)와 연결된 마이크로프로세서(60)와는 임피던스 매칭을위해 저항 61과 62를 통하여 연결한다. 또한 임피던스매칭을 보다 안전하게 하기 위하여 마이크로프로세서(60)의 수직동기(V-Sync)입력포트는 재생모드 와 기록모드에서 하이임피던스 상태이고, 의사수직동기(QV)출력포트는 재생 시는 출력포트로 작용하고 기록 시는 하이임피던스상태를 유지하도록 구성한다. 그리고 출력절환스위치(57)은 재생시는 핀포트(56)을 의사수직동기삽입부(54)와 연결시키고, 재생모드 이외의 모드에서는 수직동기분리부(53)와 연결시키는 역할을 한다.
도 2와 같이 구성된 신호처리 시스템의 구동방법은, 비디오신호로부터 복합동기신호를 분리하는 복합동기신호분리단계, 복합동기신호로부터 수직동기신호를 분리하는 수직동기신호 분리단계, 재생모드가 아닌경우 수직동기신호를 수직동기신호 출력포트(56)를 통하여 마이크로프로세서(60)로 출력하는 수직동기신호출력단계, 고속재생, 스틸재생과 같은 특수재생모드에서는 마이크로프로세서(60)에서 출력된 의사수직동기신호를 수직동기신호 출력포트(56)를 통해 입력받는 의사수직동기신호입력단계, 고속재생, 스틸재생과 같은 특수재생모드시 의사수직동기신호를 비디오신호에 삽입하는 의사수직동기신호 삽입단계로 이루어진다.
이러한 구동방법에 의해 수직동기신호 출력과 의사 수직동기 입력포트를 단일 IC핀포트(56)로 구성할수 있으며 따라서 IC 핀포트수의 증가 없이 수직동기 분리회로를 비디오 신호처리 IC내부에 구성하는 것이 가능하게 된다.
따라서 본 발명은 수직동기신호출력과 의사수직동기신호입력을 단일 핀포트를 사용하여 외부회로와 연결하기때문에 IC핀수의 증가없이 수직동기분리회로를 IC화 할수있는 효과가 있다. 또한 수직동기분회로를 비디오신호처리IC내부에 구성함 으로서 부품수 및 재료비 절감하고 PCB면적을 축소할 수 있는 효과가 있다. 또한 성능 적으로는 수직동기회로를 IC내부에 집적화 함에 따라 디스크리트소자가 갖는 부품편차에의한 수직동기분리특성의 편차를 줄일 수 있는 효과가 있다.

Claims (9)

  1. 비디오 장치에 사용되는 신호처리시스템에 있어서:
    비디오신호로부터 복합동기신호를 분리하기 위한 복합동기분리수단;
    상기 복합동기신호로부터 수직동기신호를 분리하기 위한 수직동기분리수단;
    상기 수직동기분리수단의 출력단과 연결된 핀포트;
    상기 핀포트와 연결된 제1 회로수단; 을 하나의IC내부에 포함하고 상기 제1 회로수단과 상기 수직동기분리수단은 상기 핀포트를 공통으로 사용하는 것을 특징으로 하는 신호처리시스템.
  2. 제1항에 있어서, 상기 핀포트는 특수재생모드에서는 입력포트이고, 기록모드 에서는 수직동기신호 출력포트인 것을 특징으로 하는 비디오 장치의 신호처리시스템.
  3. 제1항에 있어서, 상기 제1 회로수단은:
    특수재생모드에서만 비디오신호에 상기 의사수직동기신호를 삽입하고, 상기 특수재생모드 이외의 모드에서는 상기 의사수직동기신호를 삽입하지 않는 의사수직 동기삽입회로를 구비한것을 특징으로 하는 비디오 장치의 신호처리시스템.
  4. 비디오 장치에 사용되는 신호처리시스템에 있어서:
    비디오신호로부터 복합동기신호를 분리하기 위한 복합동기분리수단;
    상기 복합동기신호로부터 수직동기신호를 분리하기 위한 수직동기분리수단;
    상기 수직동기분리수단의 출력단과 연결된 핀포트;
    상기 핀포트와 연결된 제1 회로수단;
    상기 핀포트를 통해 상기 복합동기분리수단 및 상기 제1 회로수단과 연결된 제 2회로수단;을 구비하는 신호처리 시스템에 있어서, 상기 복합동기분리수단, 상기 수직동기분리수단, 상기 제1 회로수단은 하나의 IC내부에 구성되며, 상기 핀포트는 상기 IC의 핀포트 임을 특징으로 하는 신호처리시스템.
  5. 제4항에 있어서, 상기 제1 회로수단은:
    특수재생시에만 비디오신호에 상기 의사수직동기신호를 삽입하고, 상기 특수재생모드 이외의 모드에서는 상기 의사수직동기신호를 삽입하지 않는 의사수직동기삽입회로를 구비한것을 특징으로 하는 비디오 장치의 신호처리시스템.
  6. 제4항에 있어서, 상기 제 2회로수단은 수직동기신호입력포트와 의사수직동기신호출력포트를 가지며, 상기 IC핀포트와 상기 수직동기신호입력포트 및 상기 의사수직동기신호출력포트가 연결된 마이크로프로세서 로 구성된 것을 특징으로 하는 신호처리시스템.
  7. 제6항에 있어서, 상기 수직동기신호입력포트는 재생모드 와 기록모드에서 하이임피던스 상태이고, 상기 의사수직동기신호출력포트는 재생 시는 출력포트로 작용하고 기록 시는 하이임피던스상태인것을 특징으로 하는 신호처리시스템.
  8. 자기테이프에 비디오신호를 기록/재생하기 위한 비디오 장치에 사용되는 신호처리시스템에 있어서:
    상기 자기테이프에 상기 비디오신호를 기록하거나, 상기 자기테이프에 기록된 비디오신호를 읽어내기위한 자기헤드를 포함하고, 상기 자기테이프를 수납하는 비디오카세트를 이송하기 위한 데크수단;
    상기 비디오신호를 상기 자기테이프에 기록하기 위한 신호처리와, 상기 자기테이프로부터 상기 비디오신호를 복조하기의한 기록재생프로세서;
    상기 기록재생프로세서 와 연결되어 복합동기신호를 분리하기 위한 복합동기분리수단;
    상기 복합동기신호로부터 수직동기신호를 분리하기위한 수직동기분리수단;
    상기 수직동기분리수단의 출력단과 연결된 IC핀포트;
    상기 IC핀포트와 연결된 의사수직동기삽입수단;
    상기 IC핀포트를 통해 상기 수직동기분리수단과 상기 수직동기분리수단에 연결된 마이크로프로세서;
    를 포함하는 비디오 장치의 신호처리 시스템.
  9. 비디오신호로부터 복합동기신호를 분리하기 위한 복합동기분리수단, 상기 복합동기신호로부터 수직동기신호를 분리하기 위한 수직동기분리수단, 의사수직동기삽입수단, 그리고 수직동기신호를 출력하거나 또는 의사수직동기신호를
    입력 받기 위한 단일 핀포트를 구비하는 신호처리 IC와, 상기 신호처리 IC의 외부에 구성된 마이크로프로세서를 포함하는 신호처리 시스템에 있어서, 상기 신호처리 시스템의 구동방법은;
    상기 비디오신호로부터 복합동기신호를 분리하는 복합동기신호분리단계;
    상기 복합동기신호로부터 수직동기신호를 분리하는 수직동기신호 분리단계;
    재생모드가 아닌경우 상기 수직동기신호를 상기 핀포트를 통하여 상기 마이크로프로세서로 출력하는 수직동기신호출력단계;
    특수재생모드시에는 상기 마이크로프로세서에서 출력된 의사수직동기신호를 상기 핀포트를 통해 입력받는 의사수직동기신호입력단계;
    상기 특수재생모드시 의사수직동기신호를 상기 비디오신호에 삽입하는 의사수직동기신호 삽입단계 를 포함하는 것을 특징으로 하는 비디오장치의 신호처리 시스템의 구동방법.
KR1020000033230A 2000-06-16 2000-06-16 비디오 신호 처리 시스템 KR100657255B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000033230A KR100657255B1 (ko) 2000-06-16 2000-06-16 비디오 신호 처리 시스템
US09/880,923 US7224884B2 (en) 2000-06-16 2001-06-15 Design method for a video signal processing integrated circuit and integrated circuit and video signal processing apparatus thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000033230A KR100657255B1 (ko) 2000-06-16 2000-06-16 비디오 신호 처리 시스템

Publications (2)

Publication Number Publication Date
KR20010113107A KR20010113107A (ko) 2001-12-28
KR100657255B1 true KR100657255B1 (ko) 2006-12-14

Family

ID=19672214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000033230A KR100657255B1 (ko) 2000-06-16 2000-06-16 비디오 신호 처리 시스템

Country Status (2)

Country Link
US (1) US7224884B2 (ko)
KR (1) KR100657255B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259796B2 (en) * 2004-05-07 2007-08-21 Micronas Usa, Inc. System and method for rapidly scaling and filtering video data
US20080309817A1 (en) * 2004-05-07 2008-12-18 Micronas Usa, Inc. Combined scaling, filtering, and scan conversion
US7310785B2 (en) 2004-12-10 2007-12-18 Micronas Usa, Inc. Video processing architecture definition by function graph methodology

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269894A (ja) * 1987-04-28 1988-11-08 Sony Corp カラ−テレビジヨン信号の高能率符号化装置
JPH01318485A (ja) * 1988-06-20 1989-12-22 Hitachi Ltd くし形フィルタ
JPH05236501A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像表示装置
KR20010014207A (ko) * 1997-06-27 2001-02-26 모리시타 요이찌 비디오 신호 기록재생장치 및 비디오 신호 재생장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0720205B2 (ja) * 1985-02-28 1995-03-06 キヤノン株式会社 同期分離回路
US5260800A (en) * 1989-09-27 1993-11-09 Laserdub, Inc. Apparatus and method for high-speed video tape duplication from master disk
EP0651513B1 (en) * 1993-10-29 1997-08-06 STMicroelectronics S.r.l. Integrated circuit with bidirectional pin
KR100522217B1 (ko) * 1997-03-21 2005-10-14 마츠시타 덴끼 산교 가부시키가이샤 집적회로용 기능블록, 반도체 집적회로, 반도체 집적회로의 검사방법 및 그 설계방법
JPH1155997A (ja) * 1997-07-29 1999-02-26 Nec Ic Microcomput Syst Ltd 信号生成方式
GB2340291A (en) * 1998-08-06 2000-02-16 Thomson Multimedia Sa Avoiding jitter in a video output using pseudo-vertical synchronisation signals

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269894A (ja) * 1987-04-28 1988-11-08 Sony Corp カラ−テレビジヨン信号の高能率符号化装置
JPH01318485A (ja) * 1988-06-20 1989-12-22 Hitachi Ltd くし形フィルタ
JPH05236501A (ja) * 1992-02-18 1993-09-10 Sony Corp 映像表示装置
KR20010014207A (ko) * 1997-06-27 2001-02-26 모리시타 요이찌 비디오 신호 기록재생장치 및 비디오 신호 재생장치

Also Published As

Publication number Publication date
US7224884B2 (en) 2007-05-29
KR20010113107A (ko) 2001-12-28
US20010052944A1 (en) 2001-12-20

Similar Documents

Publication Publication Date Title
KR840001420A (ko) 칼라 정지화상 재생 장치
EP0044713B1 (en) Circuit arrangements for processing digital data
US20060134941A1 (en) Digital video recorder with slot type mainboard
KR100657255B1 (ko) 비디오 신호 처리 시스템
ATE49497T1 (de) Geraet zur aufzeichnung eines farbvideosignals.
KR100263951B1 (ko) 상호 연결 시스템용 장치
US4562457A (en) Sync generator, video processor
JP2976484B2 (ja) 画像信号処理装置
GB2232033A (en) Synchronising video signals
JP3157785B2 (ja) 映像信号処理回路及び同期分離システム
CN101690246A (zh) 三维y/c分离电路
JP3822920B2 (ja) ビデオ信号処理装置
JPH01196981A (ja) タイトル画像挿入装置
JP2627331B2 (ja) マイクロコンピュータの入出力回路
EP0460904B1 (en) Image memory device
KR900010563Y1 (ko) 화면삽입용 비디오 카세트 레코더의 녹화재생장치
KR0186029B1 (ko) 디지탈 데이타의 동기신호 제어회로
KR100191834B1 (ko) 휘도신호 및 색신호가 분리 처리되는 텔레비젼 장치
MXPA02008673A (es) Conmutacion extendida de senales de video/video-s mediante un aparato auto-detector disenado para iniciar la conmutacion de un tipo diferente de senal de video y aparato para imitar un tipo de senal por otro tipo de senal para iniciar la conmutacion.
JP2508508B2 (ja) 遅延処理回路
CN117638594A (zh) 板卡、视频接口的选择方法及插卡类视频处理设备
JPS59167191A (ja) 回転ヘツド型磁気録画再生装置
JPH02119333A (ja) 遅延挿脱回路
KR100268700B1 (ko) 비디오 디스크 레코더를 위한 고속 비디오 인터페이스회로
KR900008894Y1 (ko) 영상신호 기록재생장치의 오디오 신호 뮤팅회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee