JP2976484B2 - 画像信号処理装置 - Google Patents
画像信号処理装置Info
- Publication number
- JP2976484B2 JP2976484B2 JP2109299A JP10929990A JP2976484B2 JP 2976484 B2 JP2976484 B2 JP 2976484B2 JP 2109299 A JP2109299 A JP 2109299A JP 10929990 A JP10929990 A JP 10929990A JP 2976484 B2 JP2976484 B2 JP 2976484B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- circuit
- signal processing
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
- H04N9/831—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal using intermediate digital signal processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/78—Television signal recording using magnetic recording
- H04N5/782—Television signal recording using magnetic recording on tape
- H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、同期信号に従って一連の信号処理を行なう
画像信号処理装置に関する。
画像信号処理装置に関する。
［従来の技術］ 従来、画像信号に一連の信号処理を行なう場合、各信
号処理ブロックを直列に接続し、動作基準となる同期信
号については、１つの回路、例えば同期分離回路から各
信号処理ブロックに同じ信号を供給し、各信号処理ブロ
ック内で必要な時間遅延を与えるようにしていた。
号処理ブロックを直列に接続し、動作基準となる同期信
号については、１つの回路、例えば同期分離回路から各
信号処理ブロックに同じ信号を供給し、各信号処理ブロ
ック内で必要な時間遅延を与えるようにしていた。
第２図は、高精細TV信号のVTRの従来例の構成ブロッ
ク図を示す。入力端子10,12,14に入力する輝度信号Ｙ及
び色差信号PB,PRは、A/D変換器16,18,20によりディジタ
ル化され、輝度信号Ｙはそのままフレーム・メモリ22
に、色差信号PB,PRは色差線順次回路24により線順次化
されてフレーム・メモリ22に印加され、記憶される。フ
レーム・メモリ22に記憶される輝度信号Ｙ及び色差信号
PB,PRは、２系統の時分割多重信号（TCI）信号として読
み出され、それぞれD/A変換器26,28によりアナログ化さ
れる。D/A変換器26,28の出力は変調回路30,32により周
波数変調及び低域変換され、回転ドラム34に巻き付く磁
気テープに記録される。
ク図を示す。入力端子10,12,14に入力する輝度信号Ｙ及
び色差信号PB,PRは、A/D変換器16,18,20によりディジタ
ル化され、輝度信号Ｙはそのままフレーム・メモリ22
に、色差信号PB,PRは色差線順次回路24により線順次化
されてフレーム・メモリ22に印加され、記憶される。フ
レーム・メモリ22に記憶される輝度信号Ｙ及び色差信号
PB,PRは、２系統の時分割多重信号（TCI）信号として読
み出され、それぞれD/A変換器26,28によりアナログ化さ
れる。D/A変換器26,28の出力は変調回路30,32により周
波数変調及び低域変換され、回転ドラム34に巻き付く磁
気テープに記録される。
再生時には、再生ヘッドの出力は等化器36,38により
等化され、復調回路40,42によりFM変調され、A/D変換器
44,46によりディジタル化されてフレーム・メモリ48に
一旦記憶される。フレーム・メモリ48に記憶された輝度
信号は読み出されてD/A変換器50によりアナログ化さ
れ、線順次色差信号は色差線同時化回路52により同時化
されてD/A変換器54,56によりアナログ化される。従っ
て、出力端子58から再生輝度信号Ｙ、出力端子60から再
生色差信号PB、出力端子62から再生色差信号PRが出力さ
れる。
等化され、復調回路40,42によりFM変調され、A/D変換器
44,46によりディジタル化されてフレーム・メモリ48に
一旦記憶される。フレーム・メモリ48に記憶された輝度
信号は読み出されてD/A変換器50によりアナログ化さ
れ、線順次色差信号は色差線同時化回路52により同時化
されてD/A変換器54,56によりアナログ化される。従っ
て、出力端子58から再生輝度信号Ｙ、出力端子60から再
生色差信号PB、出力端子62から再生色差信号PRが出力さ
れる。
次に、同期信号系を説明する。64は外部同期信号の入
力端子であり、スイッチ66は、入力端子64に入力する外
部同期信号又は入力端子10に入力する輝度信号（複合同
期信号を含む。）の何れか一方を同期分離回路68に印加
する。同期分離回路68により分離された水平同期信号及
び垂直同期信号は、色差線順次回路24のタイミング制御
回路70及びフレーム・メモリ22のタイミング制御回路72
に印加される。これにより、色差線順次化及びフレーム
・メモリ22への書き込みのタイミングが規定される。
力端子であり、スイッチ66は、入力端子64に入力する外
部同期信号又は入力端子10に入力する輝度信号（複合同
期信号を含む。）の何れか一方を同期分離回路68に印加
する。同期分離回路68により分離された水平同期信号及
び垂直同期信号は、色差線順次回路24のタイミング制御
回路70及びフレーム・メモリ22のタイミング制御回路72
に印加される。これにより、色差線順次化及びフレーム
・メモリ22への書き込みのタイミングが規定される。
フレーム・メモリ22の読み出し系に関しては、回転ド
ラム34のドラム回転制御回路35からのドラム回転信号が
タイミング制御回路72及びD/A変換器26,28のタイミング
制御回路74に印加されており、これにより、回転ドラム
34の回転に同期してフレーム・メモリ22の記憶データが
読み出され、D/A変換される。
ラム34のドラム回転制御回路35からのドラム回転信号が
タイミング制御回路72及びD/A変換器26,28のタイミング
制御回路74に印加されており、これにより、回転ドラム
34の回転に同期してフレーム・メモリ22の記憶データが
読み出され、D/A変換される。
再生系では、ドラム回転信号がD/A変換器44,46のタイ
ミング制御回路72及びフレーム・メモリ48のタイミング
制御回路78に印加されており、これにより、回転ドラム
34の回転に同期して再生信号がディジタル化され、フレ
ーム・メモリ48に書き込まれる。
ミング制御回路72及びフレーム・メモリ48のタイミング
制御回路78に印加されており、これにより、回転ドラム
34の回転に同期して再生信号がディジタル化され、フレ
ーム・メモリ48に書き込まれる。
同期発生回路80は所定周波数の水平及び垂直同期信号
を発生しており、それがタイミング制御回路78、及び色
差線同時化回路52のタイミング制御回路82に供給され、
フレーム・メモリ48からの読み出し及び色差線同時化の
タイミングが規定される。同期発生回路80の発生する同
期信号は、同期出力端子84にも供給される。
を発生しており、それがタイミング制御回路78、及び色
差線同時化回路52のタイミング制御回路82に供給され、
フレーム・メモリ48からの読み出し及び色差線同時化の
タイミングが規定される。同期発生回路80の発生する同
期信号は、同期出力端子84にも供給される。
各タイミング制御回路は、入力する同期信号に対し、
タイミング制御の対象となる信号処理回路で必要な時間
遅延を与えて、当該信号処理回路にタイミング信号を出
力している。例えば記録時に、タイミング制御回路72
は、輝度信号Ｙについては、A/D変換器16での水平及び
垂直方向の信号遅延を加えたタイミング信号を発生して
フレーム・メモリ22の書き込みを制御している。また、
色差信号PB/PRについては、A/D変換器18,20での信号遅
延及び色差線順次回路24での信号遅延を各々水平及び垂
直方向について加えたタイミング信号を発生してフレー
ム・メモリ22の書き込みを制御している。
タイミング制御の対象となる信号処理回路で必要な時間
遅延を与えて、当該信号処理回路にタイミング信号を出
力している。例えば記録時に、タイミング制御回路72
は、輝度信号Ｙについては、A/D変換器16での水平及び
垂直方向の信号遅延を加えたタイミング信号を発生して
フレーム・メモリ22の書き込みを制御している。また、
色差信号PB/PRについては、A/D変換器18,20での信号遅
延及び色差線順次回路24での信号遅延を各々水平及び垂
直方向について加えたタイミング信号を発生してフレー
ム・メモリ22の書き込みを制御している。
［発明が解決しようとする課題］ しかし、上記のような構成では、ある回路ブロックで
部分的な回路変更が生じた場合などに、変更による信号
遅延量の変化が、後段の回路に伝搬し、結局、同じ同期
系に連なる全回路ブロックのタイミングを変更しなけれ
ばならない。
部分的な回路変更が生じた場合などに、変更による信号
遅延量の変化が、後段の回路に伝搬し、結局、同じ同期
系に連なる全回路ブロックのタイミングを変更しなけれ
ばならない。
本発明は、このような不都合を解消する画像信号処理
装置を提示することを目的とする。
装置を提示することを目的とする。
［課題を解決するための手段］ 本発明に係る画像信号処理装置は、画像信号を、その
同期信号に同期して処理する一連の信号処理ブロックを
直列接続した画像信号処理装置であって、最終段を除く
各信号処理ブロックが、入力する同期信号に、当該信号
処理ブロック自体の信号遅延に相当する時間遅延を与え
て後段に供給することを特徴とする。
同期信号に同期して処理する一連の信号処理ブロックを
直列接続した画像信号処理装置であって、最終段を除く
各信号処理ブロックが、入力する同期信号に、当該信号
処理ブロック自体の信号遅延に相当する時間遅延を与え
て後段に供給することを特徴とする。
［作用］ 上記手段により、一連の信号処理ブロックの一部で設
計変更や機能拡張又は機能削減などにより信号遅延量が
変化しても、対応する遅延量のみを変更すればよい。従
って、各信号処理ブロックのタイミング設計を独立に行
なうことができ、設計変更や機能変更などに柔軟に対応
できるようになる。
計変更や機能拡張又は機能削減などにより信号遅延量が
変化しても、対応する遅延量のみを変更すればよい。従
って、各信号処理ブロックのタイミング設計を独立に行
なうことができ、設計変更や機能変更などに柔軟に対応
できるようになる。
［実施例］ 以下、図面を参照して本発明の実施例を説明する。
第１図は高精細TV信号のVTRに対する本発明の一実施
例の構成ブロック図を示す。第２図と同じ構成要素には
同じ符号を付してある。輝度信号Ｙ及び色差信号PB,PR
の処理系は第２図と同じであるので、本実施例の主要部
である同期系を説明する。
例の構成ブロック図を示す。第２図と同じ構成要素には
同じ符号を付してある。輝度信号Ｙ及び色差信号PB,PR
の処理系は第２図と同じであるので、本実施例の主要部
である同期系を説明する。
同期分離回路68は、入力端子10に入力する輝度信号又
は入力端子64に入力する外部同期信号から水平及び垂直
同期信号を分離し、分離した同期信号を色差線順次回路
24のタイミング制御回路86にのみ供給する。タイミング
制御回路86はA/D変換器18,20の信号遅延を考慮したタイ
ミング信号を色差線順次回路24に供給すると共に、同期
分離回路68からの同期信号に色差線順次回路24での信号
遅延に相当する遅延を加えた同期信号を、フレーム・メ
モリ22のタイミング制御回路88に供給する。
は入力端子64に入力する外部同期信号から水平及び垂直
同期信号を分離し、分離した同期信号を色差線順次回路
24のタイミング制御回路86にのみ供給する。タイミング
制御回路86はA/D変換器18,20の信号遅延を考慮したタイ
ミング信号を色差線順次回路24に供給すると共に、同期
分離回路68からの同期信号に色差線順次回路24での信号
遅延に相当する遅延を加えた同期信号を、フレーム・メ
モリ22のタイミング制御回路88に供給する。
また、フレーム・メモリ22からの読み出しに関して
は、ドラム回転制御回路35からのドラム回転信号は、タ
イミング制御回路88にのみ印加され、タイミング制御回
路88は当該ドラム回転信号に従ってフレーム・メモリ22
の読み出しを制御すると共に、当該ドラム回転信号にフ
レーム・メモリ22の読み出し処理に要する時間相当の遅
延を与えて、D/A変換器26,28のタイミング制御回路90に
印加する。
は、ドラム回転制御回路35からのドラム回転信号は、タ
イミング制御回路88にのみ印加され、タイミング制御回
路88は当該ドラム回転信号に従ってフレーム・メモリ22
の読み出しを制御すると共に、当該ドラム回転信号にフ
レーム・メモリ22の読み出し処理に要する時間相当の遅
延を与えて、D/A変換器26,28のタイミング制御回路90に
印加する。
再生系も、基本的に上記記録系と同様である。即ち、
ドラム回転信号は、A/D変換器44,46のタイミング制御回
路92にのみ供給され、タイミング制御回路92は、A/D変
換器44,46にタイミング信号を供給すると共に、当該ド
ラム回転信号に、A/D変換器44,46の信号処理に要する時
間に相当する遅延を与えた基準信号を、フレーム・メモ
リ48のタイミング制御回路94に供給する。タイミング制
御回路94は、この基準信号に従って、フレーム・メモリ
48の書き込みを制御する。
ドラム回転信号は、A/D変換器44,46のタイミング制御回
路92にのみ供給され、タイミング制御回路92は、A/D変
換器44,46にタイミング信号を供給すると共に、当該ド
ラム回転信号に、A/D変換器44,46の信号処理に要する時
間に相当する遅延を与えた基準信号を、フレーム・メモ
リ48のタイミング制御回路94に供給する。タイミング制
御回路94は、この基準信号に従って、フレーム・メモリ
48の書き込みを制御する。
また、同期発生回路80が発生する同期信号はタイミン
グ制御回路94にのみ供給され、タイミング制御回路94は
当該同期信号に従ってフレーム・メモリ48の読み出しを
制御すると共に、同期発生回路80からの同期信号に、フ
レーム・メモリ48での信号遅延に相当する遅延を与え
て、色差線同時化回路52のタイミング制御回路96に供給
する。
グ制御回路94にのみ供給され、タイミング制御回路94は
当該同期信号に従ってフレーム・メモリ48の読み出しを
制御すると共に、同期発生回路80からの同期信号に、フ
レーム・メモリ48での信号遅延に相当する遅延を与え
て、色差線同時化回路52のタイミング制御回路96に供給
する。
なお、各タイミング制御回路では、輝度信号の水平同
期信号及び垂直同期信号、並びに色差信号の水平同期信
号及び垂直同期信号のそれぞれについて、別個の遅延回
路により独立に、相当する時間遅延を与えるようにす
る。
期信号及び垂直同期信号、並びに色差信号の水平同期信
号及び垂直同期信号のそれぞれについて、別個の遅延回
路により独立に、相当する時間遅延を与えるようにす
る。
［発明の効果］ 以上の説明から容易に理解できるように、本発明によ
れば、直列に接続する複数の信号処理ブロックの一部で
設計変更や機能拡張又は機能削減などにより信号遅延量
が変化しても、対応する遅延手段の遅延量のみを変更す
ればよい。従って、各信号処理ブロックのタイミング設
計を独立に行なうことができ、設計変更や機能変更など
に柔軟に対応できる。
れば、直列に接続する複数の信号処理ブロックの一部で
設計変更や機能拡張又は機能削減などにより信号遅延量
が変化しても、対応する遅延手段の遅延量のみを変更す
ればよい。従って、各信号処理ブロックのタイミング設
計を独立に行なうことができ、設計変更や機能変更など
に柔軟に対応できる。
第１図は本発明の一実施例の構成ブロック図、第２図は
従来例の構成ブロック図である。 10,12,14:入力端子、22:フレーム・メモリ、24:色差線
順次回路、30,32:変調回路、34:回転ドラム、35:ドラム
回転制御回路、40,42:復調回路、48:フレーム・メモ
リ、52:色差線同時化回路、58,60,62:出力端子、64:外
部同期入力端子、68:同期分離回路、70,72,74,76,78,8
2,86,88,90,92,94,96:タイミング制御回路、80:同期発
生回路、84:同期出力端子
従来例の構成ブロック図である。 10,12,14:入力端子、22:フレーム・メモリ、24:色差線
順次回路、30,32:変調回路、34:回転ドラム、35:ドラム
回転制御回路、40,42:復調回路、48:フレーム・メモ
リ、52:色差線同時化回路、58,60,62:出力端子、64:外
部同期入力端子、68:同期分離回路、70,72,74,76,78,8
2,86,88,90,92,94,96:タイミング制御回路、80:同期発
生回路、84:同期出力端子
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 9/79 - 9/898 H04N 5/91 - 5/956
Claims (1)
- 【請求項１】画像信号を、その同期信号に同期して処理
する一連の信号処理ブロックを直列接続した画像信号処
理装置であって、最終段を除く各信号処理ブロックが、
入力する同期信号に、当該信号処理ブロック自体の信号
遅延に相当する時間遅延を与えて後段に供給することを
特徴とする画像信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109299A JP2976484B2 (ja) | 1990-04-25 | 1990-04-25 | 画像信号処理装置 |
| US08/273,629 US5400148A (en) | 1990-04-25 | 1994-07-12 | Video signal processing apparatus having series connected timing control circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2109299A JP2976484B2 (ja) | 1990-04-25 | 1990-04-25 | 画像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH047996A JPH047996A (ja) | 1992-01-13 |
| JP2976484B2 true JP2976484B2 (ja) | 1999-11-10 |
Family
ID=14506666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2109299A Expired - Fee Related JP2976484B2 (ja) | 1990-04-25 | 1990-04-25 | 画像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5400148A (ja) |
| JP (1) | JP2976484B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970001636B1 (ko) * | 1994-01-20 | 1997-02-11 | 엘지전자 주식회사 | 영상신호의 시간축 보정 장치 |
| JP2924643B2 (ja) * | 1994-05-19 | 1999-07-26 | ヤマハ株式会社 | ディジタル信号処理方法及び装置 |
| JP2809126B2 (ja) * | 1995-03-30 | 1998-10-08 | 日本電気株式会社 | 音声信号処理回路および音声信号処理方法 |
| JPH09238362A (ja) * | 1996-02-29 | 1997-09-09 | Fujitsu Ltd | テレビジョン表示機能をもつ情報処理装置 |
| JP4899271B2 (ja) * | 2001-08-10 | 2012-03-21 | 富士通セミコンダクター株式会社 | アナログ制御方法、アナログ制御装置、ａｇｃ、及びａｇｃの制御方法 |
| US7522216B2 (en) * | 2005-09-20 | 2009-04-21 | National Semiconductor Corporation | Video synchronization signal detection circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4679084A (en) * | 1986-06-20 | 1987-07-07 | Rca Corporation | Method and apparatus for freezing a television picture |
| US5012352A (en) * | 1987-08-10 | 1991-04-30 | Canon Kabushiki Kaisha | Digital signal recording apparatus time-division multiplexing video and audio signals |
| US4803553A (en) * | 1988-01-11 | 1989-02-07 | Eastman Kodak Company | Video timing system which has signal delay compensation and which is responsive to external synchronization |
-
1990
- 1990-04-25 JP JP2109299A patent/JP2976484B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-12 US US08/273,629 patent/US5400148A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047996A (ja) | 1992-01-13 |
| US5400148A (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62191A (ja) | 映像情報管理装置 | |
| JP2976484B2 (ja) | 画像信号処理装置 | |
| JPS58186279A (ja) | デジタルｖｔｒ | |
| JPS6050099B2 (ja) | ビデオデイスクからの再生映像信号と他の映像信号との同期装置 | |
| US5504534A (en) | Video signal processing apparatus with synchronization control | |
| JPS61158288A (ja) | 映像信号の再生装置 | |
| US5155600A (en) | Video disk playback apparatus | |
| JPH0563072B2 (ja) | ||
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| JPH04188979A (ja) | 映像信号記録装置 | |
| JP3050149B2 (ja) | 映像記録再生装置 | |
| JP3136634B2 (ja) | ビデオ処理回路 | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| US5832174A (en) | Videocassette recorder for recording and reproducing a plurality signals | |
| JP2672580B2 (ja) | 磁気記録再生装置 | |
| JPS62155691A (ja) | カラ−映像信号の記録再生装置 | |
| JP3206066B2 (ja) | 高速ダビング装置 | |
| JP2844765B2 (ja) | ビデオ信号再生装置 | |
| JP3163584B2 (ja) | 再生装置 | |
| JP3421385B2 (ja) | ビデオ信号処理システム | |
| JP2845474B2 (ja) | カラー映像信号の時間軸補正装置 | |
| JP2789594B2 (ja) | デジタル記録再生装置 | |
| JP3222977B2 (ja) | シリアルデータ処理回路 | |
| JP3946795B2 (ja) | 液晶パネル表示装置付きｖｔｒ | |
| JPS63102487A (ja) | 画像合成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |