JP2508508B2 - 遅延処理回路 - Google Patents
遅延処理回路Info
- Publication number
- JP2508508B2 JP2508508B2 JP61180857A JP18085786A JP2508508B2 JP 2508508 B2 JP2508508 B2 JP 2508508B2 JP 61180857 A JP61180857 A JP 61180857A JP 18085786 A JP18085786 A JP 18085786A JP 2508508 B2 JP2508508 B2 JP 2508508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay circuit
- ccd
- ccd delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、カラー映像信号の再生装置におけるフィ
ールド静止画像再生時のスキュー補正等に用いられる遅
延処理回路に関する。
ールド静止画像再生時のスキュー補正等に用いられる遅
延処理回路に関する。
この発明は、カラー映像信号の再生装置におけるフィ
ールド静止画再生時のスキュー補正等に用いられる遅延
処理回路において、1/2水平周期のジャンプを補正するC
CD遅延回路に数ビットのCCD遅延回路を付加すると共
に、スルー側の信号路中に遅延側に付加したCCD遅延回
路と同一ビットのCCD遅延回路を挿入することにより、
遅延側とスルー側との特性を揃えてフリッカを防止する
ようにしたものである。
ールド静止画再生時のスキュー補正等に用いられる遅延
処理回路において、1/2水平周期のジャンプを補正するC
CD遅延回路に数ビットのCCD遅延回路を付加すると共
に、スルー側の信号路中に遅延側に付加したCCD遅延回
路と同一ビットのCCD遅延回路を挿入することにより、
遅延側とスルー側との特性を揃えてフリッカを防止する
ようにしたものである。
〔従来の技術〕 従来の電子スチールカメラとしては、例えばCCD等の
固体撮像素子により得られるR,G,B三原色信号をマトリ
クス回路に供給し、輝度信号と（Ｒ−Ｙ）信号及び（Ｂ
−Ｙ）信号を形成し、輝度信号を所定のキャリア周波数
でFM変調すると共に、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信
号を線順次化し、この線順次化色信号を輝度信号と異な
るキャリア周波数でFM変調して磁気ディスク等の記録媒
体の同心円状のトラックに１フィールド分ずつカラー映
像信号を記録するものが知られている。
固体撮像素子により得られるR,G,B三原色信号をマトリ
クス回路に供給し、輝度信号と（Ｒ−Ｙ）信号及び（Ｂ
−Ｙ）信号を形成し、輝度信号を所定のキャリア周波数
でFM変調すると共に、（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信
号を線順次化し、この線順次化色信号を輝度信号と異な
るキャリア周波数でFM変調して磁気ディスク等の記録媒
体の同心円状のトラックに１フィールド分ずつカラー映
像信号を記録するものが知られている。
このような電子スチールカメラにおいては１トラック
に１フィールド分のカラー映像信号を記録するフィール
ド記録と２トラックにわたって２フィールド分のカラー
映像信号を記録するフレーム記録とが選択的に行えるよ
うに構成されている。このため、従来の電子スチールカ
メラの再生系には、フィールド記録された磁気ディスク
を再生する際に発生する1/2水平周期のジャンプを補正
するスキュー補正回路が設けられている。
に１フィールド分のカラー映像信号を記録するフィール
ド記録と２トラックにわたって２フィールド分のカラー
映像信号を記録するフレーム記録とが選択的に行えるよ
うに構成されている。このため、従来の電子スチールカ
メラの再生系には、フィールド記録された磁気ディスク
を再生する際に発生する1/2水平周期のジャンプを補正
するスキュー補正回路が設けられている。
このスキュー補正回路は、1/2水平周期の遅延量を有
するCCD遅延回路及びスイッチ回路により構成されるも
ので、再生信号をCCD遅延回路に供給して遅延させ、遅
延出力と遅延させない再生信号とスイッチ回路によりフ
ィールド周期で交互に取り出すようにしている。
するCCD遅延回路及びスイッチ回路により構成されるも
ので、再生信号をCCD遅延回路に供給して遅延させ、遅
延出力と遅延させない再生信号とスイッチ回路によりフ
ィールド周期で交互に取り出すようにしている。
しかし、従来のスキュー補正回路においては、CCD遅
延回路の出力レベルが温度特性等により変動するため
に、遅延出力と遅延させない出力との間にレベル差が発
生する。このレベル差は、スイッチ回路を切替えた際に
フリッカを発生させるものであった。
延回路の出力レベルが温度特性等により変動するため
に、遅延出力と遅延させない出力との間にレベル差が発
生する。このレベル差は、スイッチ回路を切替えた際に
フリッカを発生させるものであった。
従って、この発明の目的は、CCDの遅延回路の出力レ
ベルが温度特性等によって変動した場合においても、伝
送信号に悪影響を与えることがない遅延処理回路を提供
することにある。
ベルが温度特性等によって変動した場合においても、伝
送信号に悪影響を与えることがない遅延処理回路を提供
することにある。
この発明は、CCD遅延回路とスイッチ回路とを有し、
スイッチ回路によりCCD遅延回路を介された第１の信号
と、CCD遅延回路を介されない第２の信号とを選択的に
出力するようにした遅延処理回路において、 CCD遅延回路の出力側に接続された数ビットの第１の
補正用CCD遅延回路と、 第２の信号路中に挿入された第１の補正用CCD遅延回
路と等しいビット数の第２の補正用CCD遅延回路と、 第１の補正用CCD遅延回路及び上記第２の補正用CCD遅
延回路がCCD遅延回路と共通基板上にIC化され、 第１の信号路と第２の信号路との遅延量の差がビデオ
信号の1/2水平周期に選定されたこと を特徴とする遅延処理回路である。
スイッチ回路によりCCD遅延回路を介された第１の信号
と、CCD遅延回路を介されない第２の信号とを選択的に
出力するようにした遅延処理回路において、 CCD遅延回路の出力側に接続された数ビットの第１の
補正用CCD遅延回路と、 第２の信号路中に挿入された第１の補正用CCD遅延回
路と等しいビット数の第２の補正用CCD遅延回路と、 第１の補正用CCD遅延回路及び上記第２の補正用CCD遅
延回路がCCD遅延回路と共通基板上にIC化され、 第１の信号路と第２の信号路との遅延量の差がビデオ
信号の1/2水平周期に選定されたこと を特徴とする遅延処理回路である。
端子21とスイッチ回路25の一方の入力端子25aとの間
に挿入されている1/2水平周期の遅延量を有するCCD遅延
回路22に数ビットの補正用のCCD遅延回路23が縦続接続
されると共に、端子21とスイッチ回路25の他方の入力端
子25bとの間の伝送路中にCCD遅延回路23と同じ遅延量を
有する数ビットの補正用のCCD遅延回路24が挿入され
る。従って、CCD遅延回路22,23側とCCD遅延回路24側と
の特性が同じように変動して相殺された形でレベル差が
発生しない。
に挿入されている1/2水平周期の遅延量を有するCCD遅延
回路22に数ビットの補正用のCCD遅延回路23が縦続接続
されると共に、端子21とスイッチ回路25の他方の入力端
子25bとの間の伝送路中にCCD遅延回路23と同じ遅延量を
有する数ビットの補正用のCCD遅延回路24が挿入され
る。従って、CCD遅延回路22,23側とCCD遅延回路24側と
の特性が同じように変動して相殺された形でレベル差が
発生しない。
以下、この発明の一実施例について図面を参照して説
明する。第１図は、一例としての電子スチールカメラの
再生系を示すもので、この発明が電子スチールカメラの
スキュー補正回路に適用された場合について説明する。
明する。第１図は、一例としての電子スチールカメラの
再生系を示すもので、この発明が電子スチールカメラの
スキュー補正回路に適用された場合について説明する。
電子スチールカメラは、図示せずも磁気ディスク等の
記録媒体を有するもので、磁気ディスクの同心円状のト
ラックにカラー映像信号を記録するものである。例え
ば、CCD等の固体撮像素子により得られたR,G,B三原色信
号がマトリクス回路に供給され、輝度信号，（Ｒ−Ｙ）
信号及び（Ｂ−Ｙ）信号のコンポーネント信号とされ
る。輝度信号が所定の周波数の範囲（6.0〜7.5MHz）と
なるようにFM変調される。また、（Ｒ−Ｙ）信号及び
（Ｂ−Ｙ）信号が線順次化される。例えば2n水平周期に
存在する（Ｒ−Ｙ）信号が抽出されると共に、（2n＋
１）水平周期に存在する（Ｂ−Ｙ）信号が抽出され、こ
れらの（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号が線順次化色
信号とされる。線順次化色信号が輝度信号と異なる周波
数の範囲でFM変調される。この場合、（Ｒ−Ｙ）信号の
区間の中心周波数が1.2MHzとされると共に、（Ｂ−Ｙ）
信号の区間の中心周波数が1.3MHzとされる。記録時にフ
レーム記録が選択された場合には、２トラックにわたっ
て525水平周期分のカラー映像信号が記録され、フィー
ルド記録が選択された場合には、１トラックに262.5水
平周期分のカラー映像信号が記録される。
記録媒体を有するもので、磁気ディスクの同心円状のト
ラックにカラー映像信号を記録するものである。例え
ば、CCD等の固体撮像素子により得られたR,G,B三原色信
号がマトリクス回路に供給され、輝度信号，（Ｒ−Ｙ）
信号及び（Ｂ−Ｙ）信号のコンポーネント信号とされ
る。輝度信号が所定の周波数の範囲（6.0〜7.5MHz）と
なるようにFM変調される。また、（Ｒ−Ｙ）信号及び
（Ｂ−Ｙ）信号が線順次化される。例えば2n水平周期に
存在する（Ｒ−Ｙ）信号が抽出されると共に、（2n＋
１）水平周期に存在する（Ｂ−Ｙ）信号が抽出され、こ
れらの（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号が線順次化色
信号とされる。線順次化色信号が輝度信号と異なる周波
数の範囲でFM変調される。この場合、（Ｒ−Ｙ）信号の
区間の中心周波数が1.2MHzとされると共に、（Ｂ−Ｙ）
信号の区間の中心周波数が1.3MHzとされる。記録時にフ
レーム記録が選択された場合には、２トラックにわたっ
て525水平周期分のカラー映像信号が記録され、フィー
ルド記録が選択された場合には、１トラックに262.5水
平周期分のカラー映像信号が記録される。
フレーム記録がなされた磁気ディスクを再生する場合
には、所定の２トラック分のカラー映像信号が繰り返し
磁気ヘッドにより読み出され、フィールド記録がなされ
た磁気ディスクを再生する場合には、所定の１トラック
分のカラー映像信号が繰り返し磁気ヘッドにより読み出
される。磁気ヘッドからの再生RF信号が第１図において
１で示される入力端子に供給される。入力端子１を介し
て再生RF信号がハイパスフィルタ２及びローパスフィル
タ５に供給される。ハイパスフィルタ２において、再生
されたFFM変調輝度信号が分離されると共に、ローパス
フィルタ５において、再生されたFM変調線順次化色信号
が分離される。
には、所定の２トラック分のカラー映像信号が繰り返し
磁気ヘッドにより読み出され、フィールド記録がなされ
た磁気ディスクを再生する場合には、所定の１トラック
分のカラー映像信号が繰り返し磁気ヘッドにより読み出
される。磁気ヘッドからの再生RF信号が第１図において
１で示される入力端子に供給される。入力端子１を介し
て再生RF信号がハイパスフィルタ２及びローパスフィル
タ５に供給される。ハイパスフィルタ２において、再生
されたFFM変調輝度信号が分離されると共に、ローパス
フィルタ５において、再生されたFM変調線順次化色信号
が分離される。
ハイパスフィルタ２の出力として得られるFM変調輝度
信号がFM復調回路３に供給され、FM復調回路３において
FM復調がなされ、輝度信号とされ、この輝度信号がスキ
ュー補正回路４に供給される。
信号がFM復調回路３に供給され、FM復調回路３において
FM復調がなされ、輝度信号とされ、この輝度信号がスキ
ュー補正回路４に供給される。
スキュー補正回路４は、フィールド記録された磁気デ
ィスクを再生する時において発生する1/2水平周期のジ
ャンプを補正するもので、このスキュー補正回路４は、
CCD遅延回路とスイッチ回路とにより構成される。スキ
ュー補正回路４を介された輝度信号が同期分離回路11に
供給されると共に、カラーエンコーダ９に供給される。
同期分離回路11において輝度信号中の水平同期信号が分
離され、水平同期信号に基づいてタイミング信号が形成
され、このタイミング信号がID検出回路12に供給され
る。
ィスクを再生する時において発生する1/2水平周期のジ
ャンプを補正するもので、このスキュー補正回路４は、
CCD遅延回路とスイッチ回路とにより構成される。スキ
ュー補正回路４を介された輝度信号が同期分離回路11に
供給されると共に、カラーエンコーダ９に供給される。
同期分離回路11において輝度信号中の水平同期信号が分
離され、水平同期信号に基づいてタイミング信号が形成
され、このタイミング信号がID検出回路12に供給され
る。
また、ローパスフィルタ５の出力として得られるFM変
調線順次化色信号がFM復調回路６に供給され、FM復調回
路６においてFM復調がなされ、線順次化色信号とされ
る。この線順次化色信号がスキュー補正回路７に供給さ
れる。スキュー補正回路７は、輝度再生系のスキュー補
正回路４と同一の構成とされ、フィールド記録された磁
気ディスクを再生する時において発生する1/2水平周期
のジャンプを補正するもので、スキュー補正回路７を介
された線順次化色信号が逆線順次化回路８に供給される
と共に、ID検出回路12に供給される。
調線順次化色信号がFM復調回路６に供給され、FM復調回
路６においてFM復調がなされ、線順次化色信号とされ
る。この線順次化色信号がスキュー補正回路７に供給さ
れる。スキュー補正回路７は、輝度再生系のスキュー補
正回路４と同一の構成とされ、フィールド記録された磁
気ディスクを再生する時において発生する1/2水平周期
のジャンプを補正するもので、スキュー補正回路７を介
された線順次化色信号が逆線順次化回路８に供給される
と共に、ID検出回路12に供給される。
ID検出回路12において線順次化色信号が同期分離回路
11からのタイミング信号でサンプルホールドされて線順
次化色信号のペデスタルのDCレベルが検出される。線順
次化色信号のペデスタルのDCレベルの検出出力が（Ｒ−
Ｙ）信号が存在する水平周期と（Ｂ−Ｙ）信号が存在す
る水平周期とを識別するID信号とされ、ID信号が逆線順
次次化回路８に供給される。
11からのタイミング信号でサンプルホールドされて線順
次化色信号のペデスタルのDCレベルが検出される。線順
次化色信号のペデスタルのDCレベルの検出出力が（Ｒ−
Ｙ）信号が存在する水平周期と（Ｂ−Ｙ）信号が存在す
る水平周期とを識別するID信号とされ、ID信号が逆線順
次次化回路８に供給される。
逆線順次化回路８においてID信号に基づいて線順次化
色信号が同時化される。つまり、線順次化色信号の2n水
平周期及び（2n＋２）水平周期に存在する（Ｒ−Ｙ）信
号が加算されて1/2とされることにより（2n＋１）水平
周期において切落した（Ｒ−Ｙ）信号が擬似的に形成さ
れると共に、（2n＋１）水平周期及び（2n＋３）水平周
期に存在する（Ｂ−Ｙ）信号が加算されて1/2とされる
ことにより（2n＋２）水平周期において切落した（Ｂ−
Ｙ）信号が擬似的に形成される。これら擬似的に形成さ
れた（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号と１水平周期遅
延された線順次化色信号とをID信号のタイミングでもっ
て選択的に出力することにより同時化がなされる。逆線
順次化回路８から（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号が
カラーエンコーダ９に供給される。
色信号が同時化される。つまり、線順次化色信号の2n水
平周期及び（2n＋２）水平周期に存在する（Ｒ−Ｙ）信
号が加算されて1/2とされることにより（2n＋１）水平
周期において切落した（Ｒ−Ｙ）信号が擬似的に形成さ
れると共に、（2n＋１）水平周期及び（2n＋３）水平周
期に存在する（Ｂ−Ｙ）信号が加算されて1/2とされる
ことにより（2n＋２）水平周期において切落した（Ｂ−
Ｙ）信号が擬似的に形成される。これら擬似的に形成さ
れた（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号と１水平周期遅
延された線順次化色信号とをID信号のタイミングでもっ
て選択的に出力することにより同時化がなされる。逆線
順次化回路８から（Ｒ−Ｙ）信号及び（Ｂ−Ｙ）信号が
カラーエンコーダ９に供給される。
カラーエンコーダ９において、（Ｒ−Ｙ）信号と（Ｂ
−Ｙ）信号とが直交二相変調されて輝度信号に重畳さ
れ、コンポジットのカラー映像信号とされる。カラーエ
ンコーダ９の出力が出力端子10から取り出され、図示せ
ずも出力端子10に接続されるモニターに供給される。
−Ｙ）信号とが直交二相変調されて輝度信号に重畳さ
れ、コンポジットのカラー映像信号とされる。カラーエ
ンコーダ９の出力が出力端子10から取り出され、図示せ
ずも出力端子10に接続されるモニターに供給される。
第２図に前述したスキュー補正回路４及び７の構成を
示す。第２図において22で示されるのが1/2水平周期の
遅延量を有するCCD遅延回路である。また、23及び24で
示されるのが数ビットの補正用のCCD遅延回路で同一の
遅延量を有し、CCD遅延回路22と補正用のCCD遅延回路23
とが縦続接続されている。これらのCCD遅延回路22,23,2
4は、共通基板上にIC化されている。
示す。第２図において22で示されるのが1/2水平周期の
遅延量を有するCCD遅延回路である。また、23及び24で
示されるのが数ビットの補正用のCCD遅延回路で同一の
遅延量を有し、CCD遅延回路22と補正用のCCD遅延回路23
とが縦続接続されている。これらのCCD遅延回路22,23,2
4は、共通基板上にIC化されている。
第２図において21で示される端子には、輝度信号或い
は線順次化色信号が供給される。端子21からの入力信号
がスイッチ回路26の一方の入力端子26aに供給されると
共に、CCD遅延回路22の入力端子及びCCD遅延回路24の入
力端子に供給される。
は線順次化色信号が供給される。端子21からの入力信号
がスイッチ回路26の一方の入力端子26aに供給されると
共に、CCD遅延回路22の入力端子及びCCD遅延回路24の入
力端子に供給される。
CCD遅延回路22に供給された入力信号が基準クロック
のタイミングで順次転送され、CCD遅延回路23の最終段
からの出力がスイッチ回路25の一方の入力端子25aに供
給される。また、CCD遅延回路24に供給された入力信号
が基準クロックのタイミンで順次転送され、CCD遅延回
路24の最終段からの出力がスイッチ回路25の他方の入力
端子25bに供給される。
のタイミングで順次転送され、CCD遅延回路23の最終段
からの出力がスイッチ回路25の一方の入力端子25aに供
給される。また、CCD遅延回路24に供給された入力信号
が基準クロックのタイミンで順次転送され、CCD遅延回
路24の最終段からの出力がスイッチ回路25の他方の入力
端子25bに供給される。
スイッチ回路25には端子28からフィールド周期でレベ
ルが反転する制御信号が供給され、この制御信号に基づ
いてスイッチ回路25が切替えられる。例えば、制御信号
がハイレベルとされる区間においては、スイッチ回路25
の一方の入力端子25aと出力端子とが接続され、制御信
号がローレベルとされる区間においては、スイッチ回路
25の他方の入力端子25bと出力端子とが接続される。ス
イッチ回路25を介された遅延出力がスイッチ回路26の他
方の入力端子26bに供給される。
ルが反転する制御信号が供給され、この制御信号に基づ
いてスイッチ回路25が切替えられる。例えば、制御信号
がハイレベルとされる区間においては、スイッチ回路25
の一方の入力端子25aと出力端子とが接続され、制御信
号がローレベルとされる区間においては、スイッチ回路
25の他方の入力端子25bと出力端子とが接続される。ス
イッチ回路25を介された遅延出力がスイッチ回路26の他
方の入力端子26bに供給される。
スイッチ回路26には、端子29から制御信号が供給さ
れ、この制御信号に基づいてスイッチ回路26が切替えら
れる。例えば、フレーム記録された磁気ディスクを再生
する場合には、制御信号がハイレベルとされ、スイッチ
回路26の一方の入力端子26aと出力端子とが接続され
る。また、フィールド記録された磁気ディスクを再生す
る場合には、制御信号がローレベルとされ、スイッチ回
路26の他方の入力端子26bと出力端子とが接続される。
スイッチ回路26の出力が端子27を介して出力される。
れ、この制御信号に基づいてスイッチ回路26が切替えら
れる。例えば、フレーム記録された磁気ディスクを再生
する場合には、制御信号がハイレベルとされ、スイッチ
回路26の一方の入力端子26aと出力端子とが接続され
る。また、フィールド記録された磁気ディスクを再生す
る場合には、制御信号がローレベルとされ、スイッチ回
路26の他方の入力端子26bと出力端子とが接続される。
スイッチ回路26の出力が端子27を介して出力される。
この発明では、1/2水平周期のジャンプを補正するCCD
遅延回路に数ビットの補正用のCCD遅延回路が付加され
ると共に、スルー側の信号路中に遅延側に付加したCCD
遅延回路と同一ビットの補正用のCCD遅延回路が挿入さ
れる。このため、温度特性等により出力レベルが変動し
た場合には、両者ともに同じように変動し、レベル差が
発生せずフリッカが防止される。尚、この発明において
は、数ビットの補正用のCCD遅延回路が用いられるがCCD
遅延回路の場合においては最終出力段の部分が最も温度
に影響を受け易いため、数ビットのCCD遅延回路で十分
に温度特性による変動を相殺することができる。
遅延回路に数ビットの補正用のCCD遅延回路が付加され
ると共に、スルー側の信号路中に遅延側に付加したCCD
遅延回路と同一ビットの補正用のCCD遅延回路が挿入さ
れる。このため、温度特性等により出力レベルが変動し
た場合には、両者ともに同じように変動し、レベル差が
発生せずフリッカが防止される。尚、この発明において
は、数ビットの補正用のCCD遅延回路が用いられるがCCD
遅延回路の場合においては最終出力段の部分が最も温度
に影響を受け易いため、数ビットのCCD遅延回路で十分
に温度特性による変動を相殺することができる。
また、この発明では1/2水平周期の遅延量を生じさせ
る信号路とスルー側の信号路との両者にCCD遅延回路が
挿入されるので、両者の周波数特性を略々等しくできる
利点がある。
る信号路とスルー側の信号路との両者にCCD遅延回路が
挿入されるので、両者の周波数特性を略々等しくできる
利点がある。
第１図はこの発明が適用される電子スチールカメラの再
生系のブロック図、第２図はこの発明の一実施例のブロ
ック図である。 図面における主要な符号の説明 4,7:スキュー補正回路、22:CCD遅延回路、23,24:補正用
のCCD遅延回路、25,26:スイッチ回路。
生系のブロック図、第２図はこの発明の一実施例のブロ
ック図である。 図面における主要な符号の説明 4,7:スキュー補正回路、22:CCD遅延回路、23,24:補正用
のCCD遅延回路、25,26:スイッチ回路。
Claims (1)
- 【請求項１】CCD遅延回路とスイッチ回路とを有し、上
記スイッチ回路により上記CCD遅延回路を介された第１
の信号と、上記CCD遅延回路を介されない第２の信号と
を選択的に出力するようにした遅延処理回路において、 上記CCD遅延回路の出力側に接続された数ビットの第１
の補正用CCD遅延回路と、 上記第２の信号路中に挿入された上記第１の補正用CCD
遅延回路と等しいビット数の第２の補正用CCD遅延回路
と、 上記第１の補正用CCD遅延回路及び上記第２の補正用CCD
遅延回路が上記CCD遅延回路と共通基板上にIC化され、 上記第１の信号路と上記第２の信号路との遅延量の差が
ビデオ信号の1/2水平周期に選定されたこと を特徴とする遅延処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180857A JP2508508B2 (ja) | 1986-07-31 | 1986-07-31 | 遅延処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180857A JP2508508B2 (ja) | 1986-07-31 | 1986-07-31 | 遅延処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6337791A JPS6337791A (ja) | 1988-02-18 |
| JP2508508B2 true JP2508508B2 (ja) | 1996-06-19 |
Family
ID=16090568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180857A Expired - Fee Related JP2508508B2 (ja) | 1986-07-31 | 1986-07-31 | 遅延処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2508508B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60126980A (ja) * | 1983-12-13 | 1985-07-06 | Fuji Photo Film Co Ltd | フイ−ルド信号・フレ−ム信号変換におけるフイ−ドバツク・クランプ回路 |
| JPS60247316A (ja) * | 1984-05-23 | 1985-12-07 | Hitachi Ltd | 電荷結合装置を用いたくし形フイルタ |
| JPS60260283A (ja) * | 1984-06-06 | 1985-12-23 | Pioneer Electronic Corp | くし形フイルタ |
-
1986
- 1986-07-31 JP JP61180857A patent/JP2508508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6337791A (ja) | 1988-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870003488Y1 (ko) | 잡음 저감 회로 | |
| US4825300A (en) | Magnetic video recording system and method with horizontal synchronization interval alignment | |
| JP2508508B2 (ja) | 遅延処理回路 | |
| JP2675817B2 (ja) | 画像信号処理装置 | |
| US5223943A (en) | Still-video signal playback apparatus with plural system demodulator and low pass filter selection and delay compensation | |
| JPS633595A (ja) | カラ−映像信号の再生装置 | |
| JPH02100494A (ja) | Ｆｍ変調映像信号の再生装置 | |
| JPH0434627Y2 (ja) | ||
| EP0540034A2 (en) | Semiconductor integrated circuit for image processing | |
| JPH0753343Y2 (ja) | Ｎｔｓｃ４．４３用くし型フイルタ | |
| JPH0147076B2 (ja) | ||
| JPS634791A (ja) | カラ−映像信号の再生装置 | |
| JPS60103792A (ja) | 色差信号識別装置 | |
| JPH0453156B2 (ja) | ||
| JPH0519877B2 (ja) | ||
| JPS61212972A (ja) | 静止画再生装置 | |
| JPH0636611B2 (ja) | 色差線順次方式で記録された信号の再生回路における線順次信号識別回路 | |
| JPS63191494A (ja) | 輝度信号の遅延回路 | |
| JPS61199271A (ja) | ビデオ信号再生装置 | |
| JPS61135289A (ja) | Ｐａｌ方式ビデオテ−プレコ−ダ | |
| JPS6229393A (ja) | 信号変換回路 | |
| JPH02246692A (ja) | 磁気記録再生装置における色ずれ補正回路 | |
| JPH0562509B2 (ja) | ||
| JPS63308492A (ja) | 記録再生装置の信号処理回路 | |
| JPS63250297A (ja) | 映像信号記録／再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |