JP2921968B2 - 比較器 - Google Patents
比較器Info
- Publication number
- JP2921968B2 JP2921968B2 JP2311278A JP31127890A JP2921968B2 JP 2921968 B2 JP2921968 B2 JP 2921968B2 JP 2311278 A JP2311278 A JP 2311278A JP 31127890 A JP31127890 A JP 31127890A JP 2921968 B2 JP2921968 B2 JP 2921968B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- input terminal
- current
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は比較器に関するものである。
［従来の技術］ 従来の比較器の回路の一例を第３図に示す。V3は基準
電圧源であり、I7は定電流源、Q21〜Q25はトランジス
タ、R1,R2は抵抗である。
電圧源であり、I7は定電流源、Q21〜Q25はトランジス
タ、R1,R2は抵抗である。
定電流源I7およびトランジスタQ21〜Q24で構成される
回路は簡単な比較器である。入力端子INおよび抵抗R2は
別の電子回路基板より線材、コネクタを介し、それぞれ
トランジスタQ21のベース、トランジスタQ25のベースに
接続される。
回路は簡単な比較器である。入力端子INおよび抵抗R2は
別の電子回路基板より線材、コネクタを介し、それぞれ
トランジスタQ21のベース、トランジスタQ25のベースに
接続される。
以下に第３図の動作について説明する。
入力端子INおよび抵抗R2がそれぞれ結合されている場
合、トランジスタQ25はOFF状態となり、通常の比較器と
して動作する。
合、トランジスタQ25はOFF状態となり、通常の比較器と
して動作する。
端子INおよび抵抗R2がそれぞれ未結合の状態にある場
合、比較器の出力は入力に高レベルが印加された状態の
出力となる。この状態において論理的に問題が生じる場
合、電源Vccより抵抗R1によって接続されたトランジス
タQ25を飽和状態にすることにより、トランジスタQ21の
ベース電位を低レベルに固定し論理を成立させるように
構成されている。
合、比較器の出力は入力に高レベルが印加された状態の
出力となる。この状態において論理的に問題が生じる場
合、電源Vccより抵抗R1によって接続されたトランジス
タQ25を飽和状態にすることにより、トランジスタQ21の
ベース電位を低レベルに固定し論理を成立させるように
構成されている。
［発明が解決しようとする課題］ しかしながら、上記従来例では次のような欠点があっ
た。
た。
（１）結合状態を把握する為に線材あるいはコネクタを
付加しなければならないため、コストアップにつなが
る。
付加しなければならないため、コストアップにつなが
る。
（２）比較器の入力用以外に結合状態を把握する為の線
材またはコネクタを必要とするため、両者それぞれの結
合状態の把握は不可能であり、個別の線材に対する断線
あるいはコネクタ破損には正常な動作をすることができ
なくなり、誤動作のおそれがある。
材またはコネクタを必要とするため、両者それぞれの結
合状態の把握は不可能であり、個別の線材に対する断線
あるいはコネクタ破損には正常な動作をすることができ
なくなり、誤動作のおそれがある。
本発明の目的は以上のような問題を解消した比較器を
提供することにある。
提供することにある。
［課題を解決するための手段］ 上記目的を達成するため本発明は、第１及び第２のト
ランジスタのエミッタが共通接続された差動トランジス
タを有し、前記差動トランジスタのうち前記第１のトラ
ンジスタのベースが入力端子に接続され、前記第１のト
ランジスタのベースに前記入力端子の電位を定めるため
の第１の制御回路が接続され、前記第２のトランジスタ
のベースに前記第１の制御回路と同一の回路からなる第
２の制御回路が接続された比較器であって、前記第１の
制御回路は、カレントミラー回路と前記カレントミラー
回路に定電流を供給する為の定電流源とを備え、その出
力側トランジスタとなる第３のトランジスタのコレクタ
に流し得る電流が前記第１のトランジスタのベース電流
よりも大きくなるように設定された回路であり、前記第
３のトランジスタのコレクタが前記第１のトランジスタ
のベースに接続され、前記第３のトランジスタのエミッ
タが所定の電位に保持されており、前記入力端子が高イ
ンピーダンス状態の時に、前記第３のトランジスタは飽
和状態となり、前記入力端子の電位を定めることを特徴
とする。
ランジスタのエミッタが共通接続された差動トランジス
タを有し、前記差動トランジスタのうち前記第１のトラ
ンジスタのベースが入力端子に接続され、前記第１のト
ランジスタのベースに前記入力端子の電位を定めるため
の第１の制御回路が接続され、前記第２のトランジスタ
のベースに前記第１の制御回路と同一の回路からなる第
２の制御回路が接続された比較器であって、前記第１の
制御回路は、カレントミラー回路と前記カレントミラー
回路に定電流を供給する為の定電流源とを備え、その出
力側トランジスタとなる第３のトランジスタのコレクタ
に流し得る電流が前記第１のトランジスタのベース電流
よりも大きくなるように設定された回路であり、前記第
３のトランジスタのコレクタが前記第１のトランジスタ
のベースに接続され、前記第３のトランジスタのエミッ
タが所定の電位に保持されており、前記入力端子が高イ
ンピーダンス状態の時に、前記第３のトランジスタは飽
和状態となり、前記入力端子の電位を定めることを特徴
とする。
［作用］ 本発明によれば、上記構成によって別途線材およびコ
ネクタを設けることなくハイインピーダンス入力状態を
検知することができる。
ネクタを設けることなくハイインピーダンス入力状態を
検知することができる。
［実施例］ 第１図は本発明の特徴をもっとも良く表わす回路構成
図であり、第１図において、V1は基準電圧源、I1〜I3は
定電流源、Q1〜Q10はトランジスタである。
図であり、第１図において、V1は基準電圧源、I1〜I3は
定電流源、Q1〜Q10はトランジスタである。
定電流源I2およびトランジスタQ4〜Q7で構成される回
路は比較器であり、トランジスタQ2,Q3およびトランジ
スタQ8,Q9はカレントミラー回路を構成する。また定電
流源I1およびトランジスタQ1,定電流源I3およびトラン
ジスタQ10はそのカレントミラー回路に定電流を供給す
る。
路は比較器であり、トランジスタQ2,Q3およびトランジ
スタQ8,Q9はカレントミラー回路を構成する。また定電
流源I1およびトランジスタQ1,定電流源I3およびトラン
ジスタQ10はそのカレントミラー回路に定電流を供給す
る。
ここで、トランジスタQ1,Q4,Q5,Q10は等しいPNPトラ
ンジスタとし、トランジスタQ2,Q3,Q8,Q9は等しいNPNト
ランジスタとする。また定電流源I1〜I3の関係はI1＝I
3,I1＞I2とする。
ンジスタとし、トランジスタQ2,Q3,Q8,Q9は等しいNPNト
ランジスタとする。また定電流源I1〜I3の関係はI1＝I
3,I1＞I2とする。
第１図の動作について以下に説明する。
トランジスタQ4のベースに接続される入力端子INに何
らかの入力が存在する場合、トランジスタQ3のコレクタ
はトランジスタQ1のベース電流と等価な電流をトランジ
スタQ4のベースおよび端子INより引き込む。この時には
通常の比較器として動作する。
らかの入力が存在する場合、トランジスタQ3のコレクタ
はトランジスタQ1のベース電流と等価な電流をトランジ
スタQ4のベースおよび端子INより引き込む。この時には
通常の比較器として動作する。
本実施例の場合に従来例で問題とされていた入力端子
INの未結合状態時の動作について説明する。入力端子IN
に何ら入力が存在しない場合、トランジスタQ3のコレク
タはトランジスタQ1のベース電流と等価な電流をすべて
トランジスタQ4のベースより引き込もうとする。ここで
定電流源I1,I2の関係をI1＞I2と設定している事から、
トランジスタQ1のベース電流＝トランジスタQ3のコレク
タ電流、トランジスタQ3のコレクタ電流＞トランジスタ
Q4のベース電流となり、トランジスタQ3は飽和状態とな
る。従ってトランジスタQ4のベース電位はトランジスタ
Q3のコレクターエミッタ間電圧により決定され、低レベ
ルに固定される。
INの未結合状態時の動作について説明する。入力端子IN
に何ら入力が存在しない場合、トランジスタQ3のコレク
タはトランジスタQ1のベース電流と等価な電流をすべて
トランジスタQ4のベースより引き込もうとする。ここで
定電流源I1,I2の関係をI1＞I2と設定している事から、
トランジスタQ1のベース電流＝トランジスタQ3のコレク
タ電流、トランジスタQ3のコレクタ電流＞トランジスタ
Q4のベース電流となり、トランジスタQ3は飽和状態とな
る。従ってトランジスタQ4のベース電位はトランジスタ
Q3のコレクターエミッタ間電圧により決定され、低レベ
ルに固定される。
第２図は本発明における他の実施例を表わす回路構成
図であり、第２図において、V2は基準電圧源、I4〜I6は
定電流源、Q11〜Q20はトランジスタである。
図であり、第２図において、V2は基準電圧源、I4〜I6は
定電流源、Q11〜Q20はトランジスタである。
定電流源I5およびトランジスタQ14〜Q17で構成される
回路は比較器であり、トランジスタQ12,Q13およびトラ
ンジスタQ18,Q19はカレントミラー回路を構成する。ま
た定電流源I4およびトランジスタQ11,定電流源I6および
トランジスタQ20はそのカレントミラー回路に供給され
る定電流源である。
回路は比較器であり、トランジスタQ12,Q13およびトラ
ンジスタQ18,Q19はカレントミラー回路を構成する。ま
た定電流源I4およびトランジスタQ11,定電流源I6および
トランジスタQ20はそのカレントミラー回路に供給され
る定電流源である。
ここでトランジスタQ11,Q14,Q15,Q20は等しいNPNトラ
ンジスタとし、トランジスタQ12,Q13,Q18,Q19は等しいP
NPトランジスタとする。また定電流源I4〜I6の関係はI4
＝I6,I4＞I5とする。
ンジスタとし、トランジスタQ12,Q13,Q18,Q19は等しいP
NPトランジスタとする。また定電流源I4〜I6の関係はI4
＝I6,I4＞I5とする。
第２図の動作について以下に説明する。
トランジスタQ14のベースに接続される入力端子INに
何らかの入力が存在する場合、トランジスタQ13のコレ
クタはトランジスタQ11のベース電流と等価な電流をト
ランジスタQ14のベースおよび端子INに供給する。この
時には、通常の比較器として動作する。
何らかの入力が存在する場合、トランジスタQ13のコレ
クタはトランジスタQ11のベース電流と等価な電流をト
ランジスタQ14のベースおよび端子INに供給する。この
時には、通常の比較器として動作する。
従来例で問題とされていた入力端子INに何ら入力が存
在しない場合、トランジスタQ13のコレクタはトランジ
スタQ11のベース電流と等価な電流をすべてトランジス
タQ14のベースに供給しようとする。ここで定電流源I4,
I5の関係をI4＞I5と設定している事から、トランジスタ
Q11のベース電流＝トランジスタQ3のコレクタ電流、ト
ランジスタQ3のコレクタ電流＞トランジスタQ14のベー
ス電流となり、トランジスタQ13は飽和状態となる。従
ってトランジスタQ14のベース電位はトランジスタ013の
コレクタ・エミッタ間電圧により決定され、高レベルに
固定される。
在しない場合、トランジスタQ13のコレクタはトランジ
スタQ11のベース電流と等価な電流をすべてトランジス
タQ14のベースに供給しようとする。ここで定電流源I4,
I5の関係をI4＞I5と設定している事から、トランジスタ
Q11のベース電流＝トランジスタQ3のコレクタ電流、ト
ランジスタQ3のコレクタ電流＞トランジスタQ14のベー
ス電流となり、トランジスタQ13は飽和状態となる。従
ってトランジスタQ14のベース電位はトランジスタ013の
コレクタ・エミッタ間電圧により決定され、高レベルに
固定される。
［発明の効果］ 以上説明したように、本発明によれば別途線材および
コネクタを必要としない為コストを上げることなく確実
な入力未結合状態を把握することができる。
コネクタを必要としない為コストを上げることなく確実
な入力未結合状態を把握することができる。
第１図は本発明の実施例にかかる比較器の回路図、 第２図は本発明の他の実施例にかかる比較器の回路図、 第３図は従来の比較器の回路図である。 V1〜V3……基準電圧源、I1〜I7……定電流源、Q1〜Q25
……トランジスタ、R1,R2……抵抗。
……トランジスタ、R1,R2……抵抗。
Claims (2)
- 【請求項１】第１及び第２のトランジスタのエミッタが
共通接続された差動トランジスタを有し、前記差動トラ
ンジスタのうち前記第１のトランジスタのベースが入力
端子に接続され、 前記第１のトランジスタのベースに前記入力端子の電位
を定めるための第１の制御回路が接続され、 前記第２のトランジスタのベースに前記第１の制御回路
と同一の回路からなる第２の制御回路が接続された比較
器であって、 前記第１の制御回路は、カレントミラー回路と前記カレ
ントミラー回路に定電流を供給する為の定電流源とを備
え、その出力側トランジスタとなる第３のトランジスタ
のコレクタに流し得る電流が前記第１のトランジスタの
ベース電流よりも大きくなるように設定された回路であ
り、 前記第３のトランジスタのコレクタが前記第１のトラン
ジスタのベースに接続され、前記第３のトランジスタの
エミッタが所定の電位に保持されており、 前記入力端子が高インピーダンス状態の時に、前記第３
のトランジスタは飽和状態となり、前記入力端子の電位
を定めることを特徴とする比較器。 - 【請求項２】前記第１の制御回路は、前記第３のトラン
ジスタにベース同士が接続された第４のトランジスタ
と、前記第４のトランジスタのコレクタにベースが接続
され前記定電流源にエミッタが接続された第５のトラン
ジスタと、を有することを特徴とする請求項１記載の比
較器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311278A JP2921968B2 (ja) | 1990-11-19 | 1990-11-19 | 比較器 |
| EP91119630A EP0486985B1 (en) | 1990-11-19 | 1991-11-18 | Comparator |
| US07/793,521 US5313115A (en) | 1990-11-19 | 1991-11-18 | Comparator |
| DE69124926T DE69124926T2 (de) | 1990-11-19 | 1991-11-18 | Komparator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311278A JP2921968B2 (ja) | 1990-11-19 | 1990-11-19 | 比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04183018A JPH04183018A (ja) | 1992-06-30 |
| JP2921968B2 true JP2921968B2 (ja) | 1999-07-19 |
Family
ID=18015210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311278A Expired - Lifetime JP2921968B2 (ja) | 1990-11-19 | 1990-11-19 | 比較器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5313115A (ja) |
| EP (1) | EP0486985B1 (ja) |
| JP (1) | JP2921968B2 (ja) |
| DE (1) | DE69124926T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7523904B2 (ja) | 2019-12-27 | 2024-07-29 | キヤノン株式会社 | 検査装置および半導体装置の製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3942044A (en) * | 1974-03-08 | 1976-03-02 | U.S. Philips Corporation | Interface receiver |
| JPS50156348A (ja) * | 1974-06-04 | 1975-12-17 | ||
| UST957008I4 (en) * | 1976-04-12 | 1977-04-05 | Rca Corporation | Switching circuit with accurate current threshold |
| DE2944657C2 (de) * | 1979-11-06 | 1985-02-14 | Robert Bosch Gmbh, 7000 Stuttgart | Komparatorschaltung |
| DE3582620D1 (de) * | 1984-07-27 | 1991-05-29 | Omron Tateisi Electronics Co | Einschalt-ruecksetzschaltung fuer einen beruehrungslosen schalter. |
| JPH0720205B2 (ja) * | 1985-02-28 | 1995-03-06 | キヤノン株式会社 | 同期分離回路 |
| JP2779411B2 (ja) * | 1985-03-01 | 1998-07-23 | キヤノン株式会社 | スイツチング装置 |
| US4871926A (en) * | 1988-09-06 | 1989-10-03 | Motorola, Inc. | Low power, three state power up circuit |
-
1990
- 1990-11-19 JP JP2311278A patent/JP2921968B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-18 US US07/793,521 patent/US5313115A/en not_active Expired - Lifetime
- 1991-11-18 DE DE69124926T patent/DE69124926T2/de not_active Expired - Lifetime
- 1991-11-18 EP EP91119630A patent/EP0486985B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69124926D1 (de) | 1997-04-10 |
| EP0486985B1 (en) | 1997-03-05 |
| EP0486985A3 (en) | 1992-09-09 |
| JPH04183018A (ja) | 1992-06-30 |
| EP0486985A2 (en) | 1992-05-27 |
| US5313115A (en) | 1994-05-17 |
| DE69124926T2 (de) | 1997-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4963772A (en) | Metastable-immune flip-flop arrangement | |
| JP2921968B2 (ja) | 比較器 | |
| JPH0546571B2 (ja) | ||
| JPS6364084B2 (ja) | ||
| US4801825A (en) | Three level state logic circuit having improved high voltage to high output impedance transition | |
| JP3466717B2 (ja) | ラインドライバ‐スイッチング段 | |
| US4565959A (en) | Current supply circuit with redundant back-up current source | |
| JP2660027B2 (ja) | 集積回路のバイアス供給回路 | |
| JP2615890B2 (ja) | 制御機器の入力装置 | |
| US5440253A (en) | Semiconductor integrated comparator circuit | |
| JPH0145242B2 (ja) | ||
| US3790822A (en) | Circuit arrangement for the interruption-free switch-over from an operating current supply apparatus to a standby current supply apparatus | |
| KR100601254B1 (ko) | 쇼트 방지기능을 갖는 레귤레이터 장치 | |
| JPH06209237A (ja) | 記憶セル | |
| JPS6220586B2 (ja) | ||
| JPH071890Y2 (ja) | Ａｖコントロ−ル信号出力端子付映像機器 | |
| JPH03268120A (ja) | コンピュータの入出力装置 | |
| JPH1094165A (ja) | 電流保護回路およびそれを用いたインタフェース装置 | |
| JPH03182116A (ja) | スイッチング回路 | |
| JPH07106936A (ja) | 信号切替装置 | |
| JPH04309009A (ja) | データ保持ラッチ回路 | |
| JPH0431444B2 (ja) | ||
| JPH07261890A (ja) | アクティブターミネータ | |
| JPS5859295U (ja) | スピ−カの自動切換の制御電流低減回路 | |
| JPS62185408A (ja) | パルス出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |