JPS62185408A - パルス出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はパルス出力回路に係り、出力パルスの波高値を
所定の値に設定して出力する回路に関する。

従来の技術 第２図はパルス信号処理に用いられる従来のパルス出力
回路の一例の回路図を示す。同図において、入力端子１
は抵抗Ｒ＋３を介してトランジスタＱ１３のベースに接
続されており、トランジスタＱＩ３のエミッタは接地さ
れており、そのコレクタは抵抗Ｒ＋４を介して基準電圧
源端子６（電圧ＶｃＣ）に接続されている。トランジス
タＱＩ３、抵抗ＲＩ３、Ｒ１４にて反転増幅回路が構成
されている。

トランジスタＱＩ４のベースは前記反転増幅回路の出力
であるトランジスタＱ１３のコレクタに接続されており
、そのエミッタは抵抗Ｒ＋ｓを介して接地されていると
共に、出力端子２に接続されており、そのコレクタは基
準電圧源端子６に接続されている。トランジスタＱＩ４
、抵抗Ｒ＋ｓにてエミッタホロワ回路が構成されている
。

第２図において、入力端子１に印加されたパルス信号は
トランジスタＱ＋３にて反転されて］・ランジスタＱＩ
４に印加され、トランジスタＱＩ４のエミッタつまり出
力端子２より取出される。

ここで、入力端子１に印加される入力パルス信号のＨレ
ベルはトランジスタＱＩ３を導通させるのに十分な値で
あるどする。先ずこの入力パルス信号がＬレベルの時、
トランジスタＱ１３は′！Ｍｌ！Ｆｉ状態であり、トラ
ンジスタＱＩ３のコレクタ電圧ＶＭは基準電圧Ｖｃｃに
略等しいＨレベル電圧となる。

一方、入ツノパルス信号がＨレベルの時、トランジスタ
ＱＩ３は導通し、抵抗Ｒ１４に電流が流れてトランジス
タＱＩ３のコレクタ電圧ＶＩ４が低下する。このコレク
タ電圧ＶｕはトランジスタＱ＋ａの飽和時のエミッタ・
コレクタ間電圧に等しく略接地電圧となる。

トランジスタＱＩ３のコレクタ電圧はトランジスタロ１
４．抵抗Ｒ＋ｓによるエミッタホロワ回路においてトラ
ンジスタＱ１４のベース・エミッタ問電圧ＶＢＥＩ４分
レベルシフトされ、出力端子２より取出される。出力パ
ルス信号がＨレベル（入力パルス信号がＬレベル）の時
、トランジスタＱＩ４に流れるベース電流ｌ８１４を８
ｒＩｉに入れると、出力端子２の電圧■ｏＨは、 ＶｏＨ＝Ｖｃｃ−Ｖ８Ｅ１４−ＩＢ１４ＲＩ４　　（１
）となり、一方、出力パルス信号がＬレベル（入力パル
ス信号が１」レベル）の時、出力端子２の電圧ＶＯＬは
、 ＶＯＬ＝Ｏ■ となる。このように、入力端子１に入来したパルス信号
は出力端子２より反転増幅されて取出される。

発明が解決しようとする問題点 上記従来回路は、出力パルス信号のＩ」レベルの電圧値
■ｏＨ即ち波高値は前記（１）式に示す如く、基準電圧
ＶｃｃからトランジスタＱ１４のベース・エミッタ間電
圧ＶＢＥ１４と抵抗１で１４を流れるトランジスタＱＩ
４のベース電流ｌ８１４により生じる電圧１［３１４Ｒ
Ｉ４とを減じた値である。然るに、一般に、トランジス
タのベース・エミッタ間電圧及びベース電流は温度変動
に左右され、このため、上記従来回路では出力パルス信
号の波高値は温度変動に左右され、出力パルス信号を安
定に得られない問題点があった。

本発明は、トランジスタのベース・エミッタ間電圧及び
ベース電流の温度特性を補償し、温度変動に左右されな
い波高値をもつ出力パルス信号を安定に得ることができ
るパルス出力回路を提供することを目的とする 問題点を解決するための手段 第１図中、３は正入力端子に基準直流電圧を印加される
演算増幅器、トランジスタＱ１は演算増幅器３の負入力
端子にエミッタ出力を印加するエミッタホロワ回路、ト
ランジスタＱ２はベース入力に演算増幅器３の出力を供
給されそのエミッタに第１の抵抗Ｒ１を介してトランジ
スタＱ１の入力端子を接続されると共に、そのエミッタ
に第２の抵抗Ｒ４を介して出力パルス信号を取出すエミ
ッタホロワ回路の入力端子を接続されたエミッタホロワ
回路であり、第１、第２の抵抗Ｒ＋　、Ｒ４の抵抗値を
等しく設定し、かつ、上記トランジスタＱ＋及び出力パ
ルス信号を取出すエミッタホロワ回路を構成するトラン
ジスタＱ４の各エミッタ′Ｆｉ流を等しく設定する。

作用 演算増幅器３、トランジスタＱ＋　、０２等の動作、及
び抵抗Ｒ＋　、Ｒ４の抵抗値、トランジスタＱ＋　、Ｑ
４のエミッタ電流を等しく設定することにより、トラン
ジスタのベース・エミッタ間電圧及びベース電流のＳＤ
Ｉ特性を補償し、温度変動に左右されない波高値を持つ
出力パルス信号を得る。

実施例 第１図は本発明回路の一実施例の回路図を示し、同図中
、第２図と同一部分には同一番号を付す。

同図において、トランジスタＱ３のベース抵抗Ｒ３を介
して入力端子１に接続され、そのエミツ夕は接地されて
おり、そのコレクタはトランジスタＱ４のベース及び抵
抗Ｒ４に接続されている。

トランジスタＱ３、抵抗Ｒ３、Ｒ４にて反転増幅回路が
構成されている。トランジスタＱ４のコレクタは基準電
源端子６に接続され、そのエミッタは抵抗Ｒ５を介して
接地されていると共に出力端子２に接続されている。ト
ランジスタＱ４、抵抗Ｒ５にてエミッタホロワ回路が構
成されている。

３は演算増幅器で、その正入力端子は基準直流電圧Ｖｏ
を供給する定電圧ｍ４に接続されており、その負入力端
子はトランジスタＱ１のエミッタに接続されていると共
に抵抗Ｒ２を介して接地されており、その出力端子はエ
ミッタホロワ回路を構成するトランジスタＱ２のベース
に接続されている。演算増幅器３の出力端子がトランジ
スタＱ２、抵抗Ｒ１、トランジスタＱ１を介してその負
入力端子に接続されることで帰還回路が構成されている
。５は定電流源で、その一端は接地されている一方、そ
の他端は抵抗Ｒ１を介してトランジスタＱ１のベースに
接続されていると共に、トランジスタＱ２のエミッタ及
び抵抗Ｒ４を介してトランジスタＱ３のコレクタに接続
されている。トランジスタＱ１のコレクタ及びトランジ
スタＱ２の］レクタは基準電源端子６に接続されている
。

ここで、従来回路と同様に入力端子１に印加される入力
パルス、信号のＨレベルはトランジスタＱ３を導通させ
るのに充分な値であるとする。従来回路と同様に、先ず
、この入力パルス信号がＬレベルの時、トランジスタＱ
３は遮断状態であり、トランジスタＱ３のコレクタ電圧
■４はトランジスタＱ２のエミッタ電圧■２に略等しい
Ｈレベル電圧となる。一方、入力パルス信号がＨレベル
の時、トランジスタＱ３は導通し、抵抗Ｒ４に電流が流
れてトランジスタＱ３のコレクタ電圧■４が低下する。

このコレクタ電圧■４はトランジスタＱ３の飽和時のエ
ミッタ・コレクタ間電圧に等しく略接地電圧となる。

トランジスタＱ３のコレクタ電圧はトランジスタＱ４、
抵抗Ｒｓによるエミッタホロワ回路においてトランジス
タＱ４のベース・エミッタ間電圧Ｖ８Ｅ４分レベルシフ
トされ、出力端子２より取出される。

ここで、演算増幅１３の出力はトランジスタＱ２、抵抗
Ｒ＋、トランジスタＱ１を介してその負入力端子に帰還
されるので、周知の如く、演算増幅器３の２つの入力端
子の電位は同電位となり、これにより、トランジスタＱ
＋のエミッタは定電圧源４の基準直流電圧ｖ６に等しく
なる。従って、トランジスタＱ２のエミッタ電圧■２は
、トランジスタＱ１のベース・エミッタ間電圧をＶａビ
１、抵抗Ｒ１に流れるベース電流をＩａ＋　とすると、
Ｖ２＝ＶＢ＋ＶＢＥＩ＋ＩＢＩＲＩ　　　　　Ｃ３）と
なる。

ところで、入力パルス信号がＬレベル（トランジスタＱ
３が遮断状Ｂ）の時、出力端子２より取出されるＨレベ
ルの出力パルス信号の電圧ＶｏＨは、トランジスタＱ４
のベース・エミッタ間電圧・をＶｏｅａ、抵抗Ｒ４に流
れるベース電流を１ｏ４とすると、 Ｖｏ　Ｈ＝Ｖｚ−ＶＢε４−１８４Ｒ４（４）となる。

４）式に０式を代入して整理すると、Ｖｏ　Ｈ−Ｖａ　
＋　（Ｖｏｅａ−Ｖｅε４）＋（Ｉｅ　＋　Ｒ＋　−１
８４Ｒ４）　　　■となる。そこで、トランジスタＱ１
及びＱ４において、夫々のエミッタ電流が等しくなるよ
うに、又、抵抗Ｒ＋　、Ｒ４の夫々の抵抗値を等しく設
定すれば、 Ｖ８ε１＝■８ε４６） Ｉｓ　＋　Ｒ＋　−Ｉｅ４　Ｒ４Ｇ’）となる。６）式
、の式を０式に代入すれば、入力パルス信号ヒレベル時
の出ツノ端子２の電圧Ｖｏ＋は、Ｖｏ　Ｈ＝Ｖｅ となり、定電圧源４の基準直流電圧Ｖａと等しくなる。

このように、出力端子２の電圧ＶＯＨにはトランジスタ
のベース・エミッタ問電圧及びベース電流に関する項が
含まれないので、温度変動等に左右されることはなく、
安定に取出し得る。

一方、入力パルス信号がＨレベル（トランジスタＱ３が
導通状態）の時、出力端子２に取出されるパルス信号の
電圧ＶＯＬは、 ＶｏＬ＝０ である。

発明の効果 本発明回路によれば、トランジスタのベース・エミッタ
間電圧及びベース電流の温度特性を補償して出力パルス
信号のＨレベル電圧（波高値）を基準直流電圧に等しく
しているため、温度変動に左右されない波高値を持つ出
力パルス信号を安定に得ることができ、従来回路に比し
て信頼性を向上し得る等の特長を有する。

【図面の簡単な説明】

第１図は本発明回路の一実施例の回路図、第２図は従来
回路の一例の回路図である。 １・・・入力端子、２・・・出力端子、３・・・演算増
幅器、４・・・定電圧源、５・・・定電流源、６・・・
基準電圧源端子、０１〜Ｑ４・・・トランジスタ、Ｒ＋
〜Ｒ５・・・抵抗。 第璽図 第２図

Claims (1)

【特許請求の範囲】
1. ベースに供給される入力パルス信号を反転してそのコレ
   クタより取出すエミッタ接地のトランジスタと、ベース
   に該トランジスタのコレクタ出力を供給されてそのエミ
   ッタより出力パルス信号を取出す第１のエミッタホロワ
   回路とを設けられたパルス出力回路において、正入力端
   子に基準直流電圧を印加される演算増幅器と、該演算増
   幅器の負入力端子にエミッタ出力を印加する第２のエミ
   ッタホロワ回路と、ベース入力に該演算増幅器の出力を
   供給されそのエミッタに第１の抵抗を介して該第２のエ
   ミッタホロワ回路の入力端子を接続されると共に、その
   エミッタに第２の抵抗を介して上記第１のエミッタホロ
   ワ回路の入力端子を接続された第３のエミッタホロワ回
   路とを更に設けてなり、上記第１、第２の抵抗の抵抗値
   を等しく設定し、かつ、上記第１、第２のエミッタホロ
   ワ回路を構成する各々のトランジスタのエミッタ電流を
   等しく設定したことを特徴とするパルス出力回路。