JPH03182116A - スイッチング回路 - Google Patents

スイッチング回路

Info

Publication number
JPH03182116A
JPH03182116A JP32112289A JP32112289A JPH03182116A JP H03182116 A JPH03182116 A JP H03182116A JP 32112289 A JP32112289 A JP 32112289A JP 32112289 A JP32112289 A JP 32112289A JP H03182116 A JPH03182116 A JP H03182116A
Authority
JP
Japan
Prior art keywords
transistors
emitters
constant current
switching circuit
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32112289A
Other languages
English (en)
Inventor
Kenta Tanaka
謙太 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP32112289A priority Critical patent/JPH03182116A/ja
Publication of JPH03182116A publication Critical patent/JPH03182116A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号のような高周波信号の切換えに使用
して好適なスイッチング回路に関する。
〔発明の概要〕
本発明は、映像信号のような高周波信号の切換えに使用
して好適なスイッチング回路において、トランジスタの
エミッタどうしの接続によりスイッチング回路を槽底す
ると共に、所定の制御信号が抵抗を介してこのトランジ
スタのベース側に供給されるようにし、回路の信頼性を
向上させたものである。
〔従来の技術〕
従来、映像信号のような高周波信号の切換えを行うスイ
ッチング回路をIC内に構成する場合、第2図に示すも
のが使用されている。即ち、第2図において、(11〉
及び(21)は第1及び第2の高周波信号入力端子を示
し、この第1及び第2の高周波信号入力端子(11)及
び(21)に供給される信号を、NPN型の第1及び第
2のトランジスタ(12〉及び(22)のベースに供給
する。そして、電源Vccが供給される電源端子(31
)を、この第1及び第2のトランジスタ(12)及び(
22)のコレクタに接続し、この第1及び第2のトラン
ジスタ(12)及び(22)のエミッタを、接続スイッ
チ(13)及び(23)を介して第1及び第2の定電流
源(14)及び(24)の一端に接続し、この第1及び
第2の定電流源(14〉及び(24)の他端を接地する
。そして、第1及び第2のトランジスタ(12)及び(
22)のエミッタを、PNP型の第3及び第4のトラン
ジスタ(15)及び(25)のベースに接続し、この第
3及び第4のトランジスタ(15)及び(25)のコレ
クタを接地する。また、電源端子(31)を、第3及び
第4の定電流源(16〉及び〈26)の一端に接続し、
この第3及び第4の定電流B(16)及び(26)の他
端を、第3及び第4のトランジスタ(15)及び(25
)のエミッタに接続する。
そして、第1及び第2の制御信号入力端子(18)及び
(28)を、NPN型の第5及び第6のトランジスタ(
17)及び(27)のベースに接続し、この第5及び第
6のトランジスタ(17)及び(27)のエミッタを接
地し、この第5及び第6のトランジスタ(17)及び(
27)のコレクタを、第3及び第4のトランジスタ(1
5)及び(25)のエミッタに接続する。
そして、第3及び第4のトランジスタ(15)及び(2
5)のエミッタを、NPN型の第7及び第8のトランジ
スタ(19)及び(29)に接続し、電源端子(31)
を、この第7及び第8のトランジスタ(19)及び(2
9)のコレクタに接続し、この第7及び第8のトランジ
スタ(19)及び(29)のエミッタどうしを接続する
。そして、この第7及び第8のトランジスタ(19)及
び(29)のエミッタを、第5の定電流源(32)の一
端に接続し、この第5の定電流源(32)の他端を接地
する。そして、第7及び第8のトランジスタ(19)及
び(29)のエミッタから、出力端子(33)を引き出
す。
このように構成することで、各接続スイッチ(13〉及
び(23)を接続状態にした上で、例えば第1の制御信
号入力端子(18)にローレベル信号″0″を供給し、
第2の制御信号入力端子(28)にハイレベル信号“1
”を供給することで、第1の高周波信号入力端子(11
)に供給される信号が、出力端子(33)から出力され
る。また、第1の制御信号入力端子(18)にハイレベ
ル信号″1″を供給し、第2の制御信号入力端子(28
)にローレベル信号“O”を供給することで、第2の高
周波信号入力端子〈21)に供給される信号が、出力端
子(33)から出力される。
即ち、第7及び第8のトランジスタ(19)及び(2つ
)のベース電位の高い方の信号が出力されるもので、例
えば第1の制御信号入力端子(18)にローレベル信号
″0”を供給し、第2の制御信号入力端子(28)にハ
イレベル信号“l”を供給することで、第5のトランジ
スタ(17)がオフ状態になり、第6のトランジスタ(
27)がオン状態になる。このため、第3のトランジス
タ(1S)がオン状態になり、端子(11)に得られる
信号がトランジスタ(12) 、 (15)及び(19
)を介して出力端子(33)に供給されるようになる。
また、第4のトランジスタ(25)がオフ状態になり、
端子(21)に得られる信号の出力端子(33)側への
供給が阻止される。このような構成のスイッチング回路
によると、周波数特性が高域まで伸び、例えば映像信号
の切換え用に使用して好適である。
この第2図例のスイッチング回路の適用例を第3図に示
すと、図中(10)はこのスイッチング回路全体を示し
、このスイッチング回路(10)はVTR(ビデオテー
プレコーダ)に組み込まれるIC(1)に構成され、こ
のIC(1)は記録系のFM変調回路(2)と再生系の
再生信号アンプ(3)とが組み込まれたもので、スイッ
チング回路(10)を介して共通の端子(1a〉に出力
信号を得、この端子(1a)から後段の記録系回路(4
)及び再生系回路(5)に出力信号を供給するものであ
る。この場合、スイッチング回路(10〉は、VTRの
記録と再生の切換わりに連動して切換わる。
〔発明が解決しようとする課題〕
ところが、この第2図例のスイッチング回路は、回路の
信頼性が高くなかった。即ち、入力段の電流源である第
1及び第2の定電流源(14)及び(24)は、省電力
のために接続スイッチ(13)又は(23〉を使用して
いずれか一方をオフ状態にすることがある。このような
場合、例えば第1の高周波信号入力端子(11)に得ら
れる信号を出力端子(33)から出力させるとすると、
このときには第1の制御信号入力端子(18)にローレ
ベル信号“°0”が得られ、第2の制御信号入力端子(
28)にハイレベル信号“1”が得られる。従って、第
6のトランジスタ(27)はオン状態になり、第4のト
ランジスタ(25)のエミッタがほぼOvになる。ここ
で、接続スイッチ(23)がオフ状態になっていると、
第2の定電流源(24)から第4のトランジスタ(25
)のベース側に電流が供給されないので、第4のトラン
ジスタ(25)のベース電位は第2の高周波信号入力端
子(21)に得られる信号により決まる。このとき例え
ば、第2の高周波信号入力端子(21)に得られる信号
の電位が電源電圧Vccに近い値になっていたとすると
、第4のトランジスタ(25)のベース電位は電源電圧
Vccに近い値になってしまう、このような状態になる
と、第4のトランジスタ(25)のエミッタ・ベース間
電圧V□。が−Vce近くになり、回路の信頼性が保て
なくなってしまう。
本発明の目的は、この種のスイッチング回路の信頼性を
高くすることにある。
〔課題を解決するための手段〕
本発明のスイッチング回路は、例えば第1図に示す如く
、第1及び第2の高周波信号入力端子(11)及び(2
1)に供給される信号を選択するスイッチング回路にお
いて、第1及び第2の高周波信号入力端子(11)及び
(21)を第1及び第2のトランジスタ(12〉及び(
22)のベースに接続し、第1及び第2のトランジスタ
(12)及び(22)のエミッタを第1及び第2の定電
流源(14〉及び(24〉に接続し、第1及び第2のト
ランジスタ(12)及び(22)の工【ツタと第1及び
第2の定電流源(14)及び(24)との接続中点を第
3及び第4のトランジスタ(15)及び(25)のベー
スに接続し、第1及び第2の制御信号入力端子(18)
及び(28)を第5及び第6のトランジスタ(17)及
び(27)のベースに接続し、この第5及び第6のトラ
ンジスタ(17)及び(27)のコレクタを第1及び第
2の抵抗(34)及び(35)を介して第3及び第4の
トランジスタ(15)及び(25)のエミッタに接続し
、第3及び第4の定電流源(16)及び(26〉を第3
及び第4のトランジスタ(15)及び(25)のエミッ
タに接続し、第3及び第4のトランジスタ(15)及び
(25)のエミッタを第7及び第8のトランジスタのベ
ース(19)及び(29)に接続し、この第7及び第8
のトランジスタ(19)及び(29〉のエミッタを第5
の定電流源(32)に接続し、第7及び第8のトランジ
スタ(19)及び(29〉のエミッタと第5の定電流源
(32)との接続中点より引き出された出力端子(33
)から出力信号を得るようにしたものである。
〔作用〕
このようにしたことで、第3及び第4のトランジスタ(
15)及び(25)のベースに第1及び第2の定電流源
(14)及び(24)から常時所定の電流が供給され、
第3及び第4のトランジスタ(15)及び(25)のベ
ース電位が定まると共に、第1及び第2の抵抗(34)
及び(35)により第3及び第4のトランジスタ(15
)及び(25)の工逅ツタ電位が高くなり、第3及び第
4のトランジスタ(15)及び(25)のエミッタ・ベ
ース間電圧V□。が良好に保たれ、回路の信頼性が確保
される。
〔実施例〕
以下、本発明のスイッチング回路の一実施例を、第1図
を参照して説明する。この第1図において、第2図及び
第3図に対応する部分には同一符号を付し、その詳細説
明は省略する。
本例においては、従来例と同様に第3図に示した如き映
像信号の切換回路としたもので、第1図に示す如く構成
する。即ち本例においては、第1及び第2のトランジス
タ(12)及び(22)のエミッタを、直接第1及び第
2の定電流源(14)及び(24)の一端に接続し、こ
の第1及び第2の定電流源(14)及び(24)の出力
電流を常時流しておく。そして、第3及び第4の定電流
源(16)及び(26〉を、抵抗器(34)及び(35
)を介してNPN型の第5及び第6のトランジスタ(1
7)及び(27)のコレクタに接続する。
この場合、例えば電源電圧を5Vとしたとき、第3及び
第4のトランジスタ(15)及び(25)のエミッタ電
位が1.3V程度になるように、第3及び第4の定電流
源(16)及び(26)の出力電流値と抵抗器(34)
及び(35)の抵抗値を設定する。その他の部分は第2
図例のスイッチング回路と同様に構成する。
このように構成したことで、第1及び第2の定電流源(
14)及び(24)の出力電流が常時流れるため、第3
及び第4のトランジスタ〈15〉及び(25)のベース
電位は、所定値(例えば電源電圧を5■としたとき4.
3V)に固定される。そして、トランジスタのエミッタ
・ベース間電圧■□。は一般に一3V程度であるので、
第3及び第4のトランジスタ(15)及び(25)のい
ずれか一方がオフ状態にあるときでも、このオフ状態の
トランジスタ(15)又は(25)のエミッタ電位が例
えば1.3vに設定されていることで、回路の信頼性が
保てる。即ち、例えば第1の高周波信号入力端子(11
)に得られる信号を出力端子(33)から出力させると
すると、このときには第1の制御信号入力端子(18)
にローレベル信号“0”が得られ、第2の制御信号入力
端子(28)にハイレベル信号“1”が得られる。従っ
て、第6のトランジスタ(27)はオン状態になるが、
第4のトランジスタ(25)のエミッタ電位が例えば1
.3vに設定されていることで、第4のトランジスタ(
25)のエミッタ・ベース間電圧V。。が充分な値にな
り、この第4のトランジスタ(25)のオフ状態が保た
れ、回路の信頼性が保てる。
なお、本発明は上述実施例に限らず、その他種々の構成
が取り得ることは勿論である。
〔発明の効果〕
本発明によると、スイッチング用のトランジスタのエミ
ッタ・ベース間電圧V EIOが良好に保たれ、回路の
信頼性が確保される。
【図面の簡単な説明】
第1図は本発明のスイッチング回路の一実施例を示す回
路図、第2図は従来のスイッチング回路の一例を示す回
路図、第3図はスイッチング回路の適用例を示す構成国
である。 (11)は第1の高周波信号入力端子、(14)は第1
の定電流源、(15)は第3のトランジスタ、(18)
は第1の制御信号入力端子、(21)は第2の高周波信
号入力端子、(24)は第2の定電流源、(25)は第
4のトランジスタ、(28)は第2の制御信号入力端子
、(33)は出力端子、(34) 、 (35)は抵抗
器である。 代 理 人 松 隈 秀 盛 第1 図

Claims (1)

    【特許請求の範囲】
  1. 第1及び第2の高周波信号入力端子に供給される信号を
    選択するスイッチング回路において、上記第1及び第2
    の高周波信号入力端子を第1及び第2のトランジスタの
    ベースに接続し、上記第1及び第2のトランジスタのエ
    ミッタを第1及び第2の定電流源に接続し、上記第1及
    び第2のトランジスタのエミッタと上記第1及び第2の
    定電流源との接続中点を第3及び第4のトランジスタの
    ベースに接続し、第1及び第2の制御信号入力端子を第
    5及び第6のトランジスタのベースに接続し、該第5及
    び第6のトランジスタのコレクタを第1及び第2の抵抗
    を介して上記第3及び第4のトランジスタのエミッタに
    接続し、第3及び第4の定電流源を上記第3及び第4の
    トランジスタのエミッタに接続し、上記第3及び第4の
    トランジスタのエミッタを第7及び第8のトランジスタ
    のベースに接続し、該第7及び第8のトランジスタのエ
    ミッタを第5の定電流源に接続し、上記第7及び第8の
    トランジスタのエミッタと上記第5の定電流源との接続
    中点より出力信号を得るようにしたことを特徴とするス
    イッチング回路。
JP32112289A 1989-12-11 1989-12-11 スイッチング回路 Pending JPH03182116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32112289A JPH03182116A (ja) 1989-12-11 1989-12-11 スイッチング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32112289A JPH03182116A (ja) 1989-12-11 1989-12-11 スイッチング回路

Publications (1)

Publication Number Publication Date
JPH03182116A true JPH03182116A (ja) 1991-08-08

Family

ID=18129060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32112289A Pending JPH03182116A (ja) 1989-12-11 1989-12-11 スイッチング回路

Country Status (1)

Country Link
JP (1) JPH03182116A (ja)

Similar Documents

Publication Publication Date Title
JP2542722B2 (ja) 非対称信号生成回路
JPH03182116A (ja) スイッチング回路
JPH0226815B2 (ja)
JPH0239881B2 (ja)
JPH0424654Y2 (ja)
JP2572758B2 (ja) 直流再生回路
JPH0139014Y2 (ja)
JP3018486B2 (ja) バイアス回路
JPH0533080Y2 (ja)
JPS6336747Y2 (ja)
JPH0141253Y2 (ja)
JPH0548350A (ja) アラーム機能付き出力バツフア回路
JPH0342741Y2 (ja)
JPH0453157Y2 (ja)
JPH0151083B2 (ja)
JPH0543210B2 (ja)
JPS60218910A (ja) インピ−ダンス変換回路
JPH0113228B2 (ja)
JPH0671176B2 (ja) 出力回路
JPH0347775B2 (ja)
JPS62108615A (ja) 切換回路
JPH05327361A (ja) 演算増幅器
JPS62296606A (ja) 直流再生回路とam変調回路との組合せ回路
JPS63304706A (ja) リミタ増幅回路
JPS6032941B2 (ja) コンパレ−タ回路