JP2829738B2 - コンパレータ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、必要電源電圧が低く、しかも比較対象とな
る入力電圧が低くても正常に動作するコンパレータ（電
圧比較器）に関する。

〔従来の技術〕

この種のコンパレータとして、第２図に示す回路のも
のがある。これは、PNP型トランジスタQ1、Q2及びその
トランジスタQ1、Q2のエミッタに共通接続された定電流
源１からなる差動回路と、その差動回路の能動負荷を構
成するカレントミラー接続のNPN型トランジスタQ3、Q4
と、そのカレントミラーの出力を受けるNPN型トランジ
スタQ5及び定電流源２からなる出力回路とから構成され
ている。

この回路では、入力端子３に印加する入力電圧を
V_IN、基準電圧端子４に印加する基準電圧をV_REF、トラ
ンジスタQ5のベース・エミッタ間順方向電圧をV_BE5とす
ると、『V_BE5≦V_IN＜V_REF』のとき、トランジスタQ1、Q
5がオン、トランジスタQ2〜Q2がオフして、定電流源２
の電流が全てそのトランジスタQ5に流れて、出力端子５
の出力電圧V_OUTが、“L"レベルになる。

逆に、『V_IN＞V_REF』のときは、トランジスタQ1、Q5
がオフ、トランジスタQ2〜Q4がオンして、定電流源２の
電流が全て出力端子５から流れ出し、出力端子５の出力
電圧V_Oは、“H"レベルになる。

一方、第３図は第２図の回路の入力端子３の側にPNP
トランジスタQ6、Q7を、また基準電圧端子４側にPNPト
ランジスタQ8、Q9を各々加えた別のコンパレータの回路
を示す図である。

この回路では、『V_IN＜V_REF』のとき、トランジスタQ
1、Q5〜Q7がオン、トランジスタQ2〜Q4、Q8、Q9がオフ
して、出力端子５が“L"レベルになる。

逆に、『V_IN＞V_REF』のときは、トランジスタQ1、Q5
〜Q7がオフ、トランジスタQ2〜Q4、Q8、Q9がオンして、
出力端子５が“H"レベルになる。

〔発明が解決しようとする課題〕

ところで、上記第２図の回路では、電源電圧V_CCを『V
_REF＋V_BE2＜V_sat1』程度に低くすることができる利点が
あるが、『V_IN＜V_BE5』の条件のときは、たとえ『V_IN＜
V_REF』となっても、トランジスタQ5がオンできず、出力
電圧が“H"レベルになるという欠点がある。すなわち、
トランジスタQ1のベース・エミッタ間順方向電圧をV_BE1
＝0.6Vとすると、例えばV_INが0Vになったときは、その
ときオンするトランジスタQ1のエミッタ電圧V_E1は0.6V
であり、そのトランジスタQ1のコレクタ電圧V_C1（つま
りトランジスタQ5のベース電圧）は、そのトランジスタ
Q1のエミッタ・コレクタ間電圧を例えばV_EC1＝0.1Vとす
ると、 V_C1＝V_E1−V_EC1＝0.6−0.1＝0.5V となる。このとき、トランジスタQ5のV_BE5は通常V_BE1と
同じ0.6Vであり、従って、そのトランジスタQ5はオンす
ることができない。V_BE2はトランジスタQ2のベース・エ
ミッタ間順方向電圧、V_sat1は定電流源１のトランジス
タの飽和電圧である。

一方、第３図に示す回路では、入力電圧V_INが0vに近
い電圧でも動作するという利点があるが、電源電圧V_CC
が『V_REF＋V_BE9＋V_BE8＋V_sat1』よりも高くないと、機
能しないという欠点がある。V_BE9、V_BE8は各々トランジ
スタQ9、Q8のベース・エミッタ間順方向電圧である。

つまり、第２の回路と第３図の回路とはその長所と短
所が全く反対である。

本発明の目的は、低い入力電圧まで正常に動作し、し
かも低い電源電圧でも動作するようにしたコンパレータ
を提供することである。

〔課題を解決するための手段〕

このために本発明は、第１の入力端子の入力電圧が入
力するPNP型の第１のトランジスタ、第２の入力端子の
基準電圧が入力するPNP型の第２のトランジスタ、両ト
ランジスタのエミッタに共通接続した第１の電流源より
なる差動回路と、前記第１のトランジスタのコレクタに
接続されたNPN型の第３のトランジスタを出力側とし前
記第２のトランジスタのコレクタに接続されたNPN型の
第４のトランジスタを基準側とする第１のカレントミラ
ー回路と、前記第１のトランジスタのコレクタ電圧が所
定値を越えると導通するNPN型の第５のトランジスタ
と、該第５のトランジスタのコレクタに接続した第２の
電流源とからなり、該第５のトランジスタのコレクタか
ら出力信号を取り出すコンパレータにおいて、前記第１
の入力端子にエミッタを接続したNPN型の第６のトラン
ジスタと、前記第２の入力端子にエミッタを接続したNP
N型の第７のトランジスタと、該第6,第７のトランジス
タのベースに共通接続した第３の電源源と、前記第６の
トランジスタのコレクタに接続したPNP型の第８のトラ
ンジスタを基準側としPNP型の第９のトランジスタを出
力側とする第２のカレントミラー回路と、該第９のトラ
ンジスタのコレクタに接続したNPN型の第10のトランジ
スタを基準側としNPN型の第11のトランジスタを出力側
とする第３のカレントミラー回路を具備し、該第11のト
ランジスタを前記第５のトランジスタに並列接続して構
成した。

〔実施例〕

以下、本発明の実施例について説明する。第１図はそ
の一実施例のコンパレータの回路を示す図である。第２
図及び第３図におけるものと同一のものには同一の符号
を付した。

本実施例では、入力端子３、４に、NPN型トランジス
タQ10、Q11のエミッタを各々接続し、そのトランジスタ
Q10、Q11のベースに共通の定電流源６を接続している。
そして、トランジスタQ10のコレクタ出力をカレントミ
ラー回路を構成するPNP型トランジスタQ12とQ13に供給
し、その一方のトランジスタQ13のコレクタ出力を別の
カレントミラー回路を構成するNPNトランジスタQ14とQ1
5に供給している。そして、トランジスタQ15を上記した
トランジスタQ5に並列接続している。R1、R2は抵抗であ
る。

従って、『V_IN＜V_REF』であっても『０≦V_IN＜V_BE5』
のときは、トランジスタQ1、Q5はオンできないが、トラ
ンジスタQ10がオンするので、トランジスタQ12、Q13が
オンし、よってトランジスタQ14、Q15もオンして、出力
端子５の電圧V_OUTは“L"レベルになる。

また、『V_IN＞V_REF』のときは、トランジスタQ2がオ
ンし、トランジスタQ3、Q4がオンして、トランジスタQ5
がオフして、出力端子５の電圧V_OUTが“H"レベルとな
る。このとき、トランジスタQ11がオンするのでトラン
ジスタQ10、Q12〜Q15はオフする。

このように、この回路では『V_IN＜V_BE5』のように入
力電圧が低い場合でも正常に動作する。また、電源電圧
V_CCは、『V_REF＋V_BE2＋V_ast1』だけあればよく、低い電
圧で動作する。

〔発明の効果〕

以上から本発明によれば、低い電圧で動作し、しかも
入力電圧が低い場合でも正常な比較動作を行うことがで
きるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例のコンパレータの回路図、第
２図と第３図は従来のコンパレータの回路図である。 １、２、６……定電流源、３……入力端子、４……基準
電圧端子、５……出力端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１の入力端子の入力電圧が入力するPNP
   型の第１のトランジスタ、第２の入力端子の基準電圧が
   入力するPNP型の第２のトランジスタ、両トランジスタ
   のエミッタに共通接続した第１の電流源よりなる差動回
   路と、前記第１のトランジスタのコレクタに接続された
   NPN型の第３のトランジスタを出力側とし前記第２のト
   ランジスタのコレクタに接続されたNPN型の第４のトラ
   ンジスタを基準側とする第１のカレントミラー回路と、
   前記第１のトランジスタのコレクタ電圧が所定値を越え
   ると導通するNPN型の第５のトランジスタと、該第５の
   トランジスタのコレクタに接続した第２の電流源とから
   なり、該第５のトランジスタのコレクタから出力信号を
   取り出すコンパレータにおいて、 前記第１の入力端子にエミッタを接続したNPN型の第６
   のトランジスタと、前記第２の入力端子にエミッタを接
   続したNPN型の第７のトランジスタと、該第6,第７のト
   ランジスタのベースに共通接続した第３の電流源と、前
   記第６のトランジスタのコレクタに接続したPNP型の第
   ８のトランジスタを基準側としPNP型の第９のトランジ
   スタを出力側とする第２のカレントミラー回路と、該第
   ９のトランジスタのコレクタに接続したNPN型の第10の
   トランジスタを基準側としNPN型の第11のトランジスタ
   を出力側とする第３のカレントミラー回路具備し、 該第11のトランジスタを前記第５のトランジスタに並列
   接続したことを特徴とするコンパレータ。