JPH01148972A - 両極性ピーク検出器 - Google Patents
両極性ピーク検出器Info
- Publication number
- JPH01148972A JPH01148972A JP63268338A JP26833888A JPH01148972A JP H01148972 A JPH01148972 A JP H01148972A JP 63268338 A JP63268338 A JP 63268338A JP 26833888 A JP26833888 A JP 26833888A JP H01148972 A JPH01148972 A JP H01148972A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- base
- capacitor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/18—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal by means of synchronous gating arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
号のピーク値を検出する両極性ピーク検出器に間し、よ
り詳細には、エミッタが共通接続される第１および第２
のトランジスタと、第２のトランジスタのベースと接地
間に接続されるコンデンサがら構成される両極性ピーク
検出器に関する。
り詳細には、エミッタが共通接続される第１および第２
のトランジスタと、第２のトランジスタのベースと接地
間に接続されるコンデンサがら構成される両極性ピーク
検出器に関する。
［従来の技術］
ピーク検出器は瞬時値を蓄積する記憶回路の一種であっ
て、信号の正あるいは負の極値を記憶するための記憶手
段にはコンデンサが使用される。
て、信号の正あるいは負の極値を記憶するための記憶手
段にはコンデンサが使用される。
基本的なピーク検出器は、入力電圧によりダイオードを
順方向にバイアスし、入力電圧をコンデンサに充電する
よう相互に接続されるダイオードとコンデンサにより構
成され、コンデンサには入力電圧の正の極値が充電され
、保持される。
順方向にバイアスし、入力電圧をコンデンサに充電する
よう相互に接続されるダイオードとコンデンサにより構
成され、コンデンサには入力電圧の正の極値が充電され
、保持される。
このような回路はＡＭ受信機の復調回路として広く使用
されているが、その出力電圧はダイオードの電圧降下分
だけ入力電圧より低くなり、また温度変化の影響を受は
易く、入力電圧のレベルが低いときには入力電圧を忠実
に復調できない欠点を有している。
されているが、その出力電圧はダイオードの電圧降下分
だけ入力電圧より低くなり、また温度変化の影響を受は
易く、入力電圧のレベルが低いときには入力電圧を忠実
に復調できない欠点を有している。
この問題を解決するために、復調される信号を差動トラ
ンジスタの非反転入力端子に入力し、差動トランジスタ
の出力をカレントミラー回路を介してコンデンサに入力
すると共に差動増幅器の反転入力端子に全員帰還するピ
ーク検出器が提案されている。
ンジスタの非反転入力端子に入力し、差動トランジスタ
の出力をカレントミラー回路を介してコンデンサに入力
すると共に差動増幅器の反転入力端子に全員帰還するピ
ーク検出器が提案されている。
このピーク検出器はダイオードに起因する問題を解決す
るものの、比較的大容量のコンデンサを必要とすると共
にプッシュプル増幅器を必要とする欠点を有している。
るものの、比較的大容量のコンデンサを必要とすると共
にプッシュプル増幅器を必要とする欠点を有している。
［発明が解決しようとする問題点コ
この発明はこのような点に鑑みてなされたものであって
、温度特性が良好な、プッシュプル増幅器およびダイオ
ードを必要としないピーク検出器を提供することにある
。
、温度特性が良好な、プッシュプル増幅器およびダイオ
ードを必要としないピーク検出器を提供することにある
。
［問題点を解決するための手段］
この発明は、エミッタが共通接続される第１および第２
のトランジスタと、第２のトランジスタのベースと接地
間に接続されるコンデンサと、第１のトランジスタのコ
レクタとエミッタに並列接続される第３のトランジスタ
と、ベースが第１および第３のトランジスタのコレクタ
に接続されると共にエミッタが第２のトランジスタのベ
ースに接続される第４のトランジスタから構成される。
のトランジスタと、第２のトランジスタのベースと接地
間に接続されるコンデンサと、第１のトランジスタのコ
レクタとエミッタに並列接続される第３のトランジスタ
と、ベースが第１および第３のトランジスタのコレクタ
に接続されると共にエミッタが第２のトランジスタのベ
ースに接続される第４のトランジスタから構成される。
［作 用］
上記構成は、第１および第３のトランジスタのベースに
入力される反対位相の入力電圧が、第２のトランジスタ
のベース電圧、すなわちコンデンサの充電電圧より高い
ときには、第１および第３のトランジスタが入力電圧の
各半サイクル毎に導通し、もって第４のトランジスタを
介してコンデンサを入力信号の最高電圧に充電するよう
作用する。
入力される反対位相の入力電圧が、第２のトランジスタ
のベース電圧、すなわちコンデンサの充電電圧より高い
ときには、第１および第３のトランジスタが入力電圧の
各半サイクル毎に導通し、もって第４のトランジスタを
介してコンデンサを入力信号の最高電圧に充電するよう
作用する。
［実 施 例コ
以下、図面を参照してこの発明の一実施例を説明する。
なお、実施例は一例を示すものであり、この発明を限定
するものではない。
するものではない。
図面において、符号１はこの発明に係る両極性ピーク検
出器であって、差動トランジスタ２の第１のｎｐｎ）ラ
ンジスタＴ１および第２のｎｐｎトランジスタＴ２のエ
ミッタＥ１およびＥ２は共通接続され、定電流回路ＡＩ
を介して接地される。
出器であって、差動トランジスタ２の第１のｎｐｎ）ラ
ンジスタＴ１および第２のｎｐｎトランジスタＴ２のエ
ミッタＥ１およびＥ２は共通接続され、定電流回路ＡＩ
を介して接地される。
トランジスタＴ１のコレクタＣ！はダイオードＤを介し
て正電源Ｖｃに接続されると共にｐｎｐトランジスタＴ
４のベースＢ４に接続されていル、ソして、トランジス
タＴ４のエミッタＥ４は正電源ｖ０に接続され、そのコ
レクタＣ４は出力端子ＯＵＴと一端を接地するコンデン
サＣとの接続点に接続されている。さらに、トランジス
タＴ２のコレクタＣ２は電源ｖｃに接続されており、ベ
ースＢ２は出力端子ＯＵＴに接続される。
て正電源Ｖｃに接続されると共にｐｎｐトランジスタＴ
４のベースＢ４に接続されていル、ソして、トランジス
タＴ４のエミッタＥ４は正電源ｖ０に接続され、そのコ
レクタＣ４は出力端子ＯＵＴと一端を接地するコンデン
サＣとの接続点に接続されている。さらに、トランジス
タＴ２のコレクタＣ２は電源ｖｃに接続されており、ベ
ースＢ２は出力端子ＯＵＴに接続される。
トランジスタＴ、のコレクタＣ１およびエミッタＥ１に
並列に第３のｎｐｎ）ランジスタＴ、が接続される点が
この発明の特徴であり、トランジスタＴ１およびＴ、の
それぞれのベースＢ１およびＢ３はピーク検出器１の入
力回路を形成し、アナログ信号が入力される差動増幅器
３の差動出力端子にそれぞれ接続される。
並列に第３のｎｐｎ）ランジスタＴ、が接続される点が
この発明の特徴であり、トランジスタＴ１およびＴ、の
それぞれのベースＢ１およびＢ３はピーク検出器１の入
力回路を形成し、アナログ信号が入力される差動増幅器
３の差動出力端子にそれぞれ接続される。
続いて、実施例の動作を説明する。
復、調される信号が差動増幅器３に入力され、その差動
出力がトランジスタＴ！およびＴ、のそれぞれのベース
Ｂ１およびＢ３に入力されると、それぞれのトランジス
タは入力電圧の各半波を検波する。
出力がトランジスタＴ！およびＴ、のそれぞれのベース
Ｂ１およびＢ３に入力されると、それぞれのトランジス
タは入力電圧の各半波を検波する。
ベースＢ１およびＢ３の電位が差動トランジスタ２の第
２のトランジスタＴ２のベースＢ２の電位より高くなる
と、ダイオードＤとトランジスタＴ４により形成される
カレントミラー回路はコンデンサＣを充電する。この動
作はベースＢ１あるいはＢ３の電位がベースＢ２の電位
より高いときに行われ、ベースＢ２の電位、すなわちコ
ンデンサＣの電位をベースＢ１あるいはＢ３の最高電圧
に充電する。
２のトランジスタＴ２のベースＢ２の電位より高くなる
と、ダイオードＤとトランジスタＴ４により形成される
カレントミラー回路はコンデンサＣを充電する。この動
作はベースＢ１あるいはＢ３の電位がベースＢ２の電位
より高いときに行われ、ベースＢ２の電位、すなわちコ
ンデンサＣの電位をベースＢ１あるいはＢ３の最高電圧
に充電する。
［発明の効果］
以上述べたようにこの発明によれば、
（１）プッシュプル増幅器が不要である。
（２）前段の第２次高調波歪みの影響が少ないことが実
験により確かめられている。
験により確かめられている。
（３）トランジスタＴ、−Ｔ３が差動構成であるため温
度特性が良好である。
度特性が良好である。
（４）両極性動作をするため、コンデンサの容量が従来
のピーク検出器の半分で良い。
のピーク検出器の半分で良い。
という顕著な効果を奏するピーク検出器を提供すること
が°できる。
が°できる。
図面はこの発明の一実施例の回路図である。
１・・・・・・両極性ピーク検出器
２・・・・・・差動トランジスタ
３・・・・・・差動増幅器
Claims (2)
- （１）エミッタが共通接続される第１および第２のトラ
ンジスタと、第２のトランジスタの ベースと接地間に接続されるコンデンサと、第１のトラ
ンジスタのコレクタとエミッタにそれぞれコレクタとエ
ミッタが接続される第３のトランジスタと、第１および
第３のトランジスタのコレクタにベースが接続されると
共に第２のトランジスタのベースにエミッタが接続され
る第４のトランジスタからなる両極性ピーク検出器。 - （２）第１および第３のトランジスタのベースが差動増
幅器の差動出力端子にそれぞれ接続される請求項１記載
の両極性ピーク検出器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT22409-A/87 | 1987-10-26 | ||
| IT8722409A IT1232927B (it) | 1987-10-26 | 1987-10-26 | Dispositivo rivelatore di picco ad onda intera. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01148972A true JPH01148972A (ja) | 1989-06-12 |
Family
ID=11195922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268338A Pending JPH01148972A (ja) | 1987-10-26 | 1988-10-26 | 両極性ピーク検出器 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0313792A1 (ja) |
| JP (1) | JPH01148972A (ja) |
| IT (1) | IT1232927B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739800B2 (ja) * | 1992-08-04 | 1998-04-15 | 日本電気株式会社 | 半導体集積回路 |
| FR2699764A1 (fr) * | 1992-12-22 | 1994-06-24 | Thomson Csf Semiconducteurs | Amplificateur opérationnel à plusieurs entrées et applications. |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1183580A (en) * | 1982-02-19 | 1985-03-05 | Linear Technology Inc. | Peak amplitude detector |
-
1987
- 1987-10-26 IT IT8722409A patent/IT1232927B/it active
-
1988
- 1988-09-16 EP EP88115212A patent/EP0313792A1/en not_active Withdrawn
- 1988-10-26 JP JP63268338A patent/JPH01148972A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| IT8722409A0 (it) | 1987-10-26 |
| IT1232927B (it) | 1992-03-10 |
| EP0313792A1 (en) | 1989-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053796A (en) | Rectifying circuit | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JPH04212070A (ja) | 入力電気信号のレベル測定回路 | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| US4685048A (en) | AC-DC transformation circuit | |
| JPS63114410A (ja) | データ整形回路 | |
| US4513209A (en) | Level detector | |
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| GB2120486A (en) | High input impedance circuits | |
| JPS6217891B2 (ja) | ||
| US4236117A (en) | FM Detector using a phase shift network and an analog multiplier | |
| US4318050A (en) | AM Detecting circuit | |
| JPS5942489B2 (ja) | 周波数弁別回路 | |
| JP3073408B2 (ja) | 三角波信号のクランプ回路 | |
| JPH0241926Y2 (ja) | ||
| JPS6234283B2 (ja) | ||
| JP2674096B2 (ja) | 乗算回路 | |
| JPH0328581Y2 (ja) | ||
| US4499429A (en) | Variable gain control circuit | |
| JPS5967018U (ja) | バイアス回路 | |
| RU2020729C1 (ru) | Усилитель тока | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JPS6338889B2 (ja) | ||
| JPS6314492Y2 (ja) | ||
| JPS6216009Y2 (ja) |