JPH0241926Y2 - - Google Patents
Info
- Publication number
- JPH0241926Y2 JPH0241926Y2 JP10047983U JP10047983U JPH0241926Y2 JP H0241926 Y2 JPH0241926 Y2 JP H0241926Y2 JP 10047983 U JP10047983 U JP 10047983U JP 10047983 U JP10047983 U JP 10047983U JP H0241926 Y2 JPH0241926 Y2 JP H0241926Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistors
- unbalanced
- balanced
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Dc Digital Transmission (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Description
【考案の詳細な説明】
〔考案の技術分野〕
この考案は、PCM無線通信装置のPSK（フエイ
ズシフトキーイング）復調器における位相同期検
波回路の直流成分を含む平衡復調出力信号を不平
衡信号に変換する平衡−不平衡変換器に関する。
ズシフトキーイング）復調器における位相同期検
波回路の直流成分を含む平衡復調出力信号を不平
衡信号に変換する平衡−不平衡変換器に関する。
〔考案の技術的背景〕
従来のこの種の平衡−不平衡変換器は第１図に
示すような構成を有する。すなわち、同一の導電
形式でかつ実質的に同一特性を有する２つのトラ
ンジスタTr1，Tr2により構成された差動増幅回
路部１と、これらトランジスタTr1，Tr2に対し
て定電流源２として作用するNPNトランジスタ
Tr3とにより構成された差動増幅回路よりなり、
平衡入力信号が印加される２つの入力端子３，４
はそれぞれトランジスタTr1，Tr2のベースに接
続され、不平衡出力信号を取出す出力端子５は一
方のトランジスタTr2のコレクタに接続されてい
る。トランジスタTr1，Tr2のコレクタと接地の
間にはそれぞれ負荷抵抗R1，R2が接続され（こ
の場合、抵抗R1を省略してトランジスタTr1のコ
レクタを直接接地してもよい）、またトランジス
タTr1，Tr2のエミツタはそれぞれ抵抗R3，R4を
介してトランジスタTr3のコレクタに接続されて
いる。さらにトランジスタTr1，Tr2のエミツタ
間には抵抗R5と周波数補正用のコンデンサＣと
が接続されている。
示すような構成を有する。すなわち、同一の導電
形式でかつ実質的に同一特性を有する２つのトラ
ンジスタTr1，Tr2により構成された差動増幅回
路部１と、これらトランジスタTr1，Tr2に対し
て定電流源２として作用するNPNトランジスタ
Tr3とにより構成された差動増幅回路よりなり、
平衡入力信号が印加される２つの入力端子３，４
はそれぞれトランジスタTr1，Tr2のベースに接
続され、不平衡出力信号を取出す出力端子５は一
方のトランジスタTr2のコレクタに接続されてい
る。トランジスタTr1，Tr2のコレクタと接地の
間にはそれぞれ負荷抵抗R1，R2が接続され（こ
の場合、抵抗R1を省略してトランジスタTr1のコ
レクタを直接接地してもよい）、またトランジス
タTr1，Tr2のエミツタはそれぞれ抵抗R3，R4を
介してトランジスタTr3のコレクタに接続されて
いる。さらにトランジスタTr1，Tr2のエミツタ
間には抵抗R5と周波数補正用のコンデンサＣと
が接続されている。
定電流源２を構成するトランジスタTr3のエミ
ツタは抵抗R6を介して電源ライン（負電圧）６
に接続され、またトランジスタTr3のベースには
定電圧回路７を通じて所定の電圧が与えられてい
る。この定電圧回路７は、電源ライン６と接地と
の間に直列に接続されたツエナーダイオードD1
および抵抗R7と、ツエナーダイオードD1と抵抗
R7との接続点の電圧を分圧してトランジスタTr3
のベースに与える抵抗R8，R9とよりなる。電源
ライン６は電源端子８に接続されている。
ツタは抵抗R6を介して電源ライン（負電圧）６
に接続され、またトランジスタTr3のベースには
定電圧回路７を通じて所定の電圧が与えられてい
る。この定電圧回路７は、電源ライン６と接地と
の間に直列に接続されたツエナーダイオードD1
および抵抗R7と、ツエナーダイオードD1と抵抗
R7との接続点の電圧を分圧してトランジスタTr3
のベースに与える抵抗R8，R9とよりなる。電源
ライン６は電源端子８に接続されている。
この場合、差動増幅回路部１に流れる電流、す
なわちトランジスタTr3のコレクタ電流ｉおよび
差動増幅回路２の電圧増幅度は、ダイオードD1
のツエナー電圧をV2、トランジスタTr3のベー
ス・エミツタ間電圧をVBEとして、下記の(1)，(2)
式で求めることができる。
なわちトランジスタTr3のコレクタ電流ｉおよび
差動増幅回路２の電圧増幅度は、ダイオードD1
のツエナー電圧をV2、トランジスタTr3のベー
ス・エミツタ間電圧をVBEとして、下記の(1)，(2)
式で求めることができる。
ｉ＝−（R9／R8＋R9）×｜Vz｜−｜VBE｜／R6……(1)
Av≒20log｛R2／（R3＋R4）R5｝ ……(2)
（但し直流領域で）
一方、端子５と接地との間に取出させる不平衡
出力電圧Vpは下記の(3)式で求められる。
出力電圧Vpは下記の(3)式で求められる。
Vp≒−〔（R9／R8＋R9）×｜Vz｜−｜
VBE｜／R6〕×１／２×R2……(3) 〔背景技術の問題点〕 ところで、上述のような構成を有する従来の平
衡−不平衡変換器においては、トランジスタTr3
のベース定電圧回路７によつて所定の定電圧が与
えられていることにより、そのコレクタ電流すな
わち(1)式の電流ｉが一定となされているように考
えられるが、電源電圧−Vccの変動によつてツエ
ナー電圧Vzが僅かに変動し、この変動分が不平
衡出力直流電圧変化として出力端子５にあらわ
れ、また温度変動によつてもトランジスタTr3の
ベース・エミツタ間電圧VBEおよびツエナー電圧
Vzが変化して不平衡出力直流電圧変化としてあ
らわれるため、この変化分が識別の際の等化Ｃ／
Ｎ劣化分となる欠点があつた。この等化Ｃ／Ｎ劣
化量は、出力端子５における信号成分（出力波形
の中心値からピーク値まで電位差）をSV0−Ｐ、
直流成分を｜△Ｖ｜とすると、下記の(4)式で求め
られる。
VBE｜／R6〕×１／２×R2……(3) 〔背景技術の問題点〕 ところで、上述のような構成を有する従来の平
衡−不平衡変換器においては、トランジスタTr3
のベース定電圧回路７によつて所定の定電圧が与
えられていることにより、そのコレクタ電流すな
わち(1)式の電流ｉが一定となされているように考
えられるが、電源電圧−Vccの変動によつてツエ
ナー電圧Vzが僅かに変動し、この変動分が不平
衡出力直流電圧変化として出力端子５にあらわ
れ、また温度変動によつてもトランジスタTr3の
ベース・エミツタ間電圧VBEおよびツエナー電圧
Vzが変化して不平衡出力直流電圧変化としてあ
らわれるため、この変化分が識別の際の等化Ｃ／
Ｎ劣化分となる欠点があつた。この等化Ｃ／Ｎ劣
化量は、出力端子５における信号成分（出力波形
の中心値からピーク値まで電位差）をSV0−Ｐ、
直流成分を｜△Ｖ｜とすると、下記の(4)式で求め
られる。
等価Ｃ／Ｎ劣化量≒20log
〔１−｜△Ｖ｜／SVp-P〕（dB） ……(4)
〔考案の目的〕
この考案は、上述した従来の平衡−不平衡変換
器における欠点を除去すべくなされたもので、電
源電圧変動および温度変動に対しても不平衡出力
直流電圧変化を抑制して、等価Ｃ／Ｎ変化特性を
向上した平衡−不平衡変換器を提供することを目
的とする。
器における欠点を除去すべくなされたもので、電
源電圧変動および温度変動に対しても不平衡出力
直流電圧変化を抑制して、等価Ｃ／Ｎ変化特性を
向上した平衡−不平衡変換器を提供することを目
的とする。
この考案においては、不平衡出力の同相電圧変
化を取出してこれを比較手段によつて基準電圧と
比較し、その比較手段の出力を定電流源に帰還し
て定電流源を制御し、差動増幅回路に流れる電流
を一定化することにより上記目的を達成した。
化を取出してこれを比較手段によつて基準電圧と
比較し、その比較手段の出力を定電流源に帰還し
て定電流源を制御し、差動増幅回路に流れる電流
を一定化することにより上記目的を達成した。
以下、この考案の一実施例を第２図以下を参照
して詳細に説明する。
して詳細に説明する。
第２図はこの考案に係わる平衡−不平衡変換器
の一実施例のブロツク図で、第１図に示した回路
との対応部分に同一の符号を付しその説明は省略
する。
の一実施例のブロツク図で、第１図に示した回路
との対応部分に同一の符号を付しその説明は省略
する。
第２図においては、差動増幅回路部１に流れる
電流の変化を電圧の変化として取出す電流検出回
路９と、この回路９により取出した電圧Vsを基
準電圧源１０からの基準電圧Vrefと比較する比較
回路１１とを具えている。比較回路１１の出力電
圧Vfは定電流源２に帰還されて、差動増幅回路
部１に流れる電流を一定にするように定電流源２
を制御するようになされている。
電流の変化を電圧の変化として取出す電流検出回
路９と、この回路９により取出した電圧Vsを基
準電圧源１０からの基準電圧Vrefと比較する比較
回路１１とを具えている。比較回路１１の出力電
圧Vfは定電流源２に帰還されて、差動増幅回路
部１に流れる電流を一定にするように定電流源２
を制御するようになされている。
第３図は第２図に示したブロツク図の具体的な
回路図を示し、差動増幅回路部１および定電流源
２の構成については第１図の場合と同様であるの
で、詳細な説明は省略するが、第３図において
は、差動増幅回路部１を構成するNPNトランジ
スタTr1，Tr2の負荷抵抗R1，R2の接地側が直接
接地されずに互いに接続され、その接続点Ｐと接
地との間に抵抗R10よりなる電流検出回路９が設
けられている。比較回路１１は高利得演算増幅器
１２よりなり、その非反転入力端子は抵抗R11を
介して前記点Ｐに接続されている。基準電圧源１
０は、電源ライン６より電源電圧−Vccが抵抗R12
を介して供給されるツエナーダイオードD2と、
このダイオードD2のツエナー電圧を分圧して演
算増幅器１２に与える可変抵抗R13とよりなり、
この可変抵抗R13の可動接点が抵抗R14を介して
演算増幅器１２の反転入力端子に接続されてい
る。演算増幅器１２の出力端子は、定電流源２を
構成するトランジスタTr3のベースに抵抗R15を
介して接続されている。
回路図を示し、差動増幅回路部１および定電流源
２の構成については第１図の場合と同様であるの
で、詳細な説明は省略するが、第３図において
は、差動増幅回路部１を構成するNPNトランジ
スタTr1，Tr2の負荷抵抗R1，R2の接地側が直接
接地されずに互いに接続され、その接続点Ｐと接
地との間に抵抗R10よりなる電流検出回路９が設
けられている。比較回路１１は高利得演算増幅器
１２よりなり、その非反転入力端子は抵抗R11を
介して前記点Ｐに接続されている。基準電圧源１
０は、電源ライン６より電源電圧−Vccが抵抗R12
を介して供給されるツエナーダイオードD2と、
このダイオードD2のツエナー電圧を分圧して演
算増幅器１２に与える可変抵抗R13とよりなり、
この可変抵抗R13の可動接点が抵抗R14を介して
演算増幅器１２の反転入力端子に接続されてい
る。演算増幅器１２の出力端子は、定電流源２を
構成するトランジスタTr3のベースに抵抗R15を
介して接続されている。
上記の構成において、差動増幅回路部１を流れ
る電流は抵抗R10の両端で電圧VSとして検出され
て演算増幅器１２の非反転入力端子に与えられ、
ここであらかじめ定められた基準電圧Vrefと比較
され、電圧VSの変動分、すなわち差動増幅回路
部１における不平衡出力の同相直流変化分にもと
づく出力電圧Vfが、演算増幅器１２の出力端子
よりトランジスタTr3のベースに与えられること
により、このの電圧VfによつてトランジスタTr3
の通電状態が制御される。したがつて、点Ｐにお
ける電圧変動分が補償されて差動増幅回路部１に
流れる電流を一定化することができる。
る電流は抵抗R10の両端で電圧VSとして検出され
て演算増幅器１２の非反転入力端子に与えられ、
ここであらかじめ定められた基準電圧Vrefと比較
され、電圧VSの変動分、すなわち差動増幅回路
部１における不平衡出力の同相直流変化分にもと
づく出力電圧Vfが、演算増幅器１２の出力端子
よりトランジスタTr3のベースに与えられること
により、このの電圧VfによつてトランジスタTr3
の通電状態が制御される。したがつて、点Ｐにお
ける電圧変動分が補償されて差動増幅回路部１に
流れる電流を一定化することができる。
第３図の回路を正しい動作状態におくために
は、出力端子５に電圧計またはシンクロスコープ
を接続した状態で、電源端子８を電源に接続する
とともに平衡入力端子３，４に平衡入力信号を印
加して、基準電圧源１０の可変抵抗R13を調整す
ればよい。
は、出力端子５に電圧計またはシンクロスコープ
を接続した状態で、電源端子８を電源に接続する
とともに平衡入力端子３，４に平衡入力信号を印
加して、基準電圧源１０の可変抵抗R13を調整す
ればよい。
第４図は第３図の回路により得られる温度変動
対出力電圧変化を示す特性図であり、また第５図
は電源電圧変動対出力電圧変化を示す特性図であ
り、共に直線Ａが第３図の回路によるもの、直線
Ｂが従来の回路によるものである。第４図および
第５図から明らかなように、この考案による平衡
−不平衡変換器によれば、回路の安定度が大幅に
向上することがわかる。
対出力電圧変化を示す特性図であり、また第５図
は電源電圧変動対出力電圧変化を示す特性図であ
り、共に直線Ａが第３図の回路によるもの、直線
Ｂが従来の回路によるものである。第４図および
第５図から明らかなように、この考案による平衡
−不平衡変換器によれば、回路の安定度が大幅に
向上することがわかる。
以上説明したように、この考案によれば、電源
電圧変動および温度変化に伴う直流出力電圧変動
を大幅に低下させることができるので、高速
PCM無線装置の位相検波回路復調信号増幅部と
識別回路部との間に介挿される平衡−不平衡変換
器として好適なものである。ちなみに第４図を参
照すれば明らかなように、温度が25℃から60℃に
変化した場合の出力端子５における直流変動分△
Vpが、従来の回路では0.5Vであるのに対し、こ
の考案によるものでは僅かに0.02Vに過ぎないか
ら、これを第(4)式であらわされる等価Ｃ／Ｎ劣化
量で比較してみると（但しＳ＝1.5Vp-p）、従来の
回路では−3.5dBであるのに対し、この考案によ
るものでは−0.11dBと改善されることがわかる。
電圧変動および温度変化に伴う直流出力電圧変動
を大幅に低下させることができるので、高速
PCM無線装置の位相検波回路復調信号増幅部と
識別回路部との間に介挿される平衡−不平衡変換
器として好適なものである。ちなみに第４図を参
照すれば明らかなように、温度が25℃から60℃に
変化した場合の出力端子５における直流変動分△
Vpが、従来の回路では0.5Vであるのに対し、こ
の考案によるものでは僅かに0.02Vに過ぎないか
ら、これを第(4)式であらわされる等価Ｃ／Ｎ劣化
量で比較してみると（但しＳ＝1.5Vp-p）、従来の
回路では−3.5dBであるのに対し、この考案によ
るものでは−0.11dBと改善されることがわかる。
第１図は従来の平衡−不平衡変換器の回路図、
第２図はこの考案による平衡−不平衡変換器の一
実施例のブロツク図、第３図はその回路図、第４
図は本実施例の温度変化に対する不平衡出力電圧
変動特性図、第５図は本実施例の電源電圧変動に
対する不平衡出力電圧変動特性図である。 １……差動増幅回路部、２……定電流源、３，
４……平衡入力端子、５……不平衡出力端子、６
……電源ライン、８………電源端子、９……電流
検出回路、１０……基準電圧源、１１……比較回
路、１２……演算増幅器。
第２図はこの考案による平衡−不平衡変換器の一
実施例のブロツク図、第３図はその回路図、第４
図は本実施例の温度変化に対する不平衡出力電圧
変動特性図、第５図は本実施例の電源電圧変動に
対する不平衡出力電圧変動特性図である。 １……差動増幅回路部、２……定電流源、３，
４……平衡入力端子、５……不平衡出力端子、６
……電源ライン、８………電源端子、９……電流
検出回路、１０……基準電圧源、１１……比較回
路、１２……演算増幅器。
Claims (1)
- 【実用新案登録請求の範囲】 実質的に同一の特性を有する同一導電形式の第
１および第２のトランジスタと該第１および第２
のトランジスタに対して定電流源として作用する
第３のトランジスタにより構成され、前記第１お
よび第２のトランジスタに印加される平衡入力信
号に対応する不平衡出力信号を前記第１および第
２のトランジスタのいずれか一方から出力する平
衡−不平衡変換器において、 前記第１および第２のトランジスタに流れる電
流の変化を不平衡出力の同相電圧変動分に対応す
る電圧として検出する電流検出回路と、 前記電流検出回路で検出した同相電圧変動分に
対応する電圧をあらかじめ定められた基準電圧と
比較する比較回路と、 を設け、前記比較回路の出力にもとづいて前記第
３のトランジスタの導通状態を制御して前記同相
電圧変動分を補償するようにしたことを特徴とす
る平衡−不平衡変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10047983U JPS609332U (ja) | 1983-06-29 | 1983-06-29 | 平衡−不平衡変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10047983U JPS609332U (ja) | 1983-06-29 | 1983-06-29 | 平衡−不平衡変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609332U JPS609332U (ja) | 1985-01-22 |
| JPH0241926Y2 true JPH0241926Y2 (ja) | 1990-11-08 |
Family
ID=30237681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10047983U Granted JPS609332U (ja) | 1983-06-29 | 1983-06-29 | 平衡−不平衡変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609332U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0342742Y2 (ja) * | 1986-01-20 | 1991-09-06 |
-
1983
- 1983-06-29 JP JP10047983U patent/JPS609332U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS609332U (ja) | 1985-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156642B2 (ja) | ||
| US4445054A (en) | Full-wave rectifying circuit | |
| JPH0447488B2 (ja) | ||
| JPH0241926Y2 (ja) | ||
| US4490685A (en) | Differential amplifier | |
| US3965435A (en) | Circuit for demodulating an amplitude modulated signal | |
| JPS6217891B2 (ja) | ||
| US4318050A (en) | AM Detecting circuit | |
| US5914637A (en) | Gain-variable amplifier with wide control range | |
| JPH01157608A (ja) | 演算増幅器に使用する入力段および出力段 | |
| JP2674096B2 (ja) | 乗算回路 | |
| JP3158423B2 (ja) | 広帯域増幅回路 | |
| JPH0233387Y2 (ja) | ||
| US6114909A (en) | Differential amplifier for correcting offsets at inputs using low capacitance capacitor | |
| JPS6133710Y2 (ja) | ||
| JPH0342742Y2 (ja) | ||
| JPS6012330Y2 (ja) | バイアス調整回路 | |
| GB2178259A (en) | Amplifier with controllable amplification | |
| JPS641785Y2 (ja) | ||
| JPS5811058Y2 (ja) | サドウゾウフクカイロ | |
| JPS584327Y2 (ja) | 増幅回路 | |
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JPS6123852Y2 (ja) | ||
| JPH01148972A (ja) | 両極性ピーク検出器 | |
| JPS5928285B2 (ja) | 位相反転回路 |