JPS60198971A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPS60198971A JPS60198971A JP5490184A JP5490184A JPS60198971A JP S60198971 A JPS60198971 A JP S60198971A JP 5490184 A JP5490184 A JP 5490184A JP 5490184 A JP5490184 A JP 5490184A JP S60198971 A JPS60198971 A JP S60198971A
- Authority
- JP
- Japan
- Prior art keywords
- during
- circuit
- feedback
- period
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、特にテレビ受像機における複合映像信号より
同期信号を弁別する同期分離回路に関するものである。
同期信号を弁別する同期分離回路に関するものである。
（従来技術）
従来、この種の同期分離回路は種々考案されてきたが、
その最も原理的でかつ簡素な構成として第１図に示すも
のがある。すなわち、第１図の従実例は、ＰＮＰ）ラン
ジスタＱｌ、抵抗Ｒ，，Ｒ。
その最も原理的でかつ簡素な構成として第１図に示すも
のがある。すなわち、第１図の従実例は、ＰＮＰ）ラン
ジスタＱｌ、抵抗Ｒ，，Ｒ。
及び容量Ｃ０よシ構成されている。トランジスタＱ１の
エミ、り及び抵抗Ｒ１の一端はそれぞれ接地されている
。抵抗Ｒ２の一端は電源ＶＥＦに接続され、残る一端は
トランジスタＱ１のコレクタに接続されてこれを出力端
子Ｏ８としている。容量ＣＩの一端は抵抗Ｒ，の残る一
端とともにトランジスタＱ、のベースに接続され、容量
Ｃ２の残る一端を入力端子工、としている。
エミ、り及び抵抗Ｒ１の一端はそれぞれ接地されている
。抵抗Ｒ２の一端は電源ＶＥＦに接続され、残る一端は
トランジスタＱ１のコレクタに接続されてこれを出力端
子Ｏ８としている。容量ＣＩの一端は抵抗Ｒ，の残る一
端とともにトランジスタＱ、のベースに接続され、容量
Ｃ２の残る一端を入力端子工、としている。
第１図の従来例における同期分離動作は入力端子Ｉ、に
第２図に示される複合映像信号ＳＩ、を加えることで得
られる。すなわち、第２図の複合映像イδ号ＳＩ、の同
期信号期間Ｔ、 において、トランジスタＱ、のベース
電１位がトランジスタＱ、をオン状態にするものであれ
ばトランジスタＱ、はそのコレクタに同期信号ＳＯ１を
出力し、かつ容量Ｃ１をそのベース電流によシ充電する
。次に、複合映像信号８１．ｆ）映像信号期間Ｔ、にお
いて、トランジスタＱ１のベース電位が接地レベルよシ
高いものであれば、トランジスタＱ１はオフ状態となり
、そのコレクタからは同期信号が出力されずかつ容量Ｃ
１は抵抗Ｒ，Ｋより放電する。
第２図に示される複合映像信号ＳＩ、を加えることで得
られる。すなわち、第２図の複合映像イδ号ＳＩ、の同
期信号期間Ｔ、 において、トランジスタＱ、のベース
電１位がトランジスタＱ、をオン状態にするものであれ
ばトランジスタＱ、はそのコレクタに同期信号ＳＯ１を
出力し、かつ容量Ｃ１をそのベース電流によシ充電する
。次に、複合映像信号８１．ｆ）映像信号期間Ｔ、にお
いて、トランジスタＱ１のベース電位が接地レベルよシ
高いものであれば、トランジスタＱ１はオフ状態となり
、そのコレクタからは同期信号が出力されずかつ容量Ｃ
１は抵抗Ｒ，Ｋより放電する。
くりかえし入力される複合同期信号に対して上述の同期
分＠動作が正常にくりかえされるには、同期信号期間に
トランジスタＱ１ がベース電流によシ容量Ｃ１が充電
さＩする電荷１と映像信号期間に抵抗Ｒ，により放電さ
れるｎＪ、ｆｉ量とが等しくな乙ように抵抗Ｒ１の値を
設定すればよいことになる。
分＠動作が正常にくりかえされるには、同期信号期間に
トランジスタＱ１ がベース電流によシ容量Ｃ１が充電
さＩする電荷１と映像信号期間に抵抗Ｒ，により放電さ
れるｎＪ、ｆｉ量とが等しくな乙ように抵抗Ｒ１の値を
設定すればよいことになる。
このように、第１図の従来例は簡素な構成で同期分離回
路を構成しうるのであるが、前述のように容量Ｃ１の充
電にバイポーラトランジスタＱ。
路を構成しうるのであるが、前述のように容量Ｃ１の充
電にバイポーラトランジスタＱ。
のベース電流を用いているため電界効！ ＋−ランジス
タへのおきかえは不可能になっている。すなわち、バイ
ポーラトランジスタのベースは電界効果トランジスタの
ゲートに相当するが、後者においてはグーＮａ流けｔシ
とんど流れないため容量を充電することができず、この
結果、近年電界効果トランジスタによる集積回路技術が
急速に進歩したにもかかわらず同期分離回路を搭載しえ
ないという弊害をもたらせている。
タへのおきかえは不可能になっている。すなわち、バイ
ポーラトランジスタのベースは電界効果トランジスタの
ゲートに相当するが、後者においてはグーＮａ流けｔシ
とんど流れないため容量を充電することができず、この
結果、近年電界効果トランジスタによる集積回路技術が
急速に進歩したにもかかわらず同期分離回路を搭載しえ
ないという弊害をもたらせている。
（発明の目的）
本発明の目的は、バイポーラトランジスタのベース電流
を利用せず電界効果型集積回路にも搭載可能な同期分離
回路を提供することを目的としている。
を利用せず電界効果型集積回路にも搭載可能な同期分離
回路を提供することを目的としている。
（発明の構成）
本発明は、第１の入力端にコンデンサを介して複合映像
信号が第２の入力端に基準電圧がそれぞれ供給された電
圧比較器と、この電圧比較器の出力端および第１の入力
端間に設けられた二つの帰還回路とを有し、これら二つ
の帰還回路の少なくとも一方で、コンデンサを充電し、
二つの帰還回路のいずれか一方でコンデンサを放電させ
ることを特徴とする。
信号が第２の入力端に基準電圧がそれぞれ供給された電
圧比較器と、この電圧比較器の出力端および第１の入力
端間に設けられた二つの帰還回路とを有し、これら二つ
の帰還回路の少なくとも一方で、コンデンサを充電し、
二つの帰還回路のいずれか一方でコンデンサを放電させ
ることを特徴とする。
（実施例）
以下、図面を参照しながら本発明の実施例について詳細
に説明する。
に説明する。
第３図で示した本発明の一実施例は、電圧比較回路ＣＰ
１％２つの帰還面路ＦＢ、およびＦＢ、、容量Ｃ１、な
らびに基準電圧源ＶＲ，により構成されている。帰還回
路ＦＢ、 、 ＦＢ、の各々一端と容量Ｃ！の一端とは
電圧比較回路ＣＰ、の逆相入力に接続され、帰還回路Ｆ
Ｂ、 、 ＦＢ、の各々の残る一端は共に電圧比較回路
ＣＰＩの出力に接続されてこれを出力端子０２としてい
る。基準電圧源ＶＲ，は電圧比較回路ＣＰ１の正相入力
に接続され、容量Ｃ１の残る一端を入力端子工、として
いる。帰還回路ＦＢ、は抵抗Ｒ３で、 ＦＢ、は抵抗Ｒ
４とダイオードＤ、とを直列接続することでそれぞれ構
成されている。
１％２つの帰還面路ＦＢ、およびＦＢ、、容量Ｃ１、な
らびに基準電圧源ＶＲ，により構成されている。帰還回
路ＦＢ、 、 ＦＢ、の各々一端と容量Ｃ！の一端とは
電圧比較回路ＣＰ、の逆相入力に接続され、帰還回路Ｆ
Ｂ、 、 ＦＢ、の各々の残る一端は共に電圧比較回路
ＣＰＩの出力に接続されてこれを出力端子０２としてい
る。基準電圧源ＶＲ，は電圧比較回路ＣＰ１の正相入力
に接続され、容量Ｃ１の残る一端を入力端子工、として
いる。帰還回路ＦＢ、は抵抗Ｒ３で、 ＦＢ、は抵抗Ｒ
４とダイオードＤ、とを直列接続することでそれぞれ構
成されている。
・この回路の同期分離動作は入力端子Ｉ、に第２図の複
合映像信号ＳＩｊを加えることで得られる。
合映像信号ＳＩｊを加えることで得られる。
すなわち、第２図の複合映像信号８Ｉ、の同期信号期間
Ｔ、において、電圧比較器ＣＰ、の逆相入力端が正相入
力端よシも低い電位にあれば電圧比較器出力はハイレベ
ルとなって同期信号ＳＯ１を出力′する。このとき、容
量Ｃ１は帰還回路ＦＢ、、ＦＢ、の双方をもって充電さ
れる。複合同期信号８■、（第２図）の映像信号期間Ｔ
、において、電圧比較器ＣＰ１の逆相入力端が正相、入
力端よりも高いものであれは電圧比較器ＣＰＩは同期信
号を出力せず、かつ容量Ｃ７はダイオードＤ、の整流特
性から帰還回路ＦＢ、によってのみ放電される。
Ｔ、において、電圧比較器ＣＰ、の逆相入力端が正相入
力端よシも低い電位にあれば電圧比較器出力はハイレベ
ルとなって同期信号ＳＯ１を出力′する。このとき、容
量Ｃ１は帰還回路ＦＢ、、ＦＢ、の双方をもって充電さ
れる。複合同期信号８■、（第２図）の映像信号期間Ｔ
、において、電圧比較器ＣＰ１の逆相入力端が正相、入
力端よりも高いものであれは電圧比較器ＣＰＩは同期信
号を出力せず、かつ容量Ｃ７はダイオードＤ、の整流特
性から帰還回路ＦＢ、によってのみ放電される。
くり返し入力される複合同期信号に対して上述の同期分
離型動作が正常にくり返されるには、同期信号期間Ｔ１
に二つの帰還回路ＦＢ、 、 ＦＢ、にょシ充電される
電荷量と映像信号期間に帰還回路Ｆ’Ｂ、により放電さ
れる電荷量とが等しくなるように抵抗Ｒ，，Ｒ，の値を
選べばよい。説明の簡略のため電圧比較器のハイレベル
をＶＨ、ローレベルを■Ｌ１基準電圧源ＶＲ，の出力電
圧を一’ｆｒ とし、これらの関係が ２Ｖｒ＝ＶＨ＋ＶＬ ［ｌ） を満足し、ダイオードＤ１の順方向電圧降下がないもの
とすれば とすればよいことＫなる。
離型動作が正常にくり返されるには、同期信号期間Ｔ１
に二つの帰還回路ＦＢ、 、 ＦＢ、にょシ充電される
電荷量と映像信号期間に帰還回路Ｆ’Ｂ、により放電さ
れる電荷量とが等しくなるように抵抗Ｒ，，Ｒ，の値を
選べばよい。説明の簡略のため電圧比較器のハイレベル
をＶＨ、ローレベルを■Ｌ１基準電圧源ＶＲ，の出力電
圧を一’ｆｒ とし、これらの関係が ２Ｖｒ＝ＶＨ＋ＶＬ ［ｌ） を満足し、ダイオードＤ１の順方向電圧降下がないもの
とすれば とすればよいことＫなる。
以上説明したように、本発明によればバイポーラトラン
ジスタのべ一玄電流を用いることなく同期分離動作が得
られ、よって電界効果型集積回路への同期分離回路の搭
載が可能となる。むしろ、電圧比較器ＣＰ１の逆相入力
端への流入電流は、コンデンサＣ２の充放電流に誤差を
与えるから、電圧比較器ＣＰｌを電界効果トランジスタ
で構成されることが好ましいことＫなる。なぜなら、電
界効果トランジスタは、上述の流入電流が極めて少なく
なるからである。
ジスタのべ一玄電流を用いることなく同期分離動作が得
られ、よって電界効果型集積回路への同期分離回路の搭
載が可能となる。むしろ、電圧比較器ＣＰ１の逆相入力
端への流入電流は、コンデンサＣ２の充放電流に誤差を
与えるから、電圧比較器ＣＰｌを電界効果トランジスタ
で構成されることが好ましいことＫなる。なぜなら、電
界効果トランジスタは、上述の流入電流が極めて少なく
なるからである。
本発明は第３図に示した実施例に限定されず、帰還回路
ＦＢ、 、 ＦＢ、の構成を変えることにより多様な実
施例が生じ、以下にその数例を示す。
ＦＢ、 、 ＦＢ、の構成を変えることにより多様な実
施例が生じ、以下にその数例を示す。
まず、第４図に示した実施例は、第３図における帰還回
路ＦＢ、も抵抗Ｒ６とダイオードＤ２によシ構成したも
のである。その動作は第３図の一実施例とほぼ等価であ
るので詳細はさけるが、ダイオードＤｌ（！：Ｄ！が各
々逆方向に入っていることから、抵抗Ｒ４，ＲＩの設定
条件は Ｔｓ、Ｒ４＝Ｔｔ、Ｒａ Ｃ３〕 となる。
路ＦＢ、も抵抗Ｒ６とダイオードＤ２によシ構成したも
のである。その動作は第３図の一実施例とほぼ等価であ
るので詳細はさけるが、ダイオードＤｌ（！：Ｄ！が各
々逆方向に入っていることから、抵抗Ｒ４，ＲＩの設定
条件は Ｔｓ、Ｒ４＝Ｔｔ、Ｒａ Ｃ３〕 となる。
電界効果型集積回路においては整流素子とじてダイオー
ドを用いることは一般的ではないので、１．５図、第６
図に示す実施例が肩効となる。すなわち、−第５図、第
６図で示した実施例は各々第３図、第４図の実施例にお
りるダイオードＤ、、Ｄ！を電界効果型トランジスタＱ
ｔ 、Ｑ ａ 、Ｑ４にぞれぞ置き換えたもので、植ト
ランジスタＱｔ、 Ｑｓ、 Ｑ４のゲートは各々自らの
ドレインに接続きれている。
ドを用いることは一般的ではないので、１．５図、第６
図に示す実施例が肩効となる。すなわち、−第５図、第
６図で示した実施例は各々第３図、第４図の実施例にお
りるダイオードＤ、、Ｄ！を電界効果型トランジスタＱ
ｔ 、Ｑ ａ 、Ｑ４にぞれぞ置き換えたもので、植ト
ランジスタＱｔ、 Ｑｓ、 Ｑ４のゲートは各々自らの
ドレインに接続きれている。
ケートとドレインが接続さｆした電界効果トランジスタ
が第７図のような整流特性を示すことなく広く知られる
ところでランる。
が第７図のような整流特性を示すことなく広く知られる
ところでランる。
電界効果トランジスタの導伝極性を選択することによシ
整流方向を変更することが可能なことがら、第８図の実
ｂＩ！ｉ例のように、第６図の実施例の一方の電界効果
トランジスタを極性の異るトランジスタＱ、に変更して
も同様の動作が得られる。
整流方向を変更することが可能なことがら、第８図の実
ｂＩ！ｉ例のように、第６図の実施例の一方の電界効果
トランジスタを極性の異るトランジスタＱ、に変更して
も同様の動作が得られる。
また、電界効果トランジスタの等価インピーダンスはそ
の形状を変えることによシ容易に制御しうろことから、
抵抗と整流用電界効果トランジスタの機能を１つの％Ｌ
昇効果トランジスタにおき換え、よって第５． ６．
′８図の実施例における抵抗Ｒ，，Ｒ，を省略すること
もできる。
の形状を変えることによシ容易に制御しうろことから、
抵抗と整流用電界効果トランジスタの機能を１つの％Ｌ
昇効果トランジスタにおき換え、よって第５． ６．
′８図の実施例における抵抗Ｒ，，Ｒ，を省略すること
もできる。
以上のように本発明によれば電界効果型集積回路に適し
た同期分離回路が多種構成し得、その実用的価値は極め
て大なるものである。
た同期分離回路が多種構成し得、その実用的価値は極め
て大なるものである。
説明の簡略化のため基準電圧ＶＲは電圧比較器ハイ、ロ
ーレベルＶＨ、Ｖｒ、の中点に設定したが、本発明の主
動作原理は同期信号期間Ｔ、と瞭イ峨イ已号期間Ｔ、に
おける充放Ｗ、 璽、荷が等しくすることにあり、よっ
て基準電圧ＶＲは式〔１〕によらない設定も可能で、こ
の場合、外壁回路ＦＢ、 、 １’ｉ”１３２のインピ
ーダンス関係は必ずしも式（２） 、 （３）によらな
い新たな畿件が得られる。
ーレベルＶＨ、Ｖｒ、の中点に設定したが、本発明の主
動作原理は同期信号期間Ｔ、と瞭イ峨イ已号期間Ｔ、に
おける充放Ｗ、 璽、荷が等しくすることにあり、よっ
て基準電圧ＶＲは式〔１〕によらない設定も可能で、こ
の場合、外壁回路ＦＢ、 、 １’ｉ”１３２のインピ
ーダンス関係は必ずしも式（２） 、 （３）によらな
い新たな畿件が得られる。
前にも述べたように電界効果トランジスタの整流特性は
ノース、ドレインの接続を逆にし、かつチャンネル極性
の異るものにおきかえることで再現することが可能であ
り、この処賀は第５．（ｉ。
ノース、ドレインの接続を逆にし、かつチャンネル極性
の異るものにおきかえることで再現することが可能であ
り、この処賀は第５．（ｉ。
８図の各実施例に適用できる。−例を示すならば、第６
図の一実施例に対シフ、その１界効果トランジスタＱ、
、 Ｑ、を極性の異る電界効果ｌ・コンデンサＱａ、Ｑ
ｙ Ｋおきかえ、かつ、そのノース、ドレインの接続を
とりかえたものとして第９図の一実施例が得られる。
図の一実施例に対シフ、その１界効果トランジスタＱ、
、 Ｑ、を極性の異る電界効果ｌ・コンデンサＱａ、Ｑ
ｙ Ｋおきかえ、かつ、そのノース、ドレインの接続を
とりかえたものとして第９図の一実施例が得られる。
＆ｔ１図は同期分離回路の従来例を示す回路図、第２図
は複合映像信号と同期分離出力を示す図、第３図乃至第
６図、第８図および第９図は夫々本発明の一実施例を示
す回路図、第７図はゲートとドレインを接続した亀？ｒ
効果トランジスターの整流特性を示す図でちる。 Ｉ、、Ｉ、・・・・・・入力端子、０１＋Ｏ１・・・・
・・出力端子、ＣＩ ＋ Ｃ！・・・・・・芥（■、Ｒ
，、Ｒ２，Ｒ，、’Ｒ４，Ｒ，・・・・・・抵抗、ＱＩ
・・・・・・バイポーラトランジスタｓ Ｑｔ ｒ Ｑ
ａＱ４・・・・・・電界＠果トランジスタ、Ｑｓ、Ｑ
６＋Ｑ？・・・Ｑｓ、 Ｑ、３． Ｑ４ と極性を兄に
する電界効果トランジスタ、 ｃｐ、・・・・・・・俄
圧比較回路、 ＶＷ、・・・・・・基準電圧源、ＳＩ、
・・・・・・複合映像信号、Ｓ０２・・・・・・同期分
離出力信号＋ＴＩ・・・・・・同期信号期間、Ｔ、・・
・・・・映像信号期間、Ｄ、Ｄ２・・・・・・ダイオー
ド、ＦＢ、、ＦＢ２・・・・・・帰還回路。 、代理人 弁理士 内 原 晋 第１図 第２図 第４図 第６図 第７図 第８図 第′７図
は複合映像信号と同期分離出力を示す図、第３図乃至第
６図、第８図および第９図は夫々本発明の一実施例を示
す回路図、第７図はゲートとドレインを接続した亀？ｒ
効果トランジスターの整流特性を示す図でちる。 Ｉ、、Ｉ、・・・・・・入力端子、０１＋Ｏ１・・・・
・・出力端子、ＣＩ ＋ Ｃ！・・・・・・芥（■、Ｒ
，、Ｒ２，Ｒ，、’Ｒ４，Ｒ，・・・・・・抵抗、ＱＩ
・・・・・・バイポーラトランジスタｓ Ｑｔ ｒ Ｑ
ａＱ４・・・・・・電界＠果トランジスタ、Ｑｓ、Ｑ
６＋Ｑ？・・・Ｑｓ、 Ｑ、３． Ｑ４ と極性を兄に
する電界効果トランジスタ、 ｃｐ、・・・・・・・俄
圧比較回路、 ＶＷ、・・・・・・基準電圧源、ＳＩ、
・・・・・・複合映像信号、Ｓ０２・・・・・・同期分
離出力信号＋ＴＩ・・・・・・同期信号期間、Ｔ、・・
・・・・映像信号期間、Ｄ、Ｄ２・・・・・・ダイオー
ド、ＦＢ、、ＦＢ２・・・・・・帰還回路。 、代理人 弁理士 内 原 晋 第１図 第２図 第４図 第６図 第７図 第８図 第′７図
Claims (5)
- （１）第１の入力端に容量を介して入力信号が供給され
、第２の入力端に基準電圧が供給される電圧比較回路と
、この電圧比較回路の出力端から前記第１の入力端に施
された二つの帰還回路とを有し、これら二つの帰還回路
の少なくとも一方で前記容量を充電１し、前記二つの帰
還回路のいずれか一方で前記容量を放電するようにした
ことを特徴とする同期分離回路。 - （２）前記二つの帰還回路の少くとも一方は抵抗と一方
向性素子とを直列に接続することで構成されていること
を特徴とする特許請求の範囲第（１）項記載の同期分離
回路。 - （３）前記一方向性素子としてダイオードを用いたこと
を特徴とする特許請求の範囲第（２１項記載の同期分離
回路。 - （４）前記一方向性素子としてゲートおよびドレインが
接続された電界効果トランジスターを用いたことを特徴
とする特許請求の範囲第（（至）項記載の同期分離回路
。 - （５）前記二つの帰還回路の少くとも一方は一つの電界
効果トランジスターで構成され、この電界効果トランジ
スターのゲートおよびドレインは接続されていることを
特徴とする特許請求の範囲第（１）項記載の同期分離回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5490184A JPS60198971A (ja) | 1984-03-22 | 1984-03-22 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5490184A JPS60198971A (ja) | 1984-03-22 | 1984-03-22 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60198971A true JPS60198971A (ja) | 1985-10-08 |
| JPH0431226B2 JPH0431226B2 (ja) | 1992-05-25 |
Family
ID=12983503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5490184A Granted JPS60198971A (ja) | 1984-03-22 | 1984-03-22 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60198971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045943A (en) * | 1985-02-28 | 1991-09-03 | Canon Kabushiki Kaisha | Synchronous signal separation circuit |
-
1984
- 1984-03-22 JP JP5490184A patent/JPS60198971A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045943A (en) * | 1985-02-28 | 1991-09-03 | Canon Kabushiki Kaisha | Synchronous signal separation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0431226B2 (ja) | 1992-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116156B2 (en) | Charge pump circuit | |
| US4922402A (en) | CMOS voltage multiplier | |
| US6989999B2 (en) | Charge pump type DC/DC converter having stepwise adjustable output voltage | |
| US20080030261A1 (en) | Charge Pump Circuit | |
| US20050237118A1 (en) | Precision relaxation oscillator without comparator delay errors | |
| KR970067266A (ko) | 위상 에러 신호 발생기 | |
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| JPS62149215A (ja) | 時定数回路 | |
| JPS60198971A (ja) | 同期分離回路 | |
| JP3475143B2 (ja) | 電圧反転回路 | |
| JPH0575893A (ja) | 同期分離回路 | |
| JPH0213821B2 (ja) | ||
| JPS6016121Y2 (ja) | ダイオ−ドゲ−ト形位相検波回路 | |
| US4755739A (en) | Switched direct voltage converter | |
| JPH0568154B2 (ja) | ||
| JPH087739Y2 (ja) | 垂直偏向駆動パルス発生回路 | |
| JPS59193598A (ja) | 電荷結合装置 | |
| SU1436218A1 (ru) | Устройство дл управлени двухтактным транзисторным ключом | |
| JPS5829635Y2 (ja) | 同期発振回路 | |
| JPH05325590A (ja) | 電荷結合素子 | |
| JPH03244279A (ja) | 垂直同期信号分離回路 | |
| JPS63242018A (ja) | 単安定マルチバイブレ−タ | |
| JPS5948568B2 (ja) | フリツプフロツプ回路 | |
| JPS5936036Y2 (ja) | Ｃｍｏｓ発振回路 | |
| JPS61290815A (ja) | 移相回路 |