JPH087739Y2 - 垂直偏向駆動パルス発生回路 - Google Patents
垂直偏向駆動パルス発生回路Info
- Publication number
- JPH087739Y2 JPH087739Y2 JP1986055516U JP5551686U JPH087739Y2 JP H087739 Y2 JPH087739 Y2 JP H087739Y2 JP 1986055516 U JP1986055516 U JP 1986055516U JP 5551686 U JP5551686 U JP 5551686U JP H087739 Y2 JPH087739 Y2 JP H087739Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- current
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、テレビジョン受像機における垂直偏向駆動
パルス発生回路に関するもので、特にIC(集積回路)化
に適した垂直偏向駆動パルス発生回路に関する。
パルス発生回路に関するもので、特にIC(集積回路)化
に適した垂直偏向駆動パルス発生回路に関する。
(ロ)従来の技術 テレビジョン受像機において、水平同期信号に同期し
て水平周波数fHの整数倍の周波数nfHの信号を作り、こ
れを垂直同期信号に応じて分周して垂直周波数fVの信号
とし、この信号を用いて垂直偏向を行なう垂直偏向回路
が知られている。その様な回路をIC化した例としては、
「′85三洋半導体ハンドブックモノリシックバイポーラ
集積回路編」(昭和60年3月20日発行)第1000頁に示さ
れる映像・色・偏向回路用ICLA7620がある。前記ICから
垂直偏向回路部分を抽出した回路を第2図に示す。第2
図において(1)はICであり、映像検波回路(図示せ
ず)からの映像信号は入力ピン(2)を介して複合同期
分離回路(3)に印加され、水平及び垂直同期信号等の
複合同期信号が分離される。該複合同期信号は積分回路
(4)、クランプ回路(5)及びトランジスタ(6)と
から成る垂直同期分離回路(7)に印加される為、前記
トランジスタ(6)のコレクタに垂直同期信号に同期し
たパルス信号を得ることができ、該パルス信号がリセッ
ト信号として分周回路(8)に印加される。
て水平周波数fHの整数倍の周波数nfHの信号を作り、こ
れを垂直同期信号に応じて分周して垂直周波数fVの信号
とし、この信号を用いて垂直偏向を行なう垂直偏向回路
が知られている。その様な回路をIC化した例としては、
「′85三洋半導体ハンドブックモノリシックバイポーラ
集積回路編」(昭和60年3月20日発行)第1000頁に示さ
れる映像・色・偏向回路用ICLA7620がある。前記ICから
垂直偏向回路部分を抽出した回路を第2図に示す。第2
図において(1)はICであり、映像検波回路(図示せ
ず)からの映像信号は入力ピン(2)を介して複合同期
分離回路(3)に印加され、水平及び垂直同期信号等の
複合同期信号が分離される。該複合同期信号は積分回路
(4)、クランプ回路(5)及びトランジスタ(6)と
から成る垂直同期分離回路(7)に印加される為、前記
トランジスタ(6)のコレクタに垂直同期信号に同期し
たパルス信号を得ることができ、該パルス信号がリセッ
ト信号として分周回路(8)に印加される。
一方、前記複合同期分離回路(3)から得られる複合
同期信号が印加される信号発生回路(9)は、水平同期
信号に同期した水平周波数の2倍の周波数2fHの信号を
発生し、該信号はクロック信号として前記分周回路
(8)に印加される。このため、前記分周回路(8)は
前記2fHの信号を垂直同期分離回路(7)からのパルス
に応じて525分の1に分周する。前記分周回路(8)か
ら得られる垂直周波数fVの出力信号は、出力トランジス
タ(10)のベースに印加される。その結果、出力ピン
(11)に垂直偏向回路(12)を駆動するための駆動パル
スを得ることができる。
同期信号が印加される信号発生回路(9)は、水平同期
信号に同期した水平周波数の2倍の周波数2fHの信号を
発生し、該信号はクロック信号として前記分周回路
(8)に印加される。このため、前記分周回路(8)は
前記2fHの信号を垂直同期分離回路(7)からのパルス
に応じて525分の1に分周する。前記分周回路(8)か
ら得られる垂直周波数fVの出力信号は、出力トランジス
タ(10)のベースに印加される。その結果、出力ピン
(11)に垂直偏向回路(12)を駆動するための駆動パル
スを得ることができる。
従って、第2図の回路によれば映像信号中から垂直偏
向のための駆動パルスを得ることができる。
向のための駆動パルスを得ることができる。
(ハ)考案が解決しようとする問題点 しかしながら、第2図の回路においては複合同期信号
から垂直同期信号を得るためにIC(1)の外付けの積分
回路(4)及びクランプ回路(5)が必要となり、外付
回路及びピン数の増加というIC化にとって好ましくない
問題があった。
から垂直同期信号を得るためにIC(1)の外付けの積分
回路(4)及びクランプ回路(5)が必要となり、外付
回路及びピン数の増加というIC化にとって好ましくない
問題があった。
(ニ)問題点を解決するための手段 本考案は、上述の点に鑑み成されたもので、映像信号
中の複合同期信号に応じてオンオフする第1トランジス
タ(13)と、該第1トランジスタのオンオフに応じて充
放電される充放電コンデンサ(22)と、該充放電コンデ
ンサの出力電圧と基準電圧とを比較し判別信号を発生す
る比較回路(23)と、該比較回路の判別信号がリセット
信号として印加され水平周波数の所定倍の周波数の信号
を分周する分周回路(8)と、該分周回路の出力信号に
応じた出力電流を発生する出力トランジスタ(24)と、
該出力トランジスタの出力電流が流れる負荷(28)と、
該負荷に流れる電流が供給される第1のPN接合素子(2
6)と、該第1のPN接合素子(26)と電流ミラー関係に
接続された第1乃至第3定電流トランジスタ(14、15、
16)と、該第1及び第2定電流トランジスタ(14、15)
の出力電流が供給される第2のPN接合素子(20)と、該
第2のPN接合素子(20)と電流ミラー関係に接続され、
そのコレクタが前記第3定電流トランジスタ(16)の出
力端子及び前記充放電コンデンサの一端に接続された第
2トランジスタ(21)とを備え、前記負荷の値に応じて
前記第1乃至第3定電流トランジスタの電流値を変化さ
せるとともに前記第1トランジスタのオンオフに応じて
前記第2トランジスタのオンオフを制御し、前記充放電
コンデンサの充放電量を制御することにより垂直偏向回
路の駆動パルスのタイミングを調整したことを特徴とす
る。
中の複合同期信号に応じてオンオフする第1トランジス
タ(13)と、該第1トランジスタのオンオフに応じて充
放電される充放電コンデンサ(22)と、該充放電コンデ
ンサの出力電圧と基準電圧とを比較し判別信号を発生す
る比較回路(23)と、該比較回路の判別信号がリセット
信号として印加され水平周波数の所定倍の周波数の信号
を分周する分周回路(8)と、該分周回路の出力信号に
応じた出力電流を発生する出力トランジスタ(24)と、
該出力トランジスタの出力電流が流れる負荷(28)と、
該負荷に流れる電流が供給される第1のPN接合素子(2
6)と、該第1のPN接合素子(26)と電流ミラー関係に
接続された第1乃至第3定電流トランジスタ(14、15、
16)と、該第1及び第2定電流トランジスタ(14、15)
の出力電流が供給される第2のPN接合素子(20)と、該
第2のPN接合素子(20)と電流ミラー関係に接続され、
そのコレクタが前記第3定電流トランジスタ(16)の出
力端子及び前記充放電コンデンサの一端に接続された第
2トランジスタ(21)とを備え、前記負荷の値に応じて
前記第1乃至第3定電流トランジスタの電流値を変化さ
せるとともに前記第1トランジスタのオンオフに応じて
前記第2トランジスタのオンオフを制御し、前記充放電
コンデンサの充放電量を制御することにより垂直偏向回
路の駆動パルスのタイミングを調整したことを特徴とす
る。
(ホ)作用 本考案によれば、出力トランジスタに流れる電流に応
じた電流を定電流源に流す様にしているので、前記出力
トランジスタの負荷を調整することで充放電コンデンサ
への充電電流を制御できる。その為、外付回路及びピン
数の削減を計ることができる。
じた電流を定電流源に流す様にしているので、前記出力
トランジスタの負荷を調整することで充放電コンデンサ
への充電電流を制御できる。その為、外付回路及びピン
数の削減を計ることができる。
(ヘ)実施例 第1図は、本考案の一実施例を示す回路図で、(13)
は複合同期分離回路(3)からの複合同期信号がベース
に印加され、オンオフのスイッチング動作を行う第1ト
ランジスタ、(14)乃至(16)はエミッタが抵抗(17)
乃至(19)を介して各々電源(+Vcc)に接続されてい
る第1乃至第3定電流トランジスタ、(20)は第1及び
第2定電流トランジスタ(14)及び(15)から定電流が
供給されるダイオード、(21)はコレクタに第3定電流
トランジスタ(16)から定電流が供給され、ベースが第
1トランジスタ(13)のコレクタと接続されている第2
トランジスタ、(22)は該第2トランジスタ(21)のオ
ンオフにより充放電を行う充放電コンデンサ、(23)は
正入力端子に充放電コンデンサ(22)の一端が接続さ
れ、負入力端子に基準電源が接続された比較回路、(2
4)はベースに第3トランジスタ(25)からの垂直偏向
用の駆動パルスが印加され、コレクタがダイオード(2
6)及び抵抗(27)を介して電源に接続され、エミッタ
が出力ピン(11)を介して負荷となる外付けの可変抵抗
(28)に接続されている出力トランジスタ、(29)は抵
抗(30)及び(31)とダイオード(32)及び(33)から
成る温度補償用のバイアス回路である。尚、抵抗(27)
と抵抗(17)乃至(19)の抵抗値は、1:mに設定され、
ダイオード(26)と第1乃至第3定電流トランジスタ
(14)乃至(16)のエミッタ面積は、1:1/mに設定され
ている。更にダイオード(20)と第2トランジスタ(2
1)のエミッタ面積は等しく設定されている。又、第1
図において第2図と同一の回路素子については、同一の
符号を付しその説明は省略する。
は複合同期分離回路(3)からの複合同期信号がベース
に印加され、オンオフのスイッチング動作を行う第1ト
ランジスタ、(14)乃至(16)はエミッタが抵抗(17)
乃至(19)を介して各々電源(+Vcc)に接続されてい
る第1乃至第3定電流トランジスタ、(20)は第1及び
第2定電流トランジスタ(14)及び(15)から定電流が
供給されるダイオード、(21)はコレクタに第3定電流
トランジスタ(16)から定電流が供給され、ベースが第
1トランジスタ(13)のコレクタと接続されている第2
トランジスタ、(22)は該第2トランジスタ(21)のオ
ンオフにより充放電を行う充放電コンデンサ、(23)は
正入力端子に充放電コンデンサ(22)の一端が接続さ
れ、負入力端子に基準電源が接続された比較回路、(2
4)はベースに第3トランジスタ(25)からの垂直偏向
用の駆動パルスが印加され、コレクタがダイオード(2
6)及び抵抗(27)を介して電源に接続され、エミッタ
が出力ピン(11)を介して負荷となる外付けの可変抵抗
(28)に接続されている出力トランジスタ、(29)は抵
抗(30)及び(31)とダイオード(32)及び(33)から
成る温度補償用のバイアス回路である。尚、抵抗(27)
と抵抗(17)乃至(19)の抵抗値は、1:mに設定され、
ダイオード(26)と第1乃至第3定電流トランジスタ
(14)乃至(16)のエミッタ面積は、1:1/mに設定され
ている。更にダイオード(20)と第2トランジスタ(2
1)のエミッタ面積は等しく設定されている。又、第1
図において第2図と同一の回路素子については、同一の
符号を付しその説明は省略する。
第1図において、入力ピン(2)を介して複合同期分
離回路(3)に印加される映像信号中からは第3図
(イ)の如き複合同期信号が取り出せる。該複合同期信
号は信号発生回路(9)に印加されると共に第1トラン
ジスタ(13)のベースに印加される。第1トランジスタ
(13)のベースに矩形パルスが印加されると第1トラン
ジスタ(13)はオンし、第2トランジスタ(21)がオフ
するので、充放電コンデンサ(22)は第3定電流トラン
ジスタ(16)により電流I0で定電流充電され、該充電さ
れた電圧が比較回路(23)の正入力端子に印加される。
第1トランジスタ(13)のベースに矩形パルスが印加さ
れなくなると、第1トランジスタ(13)はオフし、第2
トランジスタ(21)がオンする。ダイオード(20)と第
2トランジスタ(21)はカレントミラー回路の構成にな
るので、ダイオード(20)に第1及び第2定電流トラン
ジスタ(14)及び(15)の電流I0が加算された2I0が流
れると、第2トランジスタ(21)には、第3定電流トラ
ンジスタ(16)の電流I0と充放電コンデンサ(22)の放
電電流I0とが加算された2I0が流れる。従って、第1ト
ランジスタ(13)のベースに第3図(イ)の如き複合同
期信号が印加されると、比較回路(23)の正入力端子に
は第3図(ロ)の如き充放電コンデンサ(22)の出力信
号が印加される。ここで、比較回路(23)の基準電源の
電圧を第3図(ロ)の一点鎖線の如く設定すれば、第3
図(ハ)の如き矩形パルスが、比較回路(23)から分周
回路(8)にリセット信号として印加される。
離回路(3)に印加される映像信号中からは第3図
(イ)の如き複合同期信号が取り出せる。該複合同期信
号は信号発生回路(9)に印加されると共に第1トラン
ジスタ(13)のベースに印加される。第1トランジスタ
(13)のベースに矩形パルスが印加されると第1トラン
ジスタ(13)はオンし、第2トランジスタ(21)がオフ
するので、充放電コンデンサ(22)は第3定電流トラン
ジスタ(16)により電流I0で定電流充電され、該充電さ
れた電圧が比較回路(23)の正入力端子に印加される。
第1トランジスタ(13)のベースに矩形パルスが印加さ
れなくなると、第1トランジスタ(13)はオフし、第2
トランジスタ(21)がオンする。ダイオード(20)と第
2トランジスタ(21)はカレントミラー回路の構成にな
るので、ダイオード(20)に第1及び第2定電流トラン
ジスタ(14)及び(15)の電流I0が加算された2I0が流
れると、第2トランジスタ(21)には、第3定電流トラ
ンジスタ(16)の電流I0と充放電コンデンサ(22)の放
電電流I0とが加算された2I0が流れる。従って、第1ト
ランジスタ(13)のベースに第3図(イ)の如き複合同
期信号が印加されると、比較回路(23)の正入力端子に
は第3図(ロ)の如き充放電コンデンサ(22)の出力信
号が印加される。ここで、比較回路(23)の基準電源の
電圧を第3図(ロ)の一点鎖線の如く設定すれば、第3
図(ハ)の如き矩形パルスが、比較回路(23)から分周
回路(8)にリセット信号として印加される。
分周回路(8)は従来技術と同様に信号発生回路
(9)からクロック信号として2fHの信号が印加されて
いるため、該2fHの信号を前記比較回路(23)からの第
3図(ハ)の如き矩形パルスに応じて、525分の1に分
周する。それによって得られる垂直周波数fVの出力信号
は第3トランジスタ(25)のベースに印加される。この
ため、出力トランジスタ(24)のエミッタには前記出力
信号に応じた出力電圧が発生し、該出力電圧に応じて可
変抵抗(28)の一端に発生する駆動パルスが垂直偏向回
路(12)に印加される。
(9)からクロック信号として2fHの信号が印加されて
いるため、該2fHの信号を前記比較回路(23)からの第
3図(ハ)の如き矩形パルスに応じて、525分の1に分
周する。それによって得られる垂直周波数fVの出力信号
は第3トランジスタ(25)のベースに印加される。この
ため、出力トランジスタ(24)のエミッタには前記出力
信号に応じた出力電圧が発生し、該出力電圧に応じて可
変抵抗(28)の一端に発生する駆動パルスが垂直偏向回
路(12)に印加される。
ところで、第1乃至第3定電流トランジスタ(14)乃
至(16)に流れる定電流は可変抵抗(28)の調整により
定まる。例えば、抵抗(30)及び(31)の抵抗値を等し
くし、第3トランジスタ(25)がオフしているとすれ
ば、出力トランジスタ(24)のエミッタ電圧は1/2Vccと
なる。このため、出力トランジスタ(24)のエミッタ電
流は、前記エミッタ電圧1/2VccとIC(1)の外付けの可
変抵抗(28)の値によって定まるI1となる。出力トラン
ジスタ(24)のエミッタ電流とコレクタ電流は等しいと
考えて良いので、ダイオード(26)と抵抗(27)にも電
流I1が流れる。又、ダイオード(26)と第1乃至第3定
電流トランジスタ(14)乃至(16)は電流比が1:1/mの
カレントミラー関係に接続されているので第1乃至第3
定電流トランジスタ(14)乃至(16)には1/mI1(=
I0)の定電流が流れる。従って、可変抵抗(28)の調整
により充放電コンデンサ(22)への充電電流を調整する
ことが出来る。
至(16)に流れる定電流は可変抵抗(28)の調整により
定まる。例えば、抵抗(30)及び(31)の抵抗値を等し
くし、第3トランジスタ(25)がオフしているとすれ
ば、出力トランジスタ(24)のエミッタ電圧は1/2Vccと
なる。このため、出力トランジスタ(24)のエミッタ電
流は、前記エミッタ電圧1/2VccとIC(1)の外付けの可
変抵抗(28)の値によって定まるI1となる。出力トラン
ジスタ(24)のエミッタ電流とコレクタ電流は等しいと
考えて良いので、ダイオード(26)と抵抗(27)にも電
流I1が流れる。又、ダイオード(26)と第1乃至第3定
電流トランジスタ(14)乃至(16)は電流比が1:1/mの
カレントミラー関係に接続されているので第1乃至第3
定電流トランジスタ(14)乃至(16)には1/mI1(=
I0)の定電流が流れる。従って、可変抵抗(28)の調整
により充放電コンデンサ(22)への充電電流を調整する
ことが出来る。
尚、出力トランジスタ(24)のベースには温度補償用
のバイアス回路(29)が設けられており、かつ外付けの
可変抵抗(28)はIC(1)内部の抵抗に比べ温度依存性
が小さいので、出力トランジスタ(24)の出力電流は、
可変抵抗(28)の値に応じた所定値となり、温度変化に
よる垂直同期信号の検出感度の変化を一定に保つことが
出来る。
のバイアス回路(29)が設けられており、かつ外付けの
可変抵抗(28)はIC(1)内部の抵抗に比べ温度依存性
が小さいので、出力トランジスタ(24)の出力電流は、
可変抵抗(28)の値に応じた所定値となり、温度変化に
よる垂直同期信号の検出感度の変化を一定に保つことが
出来る。
(ト)考案の効果 以上、述べた如く本考案によればわずかな電流で、複
合同期信号の期間に応じてコンデンサの充放電を行なう
ことが出来るので、前記コンデンサの値を小に設定出
来、前記コンデンサをIC内に内蔵でき外付回路の削減を
計ることができる。又、本考案によれば垂直偏向用の駆
動パルスの出力ピンに接続される負荷に流れる電流に応
じて充放電コンデンサの充電電流を定めている為、格別
の制御ピンを必要とせずICのピン数の削減が計れ、効率
的なIC設計を行うことができる。
合同期信号の期間に応じてコンデンサの充放電を行なう
ことが出来るので、前記コンデンサの値を小に設定出
来、前記コンデンサをIC内に内蔵でき外付回路の削減を
計ることができる。又、本考案によれば垂直偏向用の駆
動パルスの出力ピンに接続される負荷に流れる電流に応
じて充放電コンデンサの充電電流を定めている為、格別
の制御ピンを必要とせずICのピン数の削減が計れ、効率
的なIC設計を行うことができる。
第1図は、本考案の一実施例を示す回路図、第2図は従
来のIC化された垂直同期分離回路を示す回路図、及び第
3図は第1図の説明に供するための波形図である。 (3)…複合同期分離回路、(8)…分周回路、(13)
…第1トランジスタ、(14)乃至(16)…第1乃至第3
定電流トランジスタ、(22)…充放電コンデンサ、(2
3)…比較回路、(24)…出力トランジスタ、(28)…
可変抵抗。
来のIC化された垂直同期分離回路を示す回路図、及び第
3図は第1図の説明に供するための波形図である。 (3)…複合同期分離回路、(8)…分周回路、(13)
…第1トランジスタ、(14)乃至(16)…第1乃至第3
定電流トランジスタ、(22)…充放電コンデンサ、(2
3)…比較回路、(24)…出力トランジスタ、(28)…
可変抵抗。
Claims (1)
- 【請求項1】映像信号中の複合同期信号に応じてオンオ
フする第1トランジスタ(13)と、該第1トランジスタ
のオンオフに応じて充放電される充放電コンデンサ(2
2)と、該充放電コンデンサの出力電圧と基準電圧とを
比較し判別信号を発生する比較回路(23)と、該比較回
路の判別信号がリセット信号として印加され水平周波数
の所定倍の周波数の信号を分周する分周回路(8)と、
該分周回路の出力信号に応じた出力電流を発生する出力
トランジスタ(24)と、該出力トランジスタの出力電流
が流れる負荷(28)と、該負荷に流れる電流が供給され
る第1のPN接合素子(26)と、該第1のPN接合素子(2
6)と電流ミラー関係に接続された第1乃至第3定電流
トランジスタ(14、15、16)と、該第1及び第2定電流
トランジスタ(14、15)の出力電流が供給される第2の
PN接合素子(20)と、該第2のPN接合素子(20)と電流
ミラー関係に接続され、そのコレクタが前記第3定電流
トランジスタ(16)の出力端子及び前記充放電コンデン
サの一端に接続された第2トランジスタ(21)とを備
え、前記負荷の値に応じて前記第1乃至第3定電流トラ
ンジスタの電流値を変化させるとともに前記第1トラン
ジスタのオンオフに応じて前記第2トランジスタのオン
オフを制御し、前記充放電コンデンサの充放電量を制御
することにより垂直偏向回路の駆動パルスのタイミング
を調整したことを特徴とする垂直偏向駆動パルス発生回
路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986055516U JPH087739Y2 (ja) | 1986-04-14 | 1986-04-14 | 垂直偏向駆動パルス発生回路 |
DE87902721T DE3787619T2 (de) | 1986-04-14 | 1987-04-13 | Schaltung zur erzeugung senkrechter synchronisierenden stromstösse. |
PCT/JP1987/000230 WO1987006414A1 (en) | 1986-04-14 | 1987-04-13 | Circuit for generating vertical synchronizing pulses |
KR1019870003498A KR930002596B1 (ko) | 1986-04-14 | 1987-04-13 | 수직 동기 분리 회로 |
EP87902721A EP0269741B1 (en) | 1986-04-14 | 1987-04-13 | Circuit for generating vertical synchronizing pulses |
US07/141,359 US4789896A (en) | 1986-04-14 | 1987-04-13 | Vertical synchronizing pulse generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986055516U JPH087739Y2 (ja) | 1986-04-14 | 1986-04-14 | 垂直偏向駆動パルス発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62167459U JPS62167459U (ja) | 1987-10-23 |
JPH087739Y2 true JPH087739Y2 (ja) | 1996-03-04 |
Family
ID=30883479
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1986055516U Expired - Lifetime JPH087739Y2 (ja) | 1986-04-14 | 1986-04-14 | 垂直偏向駆動パルス発生回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH087739Y2 (ja) |
KR (1) | KR930002596B1 (ja) |
-
1986
- 1986-04-14 JP JP1986055516U patent/JPH087739Y2/ja not_active Expired - Lifetime
-
1987
- 1987-04-13 KR KR1019870003498A patent/KR930002596B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930002596B1 (ko) | 1993-04-03 |
KR870010732A (ko) | 1987-11-30 |
JPS62167459U (ja) | 1987-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2066598A (en) | Television synchronising systems | |
US5420530A (en) | Voltage comparator with hysteresis | |
JPH087739Y2 (ja) | 垂直偏向駆動パルス発生回路 | |
US4891608A (en) | #6 Control circuit for horizontal oscillator | |
US4051428A (en) | Current control circuit with current proportional circuit | |
US4789896A (en) | Vertical synchronizing pulse generating circuit | |
JP3406613B2 (ja) | 三角波発振回路 | |
JPS61198977A (ja) | 同期分離回路 | |
JP2838212B2 (ja) | のこぎり波発振器段 | |
JPS584278Y2 (ja) | 電流切換回路 | |
JP2699610B2 (ja) | 同期信号分離回路 | |
JPS5829635Y2 (ja) | 同期発振回路 | |
JPH0526825Y2 (ja) | ||
JPH0544229B2 (ja) | ||
JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
JP2772957B2 (ja) | レベル切り換え回路 | |
JPH0568154B2 (ja) | ||
JPH0628854Y2 (ja) | 負荷に鋸歯状波電流を流す回路 | |
JPH05119857A (ja) | 定電流発生回路 | |
US4126815A (en) | Delayed kinescope blanking pulse generator | |
JP2512153B2 (ja) | 同期信号分離装置 | |
JPS5850684Y2 (ja) | バ−ストゲ−トパルス形成回路 | |
JP2925243B2 (ja) | ビデオ信号切換回路 | |
KR800001338B1 (ko) | 주파수 더블러 | |
JPH0748642B2 (ja) | 電流ヒステリシスコンパレ−タ |