JP2699610B2 - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JP2699610B2 JP2699610B2 JP9802590A JP9802590A JP2699610B2 JP 2699610 B2 JP2699610 B2 JP 2699610B2 JP 9802590 A JP9802590 A JP 9802590A JP 9802590 A JP9802590 A JP 9802590A JP 2699610 B2 JP2699610 B2 JP 2699610B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- potential
- signal
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン受像機などに用いられてい
る同期信号分離回路に関するものである。
る同期信号分離回路に関するものである。
〔従来の技術〕 第４図は従来の同期信号分離回路の構成を示すブロッ
ク図である。入力端子１に与えられたビデオ信号Ｘはバ
ッファ回路２を介して第1,第２のピークホールド回路3,
4に与えられる。第1,第２のピークホールド回路3,4に
は、ゲート信号Ｇが与えられており、第1,第２のピーク
ホールド回路3,4はゲート信号Ｇの“H"の期間にのみ動
作する。第１のピークホールド回路３は、ゲート信号Ｇ
が“H"の期間中のビデオ信号Ｘの最高電位を外付コンデ
ンサC1にホールドさせる。第２のピークホールド回路４
は、ゲート信号Ｇが“H"の期間中のビデオ信号Ｘの最低
電位を外付コンデンサC2にホールドさせる。コンデンサ
C1,C2にホールドされた電位は、第1,第２のDCレベルシ
フト回路5,6に与えられる。第１のDCレベルシフト回路
５は、コンデンサC1のホールド電位を適当量小さくして
第１の比較器７の非反転入力に与える。第２のCDレベル
シフト回路６は、コンデンサC2のホールド電位を適当量
大きくして第２の比較器８の反転入力に与える。バイア
ス回路９は、トランジストQ1にバイアスを与えるための
ものであり、バイアスは一定値に固定されている。トラ
ンジスタQ1のエミッタは第１の比較器７の非反転入力に
接続され、コレクタは電源電圧Vccに接続されている。
第１の比較器７の反転入力および第２の比較器８の非反
転入力にはビデオ信号Ｘが入力されている。第1,第２の
比較器7,8には制御信号としてゲート信号Ｇが入力され
ており、第1,第２の比較器7,8はゲート信号Ｇが“H"の
期間のみ動作し、反転入力と非反転入力との比較結果を
出力する。合成回路10には第1,第２の比較器7,8の出力
が与えられており、合成回路10はこれらの出力を合成し
て同期信号を出力端子11に出力する。
ク図である。入力端子１に与えられたビデオ信号Ｘはバ
ッファ回路２を介して第1,第２のピークホールド回路3,
4に与えられる。第1,第２のピークホールド回路3,4に
は、ゲート信号Ｇが与えられており、第1,第２のピーク
ホールド回路3,4はゲート信号Ｇの“H"の期間にのみ動
作する。第１のピークホールド回路３は、ゲート信号Ｇ
が“H"の期間中のビデオ信号Ｘの最高電位を外付コンデ
ンサC1にホールドさせる。第２のピークホールド回路４
は、ゲート信号Ｇが“H"の期間中のビデオ信号Ｘの最低
電位を外付コンデンサC2にホールドさせる。コンデンサ
C1,C2にホールドされた電位は、第1,第２のDCレベルシ
フト回路5,6に与えられる。第１のDCレベルシフト回路
５は、コンデンサC1のホールド電位を適当量小さくして
第１の比較器７の非反転入力に与える。第２のCDレベル
シフト回路６は、コンデンサC2のホールド電位を適当量
大きくして第２の比較器８の反転入力に与える。バイア
ス回路９は、トランジストQ1にバイアスを与えるための
ものであり、バイアスは一定値に固定されている。トラ
ンジスタQ1のエミッタは第１の比較器７の非反転入力に
接続され、コレクタは電源電圧Vccに接続されている。
第１の比較器７の反転入力および第２の比較器８の非反
転入力にはビデオ信号Ｘが入力されている。第1,第２の
比較器7,8には制御信号としてゲート信号Ｇが入力され
ており、第1,第２の比較器7,8はゲート信号Ｇが“H"の
期間のみ動作し、反転入力と非反転入力との比較結果を
出力する。合成回路10には第1,第２の比較器7,8の出力
が与えられており、合成回路10はこれらの出力を合成し
て同期信号を出力端子11に出力する。
動作において、まず、ビデオ信号Ｘが第５図（ｂ）に
示す標準的な信号である場合について説明する。ビデオ
信号Ｘは、入力端子1,バッファ回路２を介し、第1,第２
のピークホールド回路3,4に与えられる。第１のピーク
ホールド回路３は、ゲート信号Ｇ（同図（ａ））が“H"
の期間中のビデオ信号Ｘの最高電位16を外付コンデンサ
C1にホールドさせる。一方、第２のピークホールド回路
４は、ゲート信号Ｇが“H"の期間中のビデオ信号Ｘの最
低電位17を外付コンデンサC2にホールドさせる。最高電
位16,最低電位17は各々第1,第２のDCレベルシフト5,6に
与えられ、最高電位16は適当量小さい電位18Aに、最低
電位17は適当量大きい電位19に各々レベルシフトされ
る。第１の比較器７の反転入力にはビデオ信号Ｘ（第５
図（ｂ））が、非反転入力には第１のレベルシフト回路
５の出力電位とトランジスタQ1を介して与えられるバイ
アス回路９からのDC電位との合成電位18が与えられる。
第１の比較器７はビデオ信号Ｘ（第５図（ｂ））のレベ
ルと合成電位18の比較をゲート信号Ｇが“H"の期間にの
み行い、その比較結果を出力する。第５図では、ゲート
信号Ｇが“H"の期間、合成電位18がビデオ信号Ｘより大
きいので、第１の比較器７の出力は“H"となる（同図
（ｃ））。
示す標準的な信号である場合について説明する。ビデオ
信号Ｘは、入力端子1,バッファ回路２を介し、第1,第２
のピークホールド回路3,4に与えられる。第１のピーク
ホールド回路３は、ゲート信号Ｇ（同図（ａ））が“H"
の期間中のビデオ信号Ｘの最高電位16を外付コンデンサ
C1にホールドさせる。一方、第２のピークホールド回路
４は、ゲート信号Ｇが“H"の期間中のビデオ信号Ｘの最
低電位17を外付コンデンサC2にホールドさせる。最高電
位16,最低電位17は各々第1,第２のDCレベルシフト5,6に
与えられ、最高電位16は適当量小さい電位18Aに、最低
電位17は適当量大きい電位19に各々レベルシフトされ
る。第１の比較器７の反転入力にはビデオ信号Ｘ（第５
図（ｂ））が、非反転入力には第１のレベルシフト回路
５の出力電位とトランジスタQ1を介して与えられるバイ
アス回路９からのDC電位との合成電位18が与えられる。
第１の比較器７はビデオ信号Ｘ（第５図（ｂ））のレベ
ルと合成電位18の比較をゲート信号Ｇが“H"の期間にの
み行い、その比較結果を出力する。第５図では、ゲート
信号Ｇが“H"の期間、合成電位18がビデオ信号Ｘより大
きいので、第１の比較器７の出力は“H"となる（同図
（ｃ））。
一方、第２の比較器８の出力は電位19がビデオ信号Ｘ
より大きい期間のみ“L"となる（同図（ｄ））。合成回
路10は、第１及び第２の比較器7,8の出力のNANDをと
り、出力端子11に与える。このようにして、ビデオ信号
Ｘから同期信号を分離することができる（同図
（ｅ））。
より大きい期間のみ“L"となる（同図（ｄ））。合成回
路10は、第１及び第２の比較器7,8の出力のNANDをと
り、出力端子11に与える。このようにして、ビデオ信号
Ｘから同期信号を分離することができる（同図
（ｅ））。
次に、ビデオ信号Ｘが第６図（ｂ）に示すスプリット
シンクされた信号（例えばケーブルテレビのビデオ信
号）である場合について説明する。この場合も、ビデオ
信号Ｘはバッファ回路２を介し第1,第２のピークホール
ド回路3,4に与えられる。第1,第２のピークホールド回
路3,4は前述したのと同様の動作により最高電位20,最低
電位21（第６図（ｂ）参照）を各コンデンサC1,C2にホ
ールドさせる。そして、コンデンサC1,C2にホールドさ
れた電位は、第1,第２のDCレベルシフト回路5,6に与え
られ、前述したのと同様に各々適当量小さい電位22,大
きい電位23にレベルシフトされて（第６図（ｂ）参
照）、第１の比較器７の反転入力および第２の比較器８
の非反転入力にそれぞれ与えられる。このとき、コンデ
ンサC1にホールドされている最高電位20は、ビデオ信号
Ｘが標準的な信号である場合の最高電位16（第５図
（ｂ）参照）より相当高い電位となっている。そのた
め、第１の比較器７の非反転入力の電位22も第５図
（ｂ）に示した電位18よりも高くなっており、結果的に
バイアス回路９及びトランジスタQ1よりなる回路は動作
していない電位関係となる。
シンクされた信号（例えばケーブルテレビのビデオ信
号）である場合について説明する。この場合も、ビデオ
信号Ｘはバッファ回路２を介し第1,第２のピークホール
ド回路3,4に与えられる。第1,第２のピークホールド回
路3,4は前述したのと同様の動作により最高電位20,最低
電位21（第６図（ｂ）参照）を各コンデンサC1,C2にホ
ールドさせる。そして、コンデンサC1,C2にホールドさ
れた電位は、第1,第２のDCレベルシフト回路5,6に与え
られ、前述したのと同様に各々適当量小さい電位22,大
きい電位23にレベルシフトされて（第６図（ｂ）参
照）、第１の比較器７の反転入力および第２の比較器８
の非反転入力にそれぞれ与えられる。このとき、コンデ
ンサC1にホールドされている最高電位20は、ビデオ信号
Ｘが標準的な信号である場合の最高電位16（第５図
（ｂ）参照）より相当高い電位となっている。そのた
め、第１の比較器７の非反転入力の電位22も第５図
（ｂ）に示した電位18よりも高くなっており、結果的に
バイアス回路９及びトランジスタQ1よりなる回路は動作
していない電位関係となる。
第１の比較器７は、ビデオ信号Ｘ（第６図（ｂ））の
レベルと電位22の比較をゲート信号Ｇ（同図（ａ））が
“H"の期間のみ行い、その比較結果を出力する。この場
合、ゲート信号Ｇが“H"の期間において、第１の比較器
７の出力はビデオ信号Ｘのレベルが電位22より大きい期
間のみ“L"となり（同図（ｃ））、第２の比較器８の出
力は電位23より小さい期間のみ“L"となる（同図
（ｄ））。合成回路10は第1,第２の比較器7,8の出力のN
ANDをとり第６図（ｅ）のような同期信号を出力端子11
に出力する。
レベルと電位22の比較をゲート信号Ｇ（同図（ａ））が
“H"の期間のみ行い、その比較結果を出力する。この場
合、ゲート信号Ｇが“H"の期間において、第１の比較器
７の出力はビデオ信号Ｘのレベルが電位22より大きい期
間のみ“L"となり（同図（ｃ））、第２の比較器８の出
力は電位23より小さい期間のみ“L"となる（同図
（ｄ））。合成回路10は第1,第２の比較器7,8の出力のN
ANDをとり第６図（ｅ）のような同期信号を出力端子11
に出力する。
従来の同期信号分離回路は以上のように構成されてお
り、標準的なビデオ信号Ｘ（第５図（ｂ））が入力され
た場合に必要なバイアス回路９のバイアス電圧が固定さ
れているので、第７図（ｂ）に示すように、ビデオ信号
Ｘのレベルが相対的に高くなってシンク電位が上昇した
場合（第７図（ｂ）に示す点線から実線へ移動した場
合）、第１の比較器７の出力が第７図（ｃ）に示すよう
な波形となる。そのため、第５図（ｄ）に示した第２の
比較器８の出力とのNANDをとると、第７図（ｄ）に示す
ような波形になり所望の同期信号が得られないという問
題点があった。
り、標準的なビデオ信号Ｘ（第５図（ｂ））が入力され
た場合に必要なバイアス回路９のバイアス電圧が固定さ
れているので、第７図（ｂ）に示すように、ビデオ信号
Ｘのレベルが相対的に高くなってシンク電位が上昇した
場合（第７図（ｂ）に示す点線から実線へ移動した場
合）、第１の比較器７の出力が第７図（ｃ）に示すよう
な波形となる。そのため、第５図（ｄ）に示した第２の
比較器８の出力とのNANDをとると、第７図（ｄ）に示す
ような波形になり所望の同期信号が得られないという問
題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、ビデオ信号が標準的な信号である場合に、
シンク電位が変化しても所望の同期信号を出力すること
ができる同期信号分離回路を得ることを目的とする。
れたもので、ビデオ信号が標準的な信号である場合に、
シンク電位が変化しても所望の同期信号を出力すること
ができる同期信号分離回路を得ることを目的とする。
この発明に係る同期信号分離回路は、映像信号及び制
御信号が与えられ制御信号に応答して映像信号の最大値
をホールドする第１のホールド回路と、映像信号及び前
記制御信号が与えられ、制御信号に応答して映像信号の
最小値をホールドする第２のホールド回路と、第１のホ
ールド回路の出力電位を適当量小さくして出力する第１
のレベルシフト回路と、第２のホールド回路の出力電位
を適当量大きくして出力する第２のレベルシフト回路
と、第１あるいは第２のホールド回路に接続され、第１
あるいは第２のホールド回路のホールド電圧の変化に応
じて電圧レベルが変化する可変電圧を生成する可変電圧
生成回路と、一方入力に映像信号が、他方入力に前記第
１のレベルシフト回路の出力と可変電圧との合成電圧が
各々与えられ、制御信号に応答して映像信号と合成電圧
との比較結果を出力する第１の比較器と、一方入力に映
像信号が、他方入力に第２のレベルシフト回路の出力が
各々与えられ、制御信号に応答して映像信号と第２のレ
ベルシフト回路の出力との比較結果を出力する第２の比
較器と、第1,第２の比較器の出力を合成して同期信号を
作成する合成回路とを備えている。
御信号が与えられ制御信号に応答して映像信号の最大値
をホールドする第１のホールド回路と、映像信号及び前
記制御信号が与えられ、制御信号に応答して映像信号の
最小値をホールドする第２のホールド回路と、第１のホ
ールド回路の出力電位を適当量小さくして出力する第１
のレベルシフト回路と、第２のホールド回路の出力電位
を適当量大きくして出力する第２のレベルシフト回路
と、第１あるいは第２のホールド回路に接続され、第１
あるいは第２のホールド回路のホールド電圧の変化に応
じて電圧レベルが変化する可変電圧を生成する可変電圧
生成回路と、一方入力に映像信号が、他方入力に前記第
１のレベルシフト回路の出力と可変電圧との合成電圧が
各々与えられ、制御信号に応答して映像信号と合成電圧
との比較結果を出力する第１の比較器と、一方入力に映
像信号が、他方入力に第２のレベルシフト回路の出力が
各々与えられ、制御信号に応答して映像信号と第２のレ
ベルシフト回路の出力との比較結果を出力する第２の比
較器と、第1,第２の比較器の出力を合成して同期信号を
作成する合成回路とを備えている。
この発明における可変電圧生成回路の出力は、第１あ
るいは第２のホールド回路のホールド電圧の変化に応じ
電圧レベルが変化するので、可変電圧生成回路の出力と
第１のレベルシフト回路の出力との合成電圧が印加され
る第１の比較器の他方入力の電位も、第１あるいは第２
のホールド回路のホールド電圧の変化に応じて変化す
る。
るいは第２のホールド回路のホールド電圧の変化に応じ
電圧レベルが変化するので、可変電圧生成回路の出力と
第１のレベルシフト回路の出力との合成電圧が印加され
る第１の比較器の他方入力の電位も、第１あるいは第２
のホールド回路のホールド電圧の変化に応じて変化す
る。
第１図はこの発明に係る同期信号分離回路の一実施例
を示すブロック図である。図において、第４図に示した
従来回路との相違点は、バイアス回路９を可変バイアス
回路9Aとし、その出力であるトランジスタQ1のバイアス
電圧を第２のピークホールド回路４のホールド電圧の変
化に応じて変化させるようにしたことである。その他の
構成は、従来回路と同様である。
を示すブロック図である。図において、第４図に示した
従来回路との相違点は、バイアス回路９を可変バイアス
回路9Aとし、その出力であるトランジスタQ1のバイアス
電圧を第２のピークホールド回路４のホールド電圧の変
化に応じて変化させるようにしたことである。その他の
構成は、従来回路と同様である。
次に動作について説明する。入力端子１に標準的なビ
デオ信号あるいはスプリットシンクされたビデオ信号が
入力された場合に出力端子11に同期信号が導出される基
本的な動作は従来と同様である。
デオ信号あるいはスプリットシンクされたビデオ信号が
入力された場合に出力端子11に同期信号が導出される基
本的な動作は従来と同様である。
一方、この実施例の回路は、従来回路と異なり、入力
端子１に標準的なビデオ信号Ｘが入力されており、ビデ
オ信号Ｘのレベルが相対的に高くなってシンク電位が上
昇した場合にも、常に正常に動作できる。第２図に示す
ように、ビデオ信号Ｘのレベルが相対的に高くなってビ
デオ信号Ｘのシンク電位が上昇すると（点線から実線へ
移動）、第２のピークホールド回路４がコンデンサC2に
ホールドさせているビデオ信号Ｘの最低電位が電位17か
ら電位17Aに上昇する。この電位17Aが可変バイアス回路
9Aに与えられる。可変バイアス回路9Aは、電位17から電
位17Aの上昇電位分に応じ、バイアス電圧を上昇させ
る。第１の比較器７の非反転入力電位は、電位18が電位
100へ上昇する。そのため、電位100とビデオ信号Ｘの電
位関係は、シンク電位が変化する前の電位18とビデオ信
号Ｘのそれと同様のものとなり、出力端子11には第５図
（ｅ）に示したのと同様の同期信号が出力される。
端子１に標準的なビデオ信号Ｘが入力されており、ビデ
オ信号Ｘのレベルが相対的に高くなってシンク電位が上
昇した場合にも、常に正常に動作できる。第２図に示す
ように、ビデオ信号Ｘのレベルが相対的に高くなってビ
デオ信号Ｘのシンク電位が上昇すると（点線から実線へ
移動）、第２のピークホールド回路４がコンデンサC2に
ホールドさせているビデオ信号Ｘの最低電位が電位17か
ら電位17Aに上昇する。この電位17Aが可変バイアス回路
9Aに与えられる。可変バイアス回路9Aは、電位17から電
位17Aの上昇電位分に応じ、バイアス電圧を上昇させ
る。第１の比較器７の非反転入力電位は、電位18が電位
100へ上昇する。そのため、電位100とビデオ信号Ｘの電
位関係は、シンク電位が変化する前の電位18とビデオ信
号Ｘのそれと同様のものとなり、出力端子11には第５図
（ｅ）に示したのと同様の同期信号が出力される。
第３図は可変バイアス回路9Aの一実施例を示す回路図
である。可変バイアス回路9AはPNPトランジスタQ2,抵抗
Ｒ及び定電流源Ｉより成る。トランジスタQ2は、ベース
がコンデンサC2に、エミッタが抵抗R,定電流源Ｉを介し
て電源電圧VCCに各々接続され、コレクタが接地されて
いる。可変バイアス回路9Aの出力を受けるNPNトランジ
スタQ1は、ベースが定電流源Ｉと抵抗Ｒの共通接続点
に、コレクタが電源電圧VCCに、エミッタが第１の比較
器７に各々接続されている。例えば、ビデオ信号Ｘのレ
ベルが相対的に高くなってシンク電位が上昇すると（第
２図において点線から実線へ移動）、前述のようにコン
デンサC2のホールド電位も上昇する。コンデンサC2のホ
ールド電位はトランジスタQ2のベースに与えられ、トラ
ンジスタQ2のベース電位が上昇することにより、トラン
ジスタQ1のベース電位も上昇する。すなわち、コンデン
サC2のホールド電位は（VBE2＋Ｉ・Ｒ）だけ大きくなる
ようにレベルシフトされてトランジスタQ1のベースに与
えられる。ここで、VBE2はトランジスタQ2のベース・エ
ミッタ間電圧、Ｉは定電流源Ｉの電流値、Ｒは抵抗Ｒの
抵抗値である。トランジスタQ1のベースに与えられた電
位はVBE1だけ小さくなるようにレベルシフトされて第１
の比較器７に与えられる。ここでVBE1はトランジスタQ1
のベース・エミッタ間電圧である。ベース・エミッタ間
電圧VBE2とVBE1が互いに等しいとすると、抵抗値Ｒに応
じてレベルシフト量が決定される。つまり、コンデンサ
C2のホールド電圧はＩ・Ｒだけ大きくなるようにレベル
シフトされ、第１の比較器７の＋入力に与えられる。そ
の結果、比較器７の＋入力の電圧はコンデンサC2のホー
ルド電圧に応じたものとなる。なお、可変バイアス回路
9Aは、コンデンサC2のホールド電圧に応じた電圧を第１
の比較器７の＋入力に与えることができればいかなる構
成でもよく、第３図に示した構成には限定されない。
である。可変バイアス回路9AはPNPトランジスタQ2,抵抗
Ｒ及び定電流源Ｉより成る。トランジスタQ2は、ベース
がコンデンサC2に、エミッタが抵抗R,定電流源Ｉを介し
て電源電圧VCCに各々接続され、コレクタが接地されて
いる。可変バイアス回路9Aの出力を受けるNPNトランジ
スタQ1は、ベースが定電流源Ｉと抵抗Ｒの共通接続点
に、コレクタが電源電圧VCCに、エミッタが第１の比較
器７に各々接続されている。例えば、ビデオ信号Ｘのレ
ベルが相対的に高くなってシンク電位が上昇すると（第
２図において点線から実線へ移動）、前述のようにコン
デンサC2のホールド電位も上昇する。コンデンサC2のホ
ールド電位はトランジスタQ2のベースに与えられ、トラ
ンジスタQ2のベース電位が上昇することにより、トラン
ジスタQ1のベース電位も上昇する。すなわち、コンデン
サC2のホールド電位は（VBE2＋Ｉ・Ｒ）だけ大きくなる
ようにレベルシフトされてトランジスタQ1のベースに与
えられる。ここで、VBE2はトランジスタQ2のベース・エ
ミッタ間電圧、Ｉは定電流源Ｉの電流値、Ｒは抵抗Ｒの
抵抗値である。トランジスタQ1のベースに与えられた電
位はVBE1だけ小さくなるようにレベルシフトされて第１
の比較器７に与えられる。ここでVBE1はトランジスタQ1
のベース・エミッタ間電圧である。ベース・エミッタ間
電圧VBE2とVBE1が互いに等しいとすると、抵抗値Ｒに応
じてレベルシフト量が決定される。つまり、コンデンサ
C2のホールド電圧はＩ・Ｒだけ大きくなるようにレベル
シフトされ、第１の比較器７の＋入力に与えられる。そ
の結果、比較器７の＋入力の電圧はコンデンサC2のホー
ルド電圧に応じたものとなる。なお、可変バイアス回路
9Aは、コンデンサC2のホールド電圧に応じた電圧を第１
の比較器７の＋入力に与えることができればいかなる構
成でもよく、第３図に示した構成には限定されない。
なお、上記実施例では、コンデンサC2の充電電圧を可
変バイアス回路9Aに与えるようにしたが、コンデンサC1
のホールド電圧を可変バイアス回路9Aに与えるようにし
てもよい。このようにしても、ビデオ信号Ｘが標準的な
信号である場合、ビデオ信号Ｘのレベルが相対的に高く
なるとコンデンサC1のホールド電圧が上昇し、上述した
のと同様の動作により可変バイアス回路9Aの出力である
バイアス電圧が上昇するので、上記実施例と同様の効果
が得られる。
変バイアス回路9Aに与えるようにしたが、コンデンサC1
のホールド電圧を可変バイアス回路9Aに与えるようにし
てもよい。このようにしても、ビデオ信号Ｘが標準的な
信号である場合、ビデオ信号Ｘのレベルが相対的に高く
なるとコンデンサC1のホールド電圧が上昇し、上述した
のと同様の動作により可変バイアス回路9Aの出力である
バイアス電圧が上昇するので、上記実施例と同様の効果
が得られる。
以上のように、この発明によれば、第１あるいは第２
のホールド回路のホールド電圧の変化に応じて出力の電
圧レベルが変化する可変電圧生成回路を設け、その出力
と第１のレベルシフト回路の出力との合成電圧を第１の
比較器の他方入力に印加するようにしたので、該他方入
力の電位を第１あるいは第２のホールド回路のホールド
電圧の変化に応じて変化させることができる。その結
果、例えば映像信号のレベルが相対的に変化してシンク
電位が上昇しても、これに追従して第１の比較器の他方
入力の電位も変化することにより誤動作が防止され、常
に正常な同期信号を得ることができるという効果があ
る。
のホールド回路のホールド電圧の変化に応じて出力の電
圧レベルが変化する可変電圧生成回路を設け、その出力
と第１のレベルシフト回路の出力との合成電圧を第１の
比較器の他方入力に印加するようにしたので、該他方入
力の電位を第１あるいは第２のホールド回路のホールド
電圧の変化に応じて変化させることができる。その結
果、例えば映像信号のレベルが相対的に変化してシンク
電位が上昇しても、これに追従して第１の比較器の他方
入力の電位も変化することにより誤動作が防止され、常
に正常な同期信号を得ることができるという効果があ
る。
第１図はこの発明に係る同期信号分離回路の構成を示す
ブロック図、第２図は第１図に示した回路の動作を説明
するための図、第３図は可変バイアス回路の一構成例を
示す回路図、第４図は従来の同期信号分離回路の構成を
示すブロック図、第５図ないし第７図は第４図に示した
回路の動作を説明するための図である。 図において、３は第１のピークホールド回路、４は第２
のピークホールド回路、５は第１のDCレベルシフト回
路、６は第２のDCレベルシフト回路、７は第１の比較
器、８は第２の比較器、9Aは可変バイアス回路、10は合
成回路、Ｘはビデオ信号、Ｇはゲート信号である。 なお、各図中同一符号は同一または相当部分を示す。
ブロック図、第２図は第１図に示した回路の動作を説明
するための図、第３図は可変バイアス回路の一構成例を
示す回路図、第４図は従来の同期信号分離回路の構成を
示すブロック図、第５図ないし第７図は第４図に示した
回路の動作を説明するための図である。 図において、３は第１のピークホールド回路、４は第２
のピークホールド回路、５は第１のDCレベルシフト回
路、６は第２のDCレベルシフト回路、７は第１の比較
器、８は第２の比較器、9Aは可変バイアス回路、10は合
成回路、Ｘはビデオ信号、Ｇはゲート信号である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】映像信号及び制御信号が与えられ、前記制
御信号に応答して前記映像信号の最大値をホールドする
第１のホールド回路と、 前記映像信号及び前記制御信号が与えられ、前記制御信
号に応答して前記映像信号の最小値をホールドする第２
のホールド回路と、 前記第１のホールド回路の出力電位を適当量小さくして
出力する第１のレベルシフト回路と、 前記第２のホールド回路の出力電位を適当量大きくして
出力する第２のレベルシフト回路と、 前記第１あるいは第２のホールド回路に接続され、前記
第１あるいは第２のホールド回路のホールド電圧の変化
に応じ電圧レベルが変化する可変電圧を生成する可変電
圧生成回路と、 一方入力に前記映像信号が、他方入力に前記第１のレベ
ルシフト回路の出力と前記可変電圧との合成電圧が各々
与えられ、前記制御信号に応答して前記映像信号と前記
合成電圧との比較結果を出力する第１の比較器と、 一方入力に前記映像信号が、他方入力に前記第２のレベ
ルシフト回路の出力が各々与えられ、前記制御信号に応
答して前記映像信号と前記第２のレベルシフト回路の出
力との比較結果を出力する第２の比較器と、 前記第1,第２の比較器の出力を合成して同期信号を作成
する合成回路とを備えた同期信号分離回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11112289 | 1989-04-28 | ||
| JP1-111122 | 1989-04-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372784A JPH0372784A (ja) | 1991-03-27 |
| JP2699610B2 true JP2699610B2 (ja) | 1998-01-19 |
Family
ID=14552991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9802590A Expired - Fee Related JP2699610B2 (ja) | 1989-04-28 | 1990-04-12 | 同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699610B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2253960B (en) * | 1991-02-21 | 1995-02-15 | Gen Electric Co Ltd | A duo-binary and/or binary data slicer |
| JPH0823458A (ja) * | 1994-07-05 | 1996-01-23 | Nec Corp | 同期検出回路 |
-
1990
- 1990-04-12 JP JP9802590A patent/JP2699610B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372784A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| US4783604A (en) | Buffer circuit for outputting signals of different polarities | |
| JP2699610B2 (ja) | 同期信号分離回路 | |
| US5850129A (en) | Drive circuit for a three-phase brushless motor | |
| US5045943A (en) | Synchronous signal separation circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US4775829A (en) | On-chip voltage stabilizing circuit | |
| US3832572A (en) | Circuit for delaying and shaping synchronizing pulse | |
| JPS6129188B2 (ja) | ||
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| JP3067388B2 (ja) | パルス発生装置 | |
| JP2902741B2 (ja) | 積分回路 | |
| US5206542A (en) | Comparator having a reduced number of elements | |
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JPH0568154B2 (ja) | ||
| KR920005779Y1 (ko) | 동기신호신장회로 | |
| KR890003485B1 (ko) | 합성비디오신호에 포함되어 있는 디지탈 정보신호 분리집적회로 | |
| SU970668A1 (ru) | Амплитудный селектор | |
| JPH0339980Y2 (ja) | ||
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP2517862Y2 (ja) | クランプ回路 | |
| KR940005338Y1 (ko) | 피드백 앰프를 이용한 클램프 회로 | |
| KR900005139Y1 (ko) | 의사동기 발생회로 | |
| JPH05119857A (ja) | 定電流発生回路 | |
| JPS60229481A (ja) | 集積化自動利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |