JPS6129188B2 - - Google Patents
Info
- Publication number
- JPS6129188B2 JPS6129188B2 JP56004264A JP426481A JPS6129188B2 JP S6129188 B2 JPS6129188 B2 JP S6129188B2 JP 56004264 A JP56004264 A JP 56004264A JP 426481 A JP426481 A JP 426481A JP S6129188 B2 JPS6129188 B2 JP S6129188B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- voltage
- comparator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000002131 composite material Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000000926 separation method Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 8
- 238000007599 discharging Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、特にテレビジヨン受信機の同期分離
回路に付加されて受信された複合映像に含まれる
雑音の影響を防止する雑音除去回路に関する。
回路に付加されて受信された複合映像に含まれる
雑音の影響を防止する雑音除去回路に関する。
従来、この種の同期分離回路は第１図に示すよ
うな構成が一般に知られている。即ち、複合映像
信号V1は入力端子１に供給され、そして抵抗R1
およびコンデンサCiを介してトランジスタQ1の
エミツタに供給される。トランジスタQ1のエミ
ツタはさらに放電用定電流源I0に接続され、その
ベースにはベースバイアスV4が接続され、そし
てそのコレクタは負荷抵抗ＲLを介して電源V3に
接続されている。トランジスタQ1のコレクタは
さらに出力端子２へ接続され、そこから出力信号
V2が取り出される。尚、バイアス電源V4は、複
合映像信号V1の同期信号期間だけトランジスタ
Q1が導通するように設定されている。かかる構
成において、入力端子１に複合映像信号V1が入
力されたとき、これの同期信号期間だけトランジ
スタQ1のエミツタからコンデンサCiへ充電電流
が流れる。その他の期間はコンデンサCiの電荷
は定電流I0により放電される。この時、V1の一周
期におけるコンデンサCiの充放電電荷量は等し
い。また、コンデンサCiへの充電電流が放電用
定電流源I0に比して十分大きいため、実質的に同
期信号先端のDC電位はバイアス電源V4からトラ
ンジスタQ1のベース・エミツタ間電圧（約
0.7v）を引いた電位にほぼ等しくなる。また複合
映像信号V1の同期信号時のみトランジスタQ1に
エミツタ電流が流れるのでコレクタ電流が流れて
コレクタ負荷ＲLに同期信号時のみに出力電圧V2
（同期分離出力）が得られる。
うな構成が一般に知られている。即ち、複合映像
信号V1は入力端子１に供給され、そして抵抗R1
およびコンデンサCiを介してトランジスタQ1の
エミツタに供給される。トランジスタQ1のエミ
ツタはさらに放電用定電流源I0に接続され、その
ベースにはベースバイアスV4が接続され、そし
てそのコレクタは負荷抵抗ＲLを介して電源V3に
接続されている。トランジスタQ1のコレクタは
さらに出力端子２へ接続され、そこから出力信号
V2が取り出される。尚、バイアス電源V4は、複
合映像信号V1の同期信号期間だけトランジスタ
Q1が導通するように設定されている。かかる構
成において、入力端子１に複合映像信号V1が入
力されたとき、これの同期信号期間だけトランジ
スタQ1のエミツタからコンデンサCiへ充電電流
が流れる。その他の期間はコンデンサCiの電荷
は定電流I0により放電される。この時、V1の一周
期におけるコンデンサCiの充放電電荷量は等し
い。また、コンデンサCiへの充電電流が放電用
定電流源I0に比して十分大きいため、実質的に同
期信号先端のDC電位はバイアス電源V4からトラ
ンジスタQ1のベース・エミツタ間電圧（約
0.7v）を引いた電位にほぼ等しくなる。また複合
映像信号V1の同期信号時のみトランジスタQ1に
エミツタ電流が流れるのでコレクタ電流が流れて
コレクタ負荷ＲLに同期信号時のみに出力電圧V2
（同期分離出力）が得られる。
しかしながら、かかる回路構成では同期信号成
分よりも大きな雑音パルスが複合映像信号V1に
重畳されて入力されると、出力信号V2にもそれ
が現われるという欠点があつた。即ち、第２図に
雑音パルスを含む入力が与えられたときの応答を
示すように、複合映像信号V1の同期信号成分は
前述のようにして分離されて同期信号となる。し
かし、同期信号成分より大きな雑音パルスに対し
ても同期信号成分と同様の応答をしてしまい（雑
音）出力が生じてしまう。これでは、雑音によつ
て同期が乱されて画面に見にくくなる。
分よりも大きな雑音パルスが複合映像信号V1に
重畳されて入力されると、出力信号V2にもそれ
が現われるという欠点があつた。即ち、第２図に
雑音パルスを含む入力が与えられたときの応答を
示すように、複合映像信号V1の同期信号成分は
前述のようにして分離されて同期信号となる。し
かし、同期信号成分より大きな雑音パルスに対し
ても同期信号成分と同様の応答をしてしまい（雑
音）出力が生じてしまう。これでは、雑音によつ
て同期が乱されて画面に見にくくなる。
本発明の目的は、かかる欠点を解消して入力信
号に含まれた雑音パルスが出力信号として現われ
ることを防止した雑音除去回路を提供することに
ある。
号に含まれた雑音パルスが出力信号として現われ
ることを防止した雑音除去回路を提供することに
ある。
この目的のために、本発明の雑音除去回路は、
ベースがバイアス電圧源に接続され、エミツタが
定電流源に接続されると共にコンデンサを介して
入力端子に接続され、コレクタが出力端子に接続
されたトランジスタと、トランジスタのエミツタ
電圧と基準電圧とを比較する比較器と、その比較
器の比較出力により上記トランジスタを遮断せし
める手段とを具備していることを特徴とする。
ベースがバイアス電圧源に接続され、エミツタが
定電流源に接続されると共にコンデンサを介して
入力端子に接続され、コレクタが出力端子に接続
されたトランジスタと、トランジスタのエミツタ
電圧と基準電圧とを比較する比較器と、その比較
器の比較出力により上記トランジスタを遮断せし
める手段とを具備していることを特徴とする。
以下、本発明を図面を参照しながらその実施例
につき詳細に説明する。
につき詳細に説明する。
第３図は本発明の一実施例を示す構成図であ
り、第１図と同一機能部は同一符号を記して、他
の説明は省略する。第３図では、複合映像信号
V1に重畳された雑音パルスを除去するために、
トランジスタQ1のエミツタ電圧を基準電圧V5と
比較器Ａで比較し、その比較出力でトランジスタ
Q1を遮断せしめる手段、即ちトランジスタQ2の
ベースに比較器の出力を供給し、そのコレクタを
トランジスタQ1のベースに接続し、そしてその
エミツタを接地している。トランジスタQ1およ
びQ2のベースおよびコレクタ接続点とバイアス
電源V4との間には抵抗R1を接続している。
り、第１図と同一機能部は同一符号を記して、他
の説明は省略する。第３図では、複合映像信号
V1に重畳された雑音パルスを除去するために、
トランジスタQ1のエミツタ電圧を基準電圧V5と
比較器Ａで比較し、その比較出力でトランジスタ
Q1を遮断せしめる手段、即ちトランジスタQ2の
ベースに比較器の出力を供給し、そのコレクタを
トランジスタQ1のベースに接続し、そしてその
エミツタを接地している。トランジスタQ1およ
びQ2のベースおよびコレクタ接続点とバイアス
電源V4との間には抵抗R1を接続している。
かかる構成において、入力端子１に供給された
複合映像信号V1から同期信号を取り出す動作は
第１図と何ら変わるところがないもので省略す
る。
複合映像信号V1から同期信号を取り出す動作は
第１図と何ら変わるところがないもので省略す
る。
そこで、第４図のように複合映像信号V1にそ
の周期信号成分よりも大きな雑音パルスが重畳さ
れて入力された場合の動作を示す。この場合、前
述のとおり、トランジスタQ1のエミツタ電位は
バイアス電圧源V4からトランジスタQ1のベー
ス・エミツタ間電圧（約0.7v）だけ低い電圧が複
合映像信号V1の同期先端と実質的に等しくなる
ように自己バイアスされている。よつて、比較器
Ａの基準電圧V5を V5＝（V4−0.7）―ΔＶ となるように設定しておけば、同期信号の先端電
位よりΔＶだけ負方向に大きな雑音パルスが入力
されてきたとき、比較器Ａが動作してトランジス
タQ2を導通させることができる。トランジスタ
Q2が導通すると、トランジスタQ1のベース電圧
は約0VとなりトランジスタQ1は遮断される。こ
の結果、雑音パルスによつてトランジスタQ1の
コレクタに出力電圧が生ずることはない。よつ
て、得られた出力信号V2は第４図のように同期
信号のみとなる。したがつて、同期が乱れたり、
雑音パルスによつてCi充電されることもないの
でそれの自己バイアスが狂つてしまうこともな
い。
の周期信号成分よりも大きな雑音パルスが重畳さ
れて入力された場合の動作を示す。この場合、前
述のとおり、トランジスタQ1のエミツタ電位は
バイアス電圧源V4からトランジスタQ1のベー
ス・エミツタ間電圧（約0.7v）だけ低い電圧が複
合映像信号V1の同期先端と実質的に等しくなる
ように自己バイアスされている。よつて、比較器
Ａの基準電圧V5を V5＝（V4−0.7）―ΔＶ となるように設定しておけば、同期信号の先端電
位よりΔＶだけ負方向に大きな雑音パルスが入力
されてきたとき、比較器Ａが動作してトランジス
タQ2を導通させることができる。トランジスタ
Q2が導通すると、トランジスタQ1のベース電圧
は約0VとなりトランジスタQ1は遮断される。こ
の結果、雑音パルスによつてトランジスタQ1の
コレクタに出力電圧が生ずることはない。よつ
て、得られた出力信号V2は第４図のように同期
信号のみとなる。したがつて、同期が乱れたり、
雑音パルスによつてCi充電されることもないの
でそれの自己バイアスが狂つてしまうこともな
い。
このように、本実施例によれば雑音パルスの入
力による出力電圧の発生を防止することができ
る。そして、本発明の特徴は、第１に基準電圧
V5を任意に設定することにより任意のしきい値
をもつ同期分離回路を実現し得ことにある。ま
た、第２に集積回路化した場合にも新たな端子の
増加が不要な点にある。このため、従来の同期分
離回路にごくわずかなコストの増加で雑音除去回
路を含む同期分離回路を実現でき、この結果、コ
ストパーフオーマンスのすぐれた集積回路を実現
できる。
力による出力電圧の発生を防止することができ
る。そして、本発明の特徴は、第１に基準電圧
V5を任意に設定することにより任意のしきい値
をもつ同期分離回路を実現し得ことにある。ま
た、第２に集積回路化した場合にも新たな端子の
増加が不要な点にある。このため、従来の同期分
離回路にごくわずかなコストの増加で雑音除去回
路を含む同期分離回路を実現でき、この結果、コ
ストパーフオーマンスのすぐれた集積回路を実現
できる。
ところが、次の様な条件においては第３図の同
期分離回路がラツチアツプを起こして誤動作する
可能性がある。即ち、電圧源V3，V4およびV5が
接続されていない状態で複合映像信号V1を入力
しておき、その後に電圧源V3，V4およびV5を同
時に接続したとすれば、電圧源V3，V4およびV5
の立上りと同時に比較器Ａが動作してトランジス
タQ2が導通することになる。そうすると、トラ
ンジスタQ1のベース電位は約0Vとなり、この結
果トランジスタQ1は遮断される。このため、ト
ランジスタQ1のエミツタ電流によるコンデンサ
Ciへの充電がされないことになり、自己バイア
スが狂つてトランジスタQ1のエミツタ電位は低
くなつてしまう。この結果、第５図に入力および
出力信号波形図を示すように、複合映像信号V1
の同期信号期間は比較器Ａおよびトランジスタ
Q2の雑音除去回路が動作して出力電圧V2は高い
レベルのままである。一方、同期信号の前後にお
いては、比較器Ａの基準電圧源V5よりも同期信
号の前後のDC電位が上るので、比較器Ａは動作
せずにトランジスタQ1が導通してエミツタ電流
が流れる。このため、コレクタ電流が流れてコレ
クタ負荷ＲLに出力電圧V2が得られる。このよう
に、上述のような条件下では、同期信号を分離で
きないことがある。
期分離回路がラツチアツプを起こして誤動作する
可能性がある。即ち、電圧源V3，V4およびV5が
接続されていない状態で複合映像信号V1を入力
しておき、その後に電圧源V3，V4およびV5を同
時に接続したとすれば、電圧源V3，V4およびV5
の立上りと同時に比較器Ａが動作してトランジス
タQ2が導通することになる。そうすると、トラ
ンジスタQ1のベース電位は約0Vとなり、この結
果トランジスタQ1は遮断される。このため、ト
ランジスタQ1のエミツタ電流によるコンデンサ
Ciへの充電がされないことになり、自己バイア
スが狂つてトランジスタQ1のエミツタ電位は低
くなつてしまう。この結果、第５図に入力および
出力信号波形図を示すように、複合映像信号V1
の同期信号期間は比較器Ａおよびトランジスタ
Q2の雑音除去回路が動作して出力電圧V2は高い
レベルのままである。一方、同期信号の前後にお
いては、比較器Ａの基準電圧源V5よりも同期信
号の前後のDC電位が上るので、比較器Ａは動作
せずにトランジスタQ1が導通してエミツタ電流
が流れる。このため、コレクタ電流が流れてコレ
クタ負荷ＲLに出力電圧V2が得られる。このよう
に、上述のような条件下では、同期信号を分離で
きないことがある。
この点を改良したのが第６図に示す回路構成で
ある。この回路は、第３図の回路にトランジスタ
Q3および抵抗R2で構成されるコンデンサCiを充
電するための充電回路を付加したものである。こ
の接続関係は、トランジスタQ3のベースをバイ
アス電源V4に接続し、そのエミツタを低抗R2を
介してトランジスタQ1のエミツタに接続し、そ
してそのコレクタを電源V3に接続したものであ
る。
ある。この回路は、第３図の回路にトランジスタ
Q3および抵抗R2で構成されるコンデンサCiを充
電するための充電回路を付加したものである。こ
の接続関係は、トランジスタQ3のベースをバイ
アス電源V4に接続し、そのエミツタを低抗R2を
介してトランジスタQ1のエミツタに接続し、そ
してそのコレクタを電源V3に接続したものであ
る。
かかる構成によれば、前述したようなラツチア
ツプ状態においても、トランジスタQ3は導通状
態にあるのでエミツタ電流によつてコンデンサ
Ciへ充電電流が流れる。その結果、トランジス
タQ1のエミツタ電位は除々に上昇するので、や
がてトランジスタQ1のエミツタ電位はバイアス
電源V4からトランジスタQ1のベース・エミツタ
間電圧（約0.7v）だけ低い電圧が複合映像信号V1
の同期先端と実質的に等しくなるように自己バイ
アスされる。よつて、第７図のように、同期信号
のみを複合映像信号から分離することができる。
尚、定常状態では、抵抗R2によりトランジスタ
Q3を遮断することができ、よつて余分な充電電
流によるバイアスのくるいはない。
ツプ状態においても、トランジスタQ3は導通状
態にあるのでエミツタ電流によつてコンデンサ
Ciへ充電電流が流れる。その結果、トランジス
タQ1のエミツタ電位は除々に上昇するので、や
がてトランジスタQ1のエミツタ電位はバイアス
電源V4からトランジスタQ1のベース・エミツタ
間電圧（約0.7v）だけ低い電圧が複合映像信号V1
の同期先端と実質的に等しくなるように自己バイ
アスされる。よつて、第７図のように、同期信号
のみを複合映像信号から分離することができる。
尚、定常状態では、抵抗R2によりトランジスタ
Q3を遮断することができ、よつて余分な充電電
流によるバイアスのくるいはない。
このように、本実施例によれば、基準電圧V5
を任意に設定することにより任意のしきい値をも
つ同期分離回路を実現することができ、さらにわ
ずかな素子を追加することにより、複合映像信号
が入力された後にバイアス電圧が加えられるよう
な特殊条件においてもラツチアツプを防止するこ
とができる回路を実現できる。
を任意に設定することにより任意のしきい値をも
つ同期分離回路を実現することができ、さらにわ
ずかな素子を追加することにより、複合映像信号
が入力された後にバイアス電圧が加えられるよう
な特殊条件においてもラツチアツプを防止するこ
とができる回路を実現できる。
以上のように本発明によれば、入力信号に含ま
れた雑音パルスを除去することができると共に、
あらゆる使用条件においても確実に同期信号を分
離し得る雑音除去回路もつ同期分離回路を提供で
きる。
れた雑音パルスを除去することができると共に、
あらゆる使用条件においても確実に同期信号を分
離し得る雑音除去回路もつ同期分離回路を提供で
きる。
第１図は従来の回路図、第２図は第１図の回路
により得られる信号波形図、第３図は本発明の一
実施例を示す回路図、第４図は第３図の回路によ
り得られる信号波形図、第５図は第３図の回路に
より得られる他の信号波形図、第６図は本発明の
他の実施例を示す回路図、第７図は第６図により
得られる信号波形図である。 Ri，ＲL，R1，R2…抵抗、Ci…コンデンサ、
Q1，Q2，Q3…トランジスタ、I0…定電流源、
V3，V4，V5…バイアス電圧源、Ａ…比較器。
により得られる信号波形図、第３図は本発明の一
実施例を示す回路図、第４図は第３図の回路によ
り得られる信号波形図、第５図は第３図の回路に
より得られる他の信号波形図、第６図は本発明の
他の実施例を示す回路図、第７図は第６図により
得られる信号波形図である。 Ri，ＲL，R1，R2…抵抗、Ci…コンデンサ、
Q1，Q2，Q3…トランジスタ、I0…定電流源、
V3，V4，V5…バイアス電圧源、Ａ…比較器。
Claims (1)
- 【特許請求の範囲】 １ ベースがバイアス電圧源に接続され、エミツ
タが電流源に接続されると共にコンデンサを介し
て入力端子に接続され、コレクタから出力が取り
出されるトランジスタと、該トランジスタのエミ
ツタ電圧と基準電圧とを比較する比較器と、該比
較器の比較出力により上記トランジスタを遮断せ
しめる手段とを含むことを特徴とする雑音除去回
路。 ２ ベースがバイアス電圧源に接続され、エミツ
タが電流源に接続されると共にコンデンサを介し
て入力端子に接続され、コレクタから出力が取り
出されるトランジスタと、該トランジスタのエミ
ツタ電圧と基準電圧とを比較する比較器と、該比
較器の比較出力により上記トランジスタを遮断せ
しめる手段と、上記トランジスタのエミツタ電圧
が定常状態のバイアス電圧となるように上記コン
デンサを充電する充電回路とを含むことを特徴と
する雑音除去回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56004264A JPS57118476A (en) | 1981-01-14 | 1981-01-14 | Noise eliminating circuit |
| US06/339,225 US4414569A (en) | 1981-01-14 | 1982-01-13 | Transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56004264A JPS57118476A (en) | 1981-01-14 | 1981-01-14 | Noise eliminating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57118476A JPS57118476A (en) | 1982-07-23 |
| JPS6129188B2 true JPS6129188B2 (ja) | 1986-07-04 |
Family
ID=11579673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56004264A Granted JPS57118476A (en) | 1981-01-14 | 1981-01-14 | Noise eliminating circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4414569A (ja) |
| JP (1) | JPS57118476A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2595528B1 (fr) * | 1986-03-05 | 1988-05-13 | Thomson Csf | Dispositif de separation des impulsions de synchronisation d'un signal de television |
| JP2523598B2 (ja) * | 1987-03-13 | 1996-08-14 | 株式会社東芝 | 同期パルス再生回路 |
| US5345271A (en) * | 1992-01-18 | 1994-09-06 | Goldstar Co., Ltd. | Apparatus for separating vertical synchronizing signal components from image signals in video cassette recorder |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL149053B (nl) * | 1968-10-21 | 1976-03-15 | Philips Nv | Synchronisatie-afscheider voor het afscheiden van synchronisatie-impulsen uit een samengesteld videosignaal. |
| DE2315808C3 (de) * | 1972-04-05 | 1982-01-21 | Sony Corp., Tokyo | Synchronsignal-Abtrennschaltung |
| US3858003A (en) * | 1972-09-22 | 1974-12-31 | Admiral Corp | Emitter coupled sync separator |
| JPS532289B2 (ja) * | 1973-03-05 | 1978-01-26 | ||
| GB1508780A (en) * | 1974-12-18 | 1978-04-26 | Plessey Co Ltd | Circuit for generating synchronisation signals |
| US4289981A (en) * | 1978-06-21 | 1981-09-15 | Sanyo Electric Co., Ltd. | Pulsive component detecting apparatus |
| US4185299A (en) * | 1978-08-18 | 1980-01-22 | Rca Corporation | Synchronization signal separator circuit |
-
1981
- 1981-01-14 JP JP56004264A patent/JPS57118476A/ja active Granted
-
1982
- 1982-01-13 US US06/339,225 patent/US4414569A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57118476A (en) | 1982-07-23 |
| US4414569A (en) | 1983-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3879576A (en) | Synchronizing signal separating circuit | |
| JP2005151468A (ja) | アンプ | |
| US4463379A (en) | Synchro separation circuit | |
| JPS6129188B2 (ja) | ||
| US4324990A (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| US5045943A (en) | Synchronous signal separation circuit | |
| JPH0575893A (ja) | 同期分離回路 | |
| JPH0568154B2 (ja) | ||
| JP2699610B2 (ja) | 同期信号分離回路 | |
| JPH0441660Y2 (ja) | ||
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| EP0107205B1 (en) | Gate pulse generating circuit and color television receiver | |
| EP0040275B1 (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| JPH099104A (ja) | ソフトクランプ装置及びソフトクランプ方法 | |
| KR900006815Y1 (ko) | Vcr의 영상출력시 멜로디 자동 차단회로 | |
| JP2849768B2 (ja) | クランプ回路 | |
| JPS61248675A (ja) | テレビジヨン受像機の同期分離回路 | |
| KR870000835B1 (ko) | 잡음신호에 대한 무방송채널 잡음제거회로 | |
| JPS6333358B2 (ja) | ||
| JP2772136B2 (ja) | ビデオ信号増幅回路 | |
| JPS58225718A (ja) | 垂直鋸歯状波発生装置 | |
| JPS5929023B2 (ja) | 垂直同期分離回路 |