JP2772136B2 - ビデオ信号増幅回路 - Google Patents
ビデオ信号増幅回路Info
- Publication number
- JP2772136B2 JP2772136B2 JP2306926A JP30692690A JP2772136B2 JP 2772136 B2 JP2772136 B2 JP 2772136B2 JP 2306926 A JP2306926 A JP 2306926A JP 30692690 A JP30692690 A JP 30692690A JP 2772136 B2 JP2772136 B2 JP 2772136B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- amplifier
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオ信号増幅回路に関し、特にビデオ信号
を直流電圧レベル設定回路に関する。
を直流電圧レベル設定回路に関する。
第４図は従来のビデオ信号増幅回路を示す回路図であ
る。
る。
第４図において、従来のビデオ信号増幅回路は、直流
レベル（ビデオ信号の動作基準電圧）設定回路部B3と、
増幅器61と、ビデオ信号入力端子21と、水平同期クラン
プパルス入力端子２と、ビデオ信号出力端子23と、端子
20,スイッチ68,VCC電源とを備えている。ここで、直流
レベル設定回路部B3は、増幅器62と、VREF（電源）63
と、スイッチ64と、バッファ65と、コンデンサ66と、バ
ッファ67とを有する。第５図は第４図の各端子での定常
時信号波形を示す波形図である。第４図，第５図を用い
て、従来のビデオ信号増幅回路に於ける定常時の直流レ
ベル設定の動作を説明する。
レベル（ビデオ信号の動作基準電圧）設定回路部B3と、
増幅器61と、ビデオ信号入力端子21と、水平同期クラン
プパルス入力端子２と、ビデオ信号出力端子23と、端子
20,スイッチ68,VCC電源とを備えている。ここで、直流
レベル設定回路部B3は、増幅器62と、VREF（電源）63
と、スイッチ64と、バッファ65と、コンデンサ66と、バ
ッファ67とを有する。第５図は第４図の各端子での定常
時信号波形を示す波形図である。第４図，第５図を用い
て、従来のビデオ信号増幅回路に於ける定常時の直流レ
ベル設定の動作を説明する。
いま、水平同期クランプパルスが高（High）のブラン
キング期間にある時、スイッチ65はｂ側に接続され、端
子23の電圧は増幅器62による負帰還増幅作用で、基準電
圧VREF63で与えられた電圧値に設定される。
キング期間にある時、スイッチ65はｂ側に接続され、端
子23の電圧は増幅器62による負帰還増幅作用で、基準電
圧VREF63で与えられた電圧値に設定される。
次に、水平同期クランプパルスが低（Vow）の信号期
間になると、スイッチ64とはａ側に接続され、増幅器62
による負帰還増幅のループは切られるが、コンデンサ66
の容量には、スイッチ64がｂ側に接続されていた時の電
圧値が保持されているので、引き続き端子23の電圧はブ
ランキング期間中と同様にVREF63に設定される。この
時、端子21はビデオ信号viが入力されていれば、端子23
では電圧VREF63を動作点としたビデオ信号v0が出力され
る。
間になると、スイッチ64とはａ側に接続され、増幅器62
による負帰還増幅のループは切られるが、コンデンサ66
の容量には、スイッチ64がｂ側に接続されていた時の電
圧値が保持されているので、引き続き端子23の電圧はブ
ランキング期間中と同様にVREF63に設定される。この
時、端子21はビデオ信号viが入力されていれば、端子23
では電圧VREF63を動作点としたビデオ信号v0が出力され
る。
次に第４図，第６図を用いて、ビデオ信号増幅回路に
於ける電源投入直後の過渡期での直流電圧レベル設定の
動作を説明する。
於ける電源投入直後の過渡期での直流電圧レベル設定の
動作を説明する。
電源VCCがOFF時にはコンデンサ66の容量に電荷はな
く、０電位にあるが、電源VCCが投入されると水平同期
クランプパルスのブランキング期間に同期して充電が開
始される。この時、増幅器62の出力電流jBLKとすると、
１回のブランキング期間VBLKに充電された電圧ΔV
C66は、次式となる。
く、０電位にあるが、電源VCCが投入されると水平同期
クランプパルスのブランキング期間に同期して充電が開
始される。この時、増幅器62の出力電流jBLKとすると、
１回のブランキング期間VBLKに充電された電圧ΔV
C66は、次式となる。
ΔVC66＝jBLK×tBLK/C66 … 従って、コンデンサ66に保持される所定の電圧値をV
REFとすると、この電圧値に到達するまでの時間をtROと
すると、 tRO≒VREF/ΔVC66×tBLK … なる時間が必要となる。これを水平同期クランプパルス
周期tSYNCに換算してみると、（VREF/ΔVC66）周期の期
間が必要となる。ここで、水平同期クランプパルス周期
tSYNCはブランキング期間tBLKの概そ６倍である。従っ
て、電源投入後ビデオ信号出力が所定の直流電圧レベル
にまで到達する時間tRは、次式となる。
REFとすると、この電圧値に到達するまでの時間をtROと
すると、 tRO≒VREF/ΔVC66×tBLK … なる時間が必要となる。これを水平同期クランプパルス
周期tSYNCに換算してみると、（VREF/ΔVC66）周期の期
間が必要となる。ここで、水平同期クランプパルス周期
tSYNCはブランキング期間tBLKの概そ６倍である。従っ
て、電源投入後ビデオ信号出力が所定の直流電圧レベル
にまで到達する時間tRは、次式となる。
〔発明が解決しようとする課題〕 前述した従来のビデオ信号増幅回路の直流電圧レベル
設定回路では、電源投入後、コンデンサ66への充電は水
平同期クランプパルスのブランキング期間中に於てのみ
行われる為、ビデオ信号が正常の基準動作電圧で出力さ
れるまで実質充填時間の６倍もの時間がかかるとうい欠
点がある。
設定回路では、電源投入後、コンデンサ66への充電は水
平同期クランプパルスのブランキング期間中に於てのみ
行われる為、ビデオ信号が正常の基準動作電圧で出力さ
れるまで実質充填時間の６倍もの時間がかかるとうい欠
点がある。
本発明の目的は、前記欠点を解決し、電源投入後ビデ
オ信号が正常の基準動作電圧で出力されるまでの時間を
短縮したビデオ信号増幅回路を提供することにある。
オ信号が正常の基準動作電圧で出力されるまでの時間を
短縮したビデオ信号増幅回路を提供することにある。
本発明のビデオ信号増幅回路の構成は、ビデオ信号を
増幅する第一の増幅器の出力を第一の基準電圧と比較す
る第二の増幅器を設け、前記第二の増幅器の出力を水平
同期クランプパルスに同期して開閉する第一のスイッチ
回路の一端に接続し、前記第一のスイッチ回路の他端は
第一の容量に接地され、前記第一の増幅器に入力に負帰
還をかけたビデオ信号増幅回路に於て、第二のスイッチ
回路，及びフリップフロップ構成の1/N分周回路を設
け、前記第二のスイッチ回路の出力端は前記第一のスイ
ッチ回路の切換信号入力端に接続し、前記第二のスイッ
チ回路の一入力端には前記水平同期クランプパルスを入
力し、前記第二のスイッチ回路の他の入力端には第二の
基準電圧を接続し、前記第二のスイッチ回路の切換信号
入力端には前記分周回路の分周出力端を接続し、前記分
周回路の分周入力端には前記水平同期クランクパルスを
入力したことを特徴とする。
増幅する第一の増幅器の出力を第一の基準電圧と比較す
る第二の増幅器を設け、前記第二の増幅器の出力を水平
同期クランプパルスに同期して開閉する第一のスイッチ
回路の一端に接続し、前記第一のスイッチ回路の他端は
第一の容量に接地され、前記第一の増幅器に入力に負帰
還をかけたビデオ信号増幅回路に於て、第二のスイッチ
回路，及びフリップフロップ構成の1/N分周回路を設
け、前記第二のスイッチ回路の出力端は前記第一のスイ
ッチ回路の切換信号入力端に接続し、前記第二のスイッ
チ回路の一入力端には前記水平同期クランプパルスを入
力し、前記第二のスイッチ回路の他の入力端には第二の
基準電圧を接続し、前記第二のスイッチ回路の切換信号
入力端には前記分周回路の分周出力端を接続し、前記分
周回路の分周入力端には前記水平同期クランクパルスを
入力したことを特徴とする。
本発明について図面を参照して説明する。
第１図は本発明の一実施例のビデオ信号増幅回路を示
す回路図である。
す回路図である。
第１図において、本実施例のビデオ信号増幅回路は、
切換回路B1と、分周回路B2と、直流電圧レベル設定回路
B3と、増幅器61と、端子10,11,12,13と、さらにスイッ
チ68,VCC電源とを備えている。ここで、切換回路B1は、
スイッチ70,電圧源71,端子14,16,19とを有する。分周回
路B2は、分周回路，端子17,18とを有する。直流電圧レ
ベル設定回路B3は、比較器62,VREF電源63,スイッチ64,
バッファ65,コンデンサ66,バッファ67,端子15を有す
る。
切換回路B1と、分周回路B2と、直流電圧レベル設定回路
B3と、増幅器61と、端子10,11,12,13と、さらにスイッ
チ68,VCC電源とを備えている。ここで、切換回路B1は、
スイッチ70,電圧源71,端子14,16,19とを有する。分周回
路B2は、分周回路，端子17,18とを有する。直流電圧レ
ベル設定回路B3は、比較器62,VREF電源63,スイッチ64,
バッファ65,コンデンサ66,バッファ67,端子15を有す
る。
切換回路B1は、端子11に入力される水平同期クランプ
パルスと水平同期クランプパルスのHighレベルと同等の
電圧に設定された電圧源V71との切換回路であり、端子1
6に入力される切換信号がLowレベルの時、電圧源V71側
に接続される様に設定されていて、切換出力端子14は従
来の同等の直流電圧レベル設定回路B3に入力されてい
る。分周回路B2は、フリップフロップ構成の1/N分周回
路であり、分周回路B2の入力には水平同期クランプパル
スが入力され、被分周出力は前述した切換回路B1の切換
信号となっている。
パルスと水平同期クランプパルスのHighレベルと同等の
電圧に設定された電圧源V71との切換回路であり、端子1
6に入力される切換信号がLowレベルの時、電圧源V71側
に接続される様に設定されていて、切換出力端子14は従
来の同等の直流電圧レベル設定回路B3に入力されてい
る。分周回路B2は、フリップフロップ構成の1/N分周回
路であり、分周回路B2の入力には水平同期クランプパル
スが入力され、被分周出力は前述した切換回路B1の切換
信号となっている。
第２図は、第１図の切換回路B1,分周回路B2の具体的
回路を示す回路図である。第２図において、切換回路B1
は、npn型トランジスタQ1〜Q10と、抵抗R1〜R5と、ダイ
オードD1,D2とを有し、このうちトランジスタQ2,Q4,Q5
と、ダイオードD1,D2,抵抗R1,R3とがスイッチ70を構成
する。分周回路B2は、フリップフロップFF11と、ANDゲ
ートG11と、抵抗R6,R7と、トランジスタQ11と、コンデ
ンサC12とからなる分周回路を構成する。
回路を示す回路図である。第２図において、切換回路B1
は、npn型トランジスタQ1〜Q10と、抵抗R1〜R5と、ダイ
オードD1,D2とを有し、このうちトランジスタQ2,Q4,Q5
と、ダイオードD1,D2,抵抗R1,R3とがスイッチ70を構成
する。分周回路B2は、フリップフロップFF11と、ANDゲ
ートG11と、抵抗R6,R7と、トランジスタQ11と、コンデ
ンサC12とからなる分周回路を構成する。
第２図に於て、分周回路B2内のフリップフロップFF11
は、リセット付のトグルフリップフロップ回路で、トグ
ル入力端子Ｔの立上りエッジに同期してＱ出力及び出
力が反転する動作を行うことにより水平同期クランプパ
ルスの1/2分周出力を得る様にしたものである。トラン
ジスタQ11、抵抗R6,R7、コンデンサ66とで構成される回
路は、電源投入直後の一定時間Highレベルを前述のフリ
ップフロップFF11に供給し、FF11にリセットを掛ける機
能を果している。
は、リセット付のトグルフリップフロップ回路で、トグ
ル入力端子Ｔの立上りエッジに同期してＱ出力及び出
力が反転する動作を行うことにより水平同期クランプパ
ルスの1/2分周出力を得る様にしたものである。トラン
ジスタQ11、抵抗R6,R7、コンデンサ66とで構成される回
路は、電源投入直後の一定時間Highレベルを前述のフリ
ップフロップFF11に供給し、FF11にリセットを掛ける機
能を果している。
さて、第３図に示す電源投入直後のt1のタイミングに
於ては、トグルフリップフロップの出力Ｑはリセットさ
れた状態にあり、端子17にはLowレベルが出力されてい
るので、切換回路B1の出力端子14には定電圧源V12が出
力されている。この時、直流電圧レベル設定回路のスイ
ッチ11は従来回路同様にもｂ側に接続され、コンデンサ
66にiBLKなる電流で充電動作をしている。ここで、コン
デンサ66の電位が所定のVREF（Ｖ）に到達する時間tR′
は、tBLK時間当りのコンデンサ66の充電電流をiBLKとす
ると、次式になる。
於ては、トグルフリップフロップの出力Ｑはリセットさ
れた状態にあり、端子17にはLowレベルが出力されてい
るので、切換回路B1の出力端子14には定電圧源V12が出
力されている。この時、直流電圧レベル設定回路のスイ
ッチ11は従来回路同様にもｂ側に接続され、コンデンサ
66にiBLKなる電流で充電動作をしている。ここで、コン
デンサ66の電位が所定のVREF（Ｖ）に到達する時間tR′
は、tBLK時間当りのコンデンサ66の充電電流をiBLKとす
ると、次式になる。
従って、t1よりtR′経過したt2のタイミングに到る
と、端子13には、ビデオ信号が所定の直流電圧レベルV
REF（Ｖ）を動作点として出力される様になる。
と、端子13には、ビデオ信号が所定の直流電圧レベルV
REF（Ｖ）を動作点として出力される様になる。
次に電源投入後t3のタイミングに到ると、水平同期ク
ランプパルスが端子18より入力され、トグルフリップフ
ロップのＱ出力はLowレベルからHighレベルに転じ、端
子17にはHighレベルが出力されるので、切換回路B1の出
力端子14には、水平同期クランプパルスが出力される様
になる。又、t3のタイミング以後に於ては、トグルフリ
ップフロップの出力はHighレベルからLowレベルに転
じることにより、アンドゲートG11を閉じれので、トグ
ルフリップフロップのトルス入力端子Ｔには水平同期ク
ランプパルスは入力されなくなり、端子17にはHighレベ
ルが出力され続けることになる。
ランプパルスが端子18より入力され、トグルフリップフ
ロップのＱ出力はLowレベルからHighレベルに転じ、端
子17にはHighレベルが出力されるので、切換回路B1の出
力端子14には、水平同期クランプパルスが出力される様
になる。又、t3のタイミング以後に於ては、トグルフリ
ップフロップの出力はHighレベルからLowレベルに転
じることにより、アンドゲートG11を閉じれので、トグ
ルフリップフロップのトルス入力端子Ｔには水平同期ク
ランプパルスは入力されなくなり、端子17にはHighレベ
ルが出力され続けることになる。
従って、t3のタイミング以後に於ては、直流電圧レベ
ル設定回路は、従来と同様に水平同期クランプパルスに
同期した動作状態になる。
ル設定回路は、従来と同様に水平同期クランプパルスに
同期した動作状態になる。
以上の様にtR′＜tSYNC即ち式に於てｎ＜６の条件
下では、1/2分周回路により一回の水平同期クランプパ
ルス周期で、ビデオ信号出力状態に到達する。
下では、1/2分周回路により一回の水平同期クランプパ
ルス周期で、ビデオ信号出力状態に到達する。
又、C66,iBLK,VREFの定数の設定の違いにより式に
於てｎ＞６の場合には、次式となる。
於てｎ＞６の場合には、次式となる。
Ｎ＝（n/6）＋１ … このように、切上げ整数Ｎとした分周回路B2の分周比
を1/Nとすればよい。これにより、次式となる。
を1/Nとすればよい。これにより、次式となる。
tR≒ntSYNC＞tR′≒（n/6）tSYNC … 従って、従来の時間tRより短時間となる。
以上説明した様に、本発明は、特に直流電圧レベル設
定回路のコンデンサ66への充電を、電源投入直後より充
電完了まで水平同期クランプパルスの非ブランキング期
間も連続して行う為、従来に比べ1/6の短時間で、ビデ
オ信号が正常出力されるという効果がある。
定回路のコンデンサ66への充電を、電源投入直後より充
電完了まで水平同期クランプパルスの非ブランキング期
間も連続して行う為、従来に比べ1/6の短時間で、ビデ
オ信号が正常出力されるという効果がある。
第１図は本発明の一実施例のビデオ信号増幅回路の回路
図、第２図は第１図のビデオ信号増幅回路に於ける切換
回路ブロック及び分周回路ブロックの具体的回路を示す
回路図、第３図は第１図に示した回路図の各端子の信号
波形を示すタイミング図、第４図は従来のビデオ信号増
幅回路の回路図、第５図，第６図はいずれも第４図で示
したブロック図の各端子での信号波形を示すタイミング
図である。 B1……切換回路、B2……分周回路、B3……直流電圧レベ
ル設定回路、10〜19……端子、62……比較器、63……V
REF電源、64,68,70……スイッチ、65,67……バッファ、
66,71……コンデンサ、Q1〜Q10……npn型トランジス
タ、R1〜R7……抵抗、D1,D2……ダイオード。
図、第２図は第１図のビデオ信号増幅回路に於ける切換
回路ブロック及び分周回路ブロックの具体的回路を示す
回路図、第３図は第１図に示した回路図の各端子の信号
波形を示すタイミング図、第４図は従来のビデオ信号増
幅回路の回路図、第５図，第６図はいずれも第４図で示
したブロック図の各端子での信号波形を示すタイミング
図である。 B1……切換回路、B2……分周回路、B3……直流電圧レベ
ル設定回路、10〜19……端子、62……比較器、63……V
REF電源、64,68,70……スイッチ、65,67……バッファ、
66,71……コンデンサ、Q1〜Q10……npn型トランジス
タ、R1〜R7……抵抗、D1,D2……ダイオード。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−232606（ＪＰ，Ａ) 特開 昭55−147083（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/14 - 5/217
Claims (1)
- 【請求項１】ビデオ信号を増幅する第一の増幅器の出力
を第一の基準電圧と比較する第二の増幅器を設け、前記
第二の増幅器の出力を水平同期クランプパルスに同期し
て開閉する第一のスイッチ回路の一端に接続し、前記第
一のスイッチ回路の他端は第一の容量に接地され、前記
第一の増幅器に入力に負帰還をかけたビデオ信号増幅回
路に於て、第二のスイッチ回路，及びフリップフロップ
構成の1/N分周回路を設け、前記第二のスイッチ回路の
出力端は前記第一のスイッチ回路の切換信号入力端に接
続し、前記第二のスイッチ回路の一入力端には前記水平
同期クランプパルスを入力し、前記第二のスイッチ回路
の他の入力端には第二の基準電圧を接続し、前記第二の
スイッチ回路の切換信号入力端には前記分周回路の分周
出力端を接続し、前記分周回路の分周入力端には前記水
平同期クランプパルスを入力したことを特徴とするビデ
オ信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306926A JP2772136B2 (ja) | 1990-11-13 | 1990-11-13 | ビデオ信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2306926A JP2772136B2 (ja) | 1990-11-13 | 1990-11-13 | ビデオ信号増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04178077A JPH04178077A (ja) | 1992-06-25 |
| JP2772136B2 true JP2772136B2 (ja) | 1998-07-02 |
Family
ID=17962941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2306926A Expired - Lifetime JP2772136B2 (ja) | 1990-11-13 | 1990-11-13 | ビデオ信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2772136B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147083A (en) * | 1979-05-04 | 1980-11-15 | Mitsubishi Electric Corp | Horizontal line pickup circuit |
| JPS63232606A (ja) * | 1987-03-20 | 1988-09-28 | Canon Inc | クランプ回路 |
-
1990
- 1990-11-13 JP JP2306926A patent/JP2772136B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04178077A (ja) | 1992-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4885552A (en) | Oscillator phase control loop having plural switched current sources | |
| JP2772136B2 (ja) | ビデオ信号増幅回路 | |
| JPH04207521A (ja) | 時定数調整回路 | |
| JPH01268454A (ja) | スイッチング電源用漸進的始動回路 | |
| JP3345200B2 (ja) | 位相回路およびこれを用いる色信号処理回路 | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
| KR920010030B1 (ko) | 동기신호의 주파수에 대응하는 펄스폭을 가지는 클램프펄스 발생회로 | |
| JP2844596B2 (ja) | Ｐｌｌ回路 | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| JP2780224B2 (ja) | フィードバッククランプ方式 | |
| US5889421A (en) | Device for detecting the locking of an automatic gain control circuit | |
| JP3408436B2 (ja) | 垂直のこぎり波発振回路 | |
| JPH07105953B2 (ja) | バ−ストゲ−トパルス形成回路 | |
| JPS6129188B2 (ja) | ||
| JPH05110406A (ja) | 出力回路 | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| KR900006815Y1 (ko) | Vcr의 영상출력시 멜로디 자동 차단회로 | |
| JPS58161424A (ja) | スイツチング回路 | |
| JPH0568154B2 (ja) | ||
| US6087814A (en) | Power source circuit and electronic device with the same | |
| JP2000101869A (ja) | クランプ回路 | |
| JPS645419Y2 (ja) |