JPS5929023B2 - 垂直同期分離回路 - Google Patents

垂直同期分離回路

Info

Publication number
JPS5929023B2
JPS5929023B2 JP49029416A JP2941674A JPS5929023B2 JP S5929023 B2 JPS5929023 B2 JP S5929023B2 JP 49029416 A JP49029416 A JP 49029416A JP 2941674 A JP2941674 A JP 2941674A JP S5929023 B2 JPS5929023 B2 JP S5929023B2
Authority
JP
Japan
Prior art keywords
circuit
capacitor
transistor
signal component
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49029416A
Other languages
English (en)
Other versions
JPS50122823A (ja
Inventor
弘一 深谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP49029416A priority Critical patent/JPS5929023B2/ja
Priority to DE2511089A priority patent/DE2511089C3/de
Priority to US05/558,602 priority patent/US3979605A/en
Publication of JPS50122823A publication Critical patent/JPS50122823A/ja
Publication of JPS5929023B2 publication Critical patent/JPS5929023B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 本発明は電子回路、特にテレビジョン受像機における垂
直同期信号分離回路に適した電子回路に関する。
テレビジョン受像機における垂直同期信号分離回路とし
て第１図ｂに示すような積分回路が用いられている。
水平同期信号を十分に減衰させるためには積分回路の時
定数を大きく選び、２段あるいは３段重ねて用いなけれ
ばならない。
しかし垂直同期の積分波形もまた小さくなるので両者の
妥協点を見出す必要があるとか、また積分回路の入出力
インピーダンスの制限もあるなどの種々の問題があつた
。
本発明の目的は、複合同期信号から効率よく垂直同期信
号を分離することができ、しかもインピーダンス整合に
も有利な反則分離回路に使用して好適な電子回路を提供
することにある。
かかる目的を達成するために本発明による電子回路は、
積分回路と、トランジスタとを備えると共に、積分回路
におけるコンデンサが直列接続された少なくとも二つの
第１および第２のコンデンサで構成され、さらにその第
１のコンデンサにおける所定値以上の電圧が前記トラン
ジスタのベース・エミッタ間順バイアス電圧として用い
られるように構成されていることを特徴とする。複合同
期信号は積分回路へ供給される。この場合、複合同期信
号中の水平同期信号はその持続時間が短いので、第１の
コンデンサを所定値以上の電圧まで充電することができ
ず、一方、垂直同期信号は長い持続時間をもつので、第
１のコンデンサに所定値以上の電圧が得られ、この結果
トランジスタのベース・エミッタ間が順バイアスされて
導通し、垂直同期信号が取り出される。従つて本発明に
よれば、垂直同期信号の減衰が少なく、かつ他の回路と
の接続に適した高入力低出力インピーダンスの垂直同期
分離回路が得られる。
第２図は本発明による第１の具体例を示す回路図である
。
２１は複合同期信号入力端子であつて、この端子は抵抗
１１を介してトランジスタ１４のベースに接続されてい
る。
トランジスタ１４のベースエミッタ間にはコンデンサ１
２が並列に接続されている。このコンデンサ１２は複合
同期信号中の水平同期パルスに対しては十分低いインピ
ーダンスを示し、水平同期パルスによりコンデンサ１２
が充電されトランジスタ１４が導通しないような容量が
与えられている。トランジスタ１４のエミツタはコンデ
ンサ１３を介して交流的に抵抗１５を介して直流的に接
地されている。トランジスタ１４のコレクタは直流電源
２４に接続されている。端子２１に印加される複合同期
信号が水平同期パルス期間中はトランジスタ１４は導通
せず、出力端子２３にはほとんど出力が生じない。垂直
同期信号は水平同期信号よりも接続時間が長いためコン
デンサ１２が充電されトランジスタ１４を導通せしめる
。トランジスタ１４のエミツタ電流はコンデンサ１３を
充電し一種の正帰還の効果によりエミツタ電圧すなわち
出力端子２３の電圧を増大せしめ、垂直同期信号を取出
すことができる。この回路は垂直同期信号に対し入力イ
ンピーダンスがきわめて高く出力インピーダンスが低く
できて良好に動作する。第３図はトランジスタ１４のコ
レクタから出力を取出す他の具体例を示す。
この場合トランジスタ１４のコレクタは抵抗を介して電
源端子に接続されている。この回路では出力が入力信号
ど逆極性で増幅して取出せるという長所がある。第４図
はさらに他の具体例を示す。
図中コンデンサ１６は垂直発信回路１７の自動発振周波
数を決定するコンデンサとしての役割を兼ねている。な
お２５は発振出力端子である。以上いずれの具体例にお
いてもトランジスタを使用し、分離の能率は従前に比較
して著るしく向上しているから、さらにｌ段またはそれ
以上の積分回路を前段または増幅回路の出力段に付加す
ることによつて、さらに分離の特性を向上させることが
可能となる。
以上説明したように本発明に係る同期分離回路の構成は
、いずれもきわめて簡単な構成である力｛、効率よく垂
直同期分離が可能であつて本発明の目的とするところを
完途達成することができる。
またコンデンサを外附属品とする配慮を行なえばいずれ
も容易に集積回路化することができる。
【図面の簡単な説明】
第１図は複合同期信号波形と従前の積分回路を説明する
ための図、第２図、第３図および第４図は本発明に係る
第１、第２および第３の具体例を示す回路図である。 １，３，１１，１５・・・・・・抵抗、２，４，１２，
１３，１６・・・・・・コンデンサ、１４・・・・・・
トランジスタ、１７・・・・・・発振回路。

Claims (1)

    【特許請求の範囲】
  1. １ 抵抗ならびに直列接続された第１および第２のコン
    デンサを有する積分回路と、前記第１のコンデンサの両
    端間電圧をベース・エミッタ間順方向バイアス電圧とし
    て受けるとともにエミッタが直流的にかつ前記第２のコ
    ンデンサを介して交流的に基準電位点にそれぞれ接続さ
    れたトランジスタとを有し、第１のパルス信号成分およ
    び前記第１パルス信号成分よりもパルス幅の広い第２の
    パルス信号成分を有する複合入力信号を前記積分回路に
    供給し、前記トランジスタから前記第２のパルス信号成
    分に応じた出力を取り出すことを特徴とする信号分離回
    路。
JP49029416A 1974-03-14 1974-03-14 垂直同期分離回路 Expired JPS5929023B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP49029416A JPS5929023B2 (ja) 1974-03-14 1974-03-14 垂直同期分離回路
DE2511089A DE2511089C3 (de) 1974-03-14 1975-03-13 Schaltung zur Gewinnung des Vertikalumpulses aus einem Fernsehsynchronisiersignal
US05/558,602 US3979605A (en) 1974-03-14 1975-03-14 Integrating circuit for separating a wide pulse from a narrow pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49029416A JPS5929023B2 (ja) 1974-03-14 1974-03-14 垂直同期分離回路

Publications (2)

Publication Number Publication Date
JPS50122823A JPS50122823A (ja) 1975-09-26
JPS5929023B2 true JPS5929023B2 (ja) 1984-07-17

Family

ID=12275513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49029416A Expired JPS5929023B2 (ja) 1974-03-14 1974-03-14 垂直同期分離回路

Country Status (3)

Country Link
US (1) US3979605A (ja)
JP (1) JPS5929023B2 (ja)
DE (1) DE2511089C3 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54104230A (en) * 1978-02-03 1979-08-16 Sony Corp Processing circuit for vertical synchronizing signal
CN103444063B (zh) * 2011-12-31 2015-11-25 大洋电机新动力科技有限公司 一种带自动补偿的窄脉冲过滤电路及其应用的电机控制器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3219838A (en) * 1961-11-13 1965-11-23 Rca Corp Pulse-width discriminator
US3322969A (en) * 1964-05-07 1967-05-30 High Voltage Engineering Corp Triangular voltage waveform generator
US3567966A (en) * 1968-04-10 1971-03-02 Combustion Eng Transient suppression circuit
US3527888A (en) * 1968-04-10 1970-09-08 Us Navy Means for separating horizontal and vertical video synchronizing pulses
FR1604559A (ja) * 1968-08-16 1971-12-06
DE2156300C3 (de) * 1971-11-12 1979-09-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Monolithisch integrierbare Schaltungsanordnung zur Gewinnung von Bildsynchronimpulsen
US3801828A (en) * 1972-12-26 1974-04-02 Bell Telephone Labor Inc Pulse width discriminator

Also Published As

Publication number Publication date
JPS50122823A (ja) 1975-09-26
DE2511089B2 (de) 1978-08-31
DE2511089C3 (de) 1982-01-28
DE2511089A1 (de) 1975-10-09
US3979605A (en) 1976-09-07

Similar Documents

Publication Publication Date Title
US3207998A (en) D.c. restoration in amplifiers
US3985954A (en) DC level control circuit
US3997796A (en) High speed divide-by-two circuit
JPS5929023B2 (ja) 垂直同期分離回路
US5045943A (en) Synchronous signal separation circuit
JP3072002B2 (ja) アクティブバンドパスフィルタ
US3454888A (en) Transistorized power amplifier using two series connected transistors driven by an emitter-coupled pair of transistors
US3070657A (en) Horizontal deflection synchronizing device
KR890001356Y1 (ko) 합성 비디오신호의 디지탈 동기신호 분리용 집적회로
KR930003565B1 (ko) 동기신호 분리장치
US4361786A (en) Apparatus for synchronizing deflection signal generators to the _corresponding synchronization signals in a television system
US3168650A (en) Low noise transistor circuit
JP2815865B2 (ja) 同期信号分離回路
GB1267979A (en) Synchronizing separator circuits
JPH04162876A (ja) 同期処理回路
JPH0113480Y2 (ja)
US3315095A (en) Transistorized pulse to d.c. converter
JP3030971B2 (ja) 同期分離装置
JPS645419Y2 (ja)
JPS6345096Y2 (ja)
KR820002376B1 (ko) 라인발취 발생회로
JPH0238509Y2 (ja)
JPH0568154B2 (ja)
JPH0441660Y2 (ja)
JPS641779Y2 (ja)