JPS6345096Y2

JPS6345096Y2 -

Info

Publication number: JPS6345096Y2
Application number: JP1987000431U
Authority: JP
Priority date: 1987-01-05
Filing date: 1987-01-05
Publication date: 1988-11-22
Also published as: JPS62125071U

Description

【考案の詳細な説明】本考案は雑音消去回路、特にテレビジヨン受像
機等に用いて好適な雑音消去回路に関する。

テレビジヨン受像機において同期信号レベルよ
り大きな雑音が入力された場合、同期分離回路が
誤動作して同期がみだれたり、また画面上に雑音
があらわれたりして見苦しいため、従来から中級
以上のセツトには雑音消去回路が設けられてい
た。すなわち、同期信号成分より所定電圧以上大
きな雑音が到来した場合に雑音成分を逆相にして
加えてやるか、あるいはあらかじめ定められたレ
ベルにクランプすることにより雑音を消去してい
る。

このような雑音消去回路の多くは、外来の衝撃
性雑音から高周波成分を取り出すフイルタ部等に
10マイクロ・フアラツド程度の大容量のコンデン
サを必要とするため集積回路化するのに適してい
ない。

また、雑音消去信号と雑音との間にある時間遅
れが存在すると早い立ち上りをもつ雑音について
はその頭の一部が消去されずにそのまま通過して
しまい充分な雑音消去効果が得られない。この時
間遅れが数100ナノ秒もあると画面上問題が大き
い。特に集積回路化した雑音消去回路において
は、回路内に周波数特性の悪いPNPトランジス
タや浮遊容量の大きな高抵抗あるいはベースに電
荷を蓄積してしまう飽和トランジスタを含む場合
が多く、時間遅れを大きくする原因となつてい
た。

本考案の目的は雑音と雑音消去信号間の時間遅
れが少なく雑音消去効果を十分発揮できる雑音消
去回路を提供することである。

本考案の他の目的はコンデンサを用いずに実現
でき従つて集積回路化するのに適した雑音消去回
路を提供することである。

以下図面を参照して考案を詳細に説明する。

第１図は本考案の一実施例の等価回路図で、１
は入力信号を表わし、通常は映像検波出力が用い
られる。２はバイアス電圧源でバイアス値をV_B
とする。入力信号１は入力端子３に入り、雑音の
ない場合はエミツタ・ホロアとして動作するトラ
ンジスタ４を介して出力端子１９に、入力信号よ
りトランジスタ４のベース・エミツタ間電圧V_BE
（0.5ボルト〜0.7ボルト）だけ低い出力電圧を生
じている。もし負方向、すなわち同期信号方向の
大きな雑音（バイアス電圧V_Bに重畳された値を
V_Nとする）が到来した場合、内部で設定された
電圧源９の値V_Rと前記雑音の尖頭値をトランジ
スタ６および７で構成される比較器で比較し、ト
ランジスタ７のコレクタに接続された負荷抵抗１
０に出力電圧を生ずる。ここで８は定電流源であ
る。負荷抵抗１０に生じた出力電圧によりPNP
トランジスタ１１が導通し、電源１８及びエミツ
タ抵抗１２、及びコレクタ抵抗１３，１４で決ま
る電圧V_Oを回路内部点○イに生ずる。この電圧が
エミツタ・ホロアとして動作するトランジスタ１
５を介して出力端子１９に現われる。ここでかか
る雑音消去出力電圧（V_O−V_BE）が前述のトラン
ジスタ４を介して生じるであろう雑音時の電圧
（V_N−V_BE）より高いためトランジスタ４はカツ
トオフし、前記の雑音消去電圧V_O−V_BEが出力端
子１９に現われることになる。トランジスタ１６
及び電圧源１７は本考案の眼目とするスピードア
ツプ回路である。

上記スピードアツプ回路の動作を第２図のタイ
ムチヤートを参照しながら説明する。第２図ａは
入力端子３の、第２図ｂは回路内部点○イの、そし
て第２図ｃは出力端子１９のタイムチヤートであ
る。入力端子３にはバイアス電源２の電圧V_Bを
基準に同期信号が負方向の信号２１が乗つてい
る。その同期信号の接地点からの電圧V_Aは通常
中間周波増幅回路の自動利得調整回路（図示せ
ず）の作用により一定に保たれている。時刻t₁に
接地点からの電圧をV_Nとする大きな雑音が到来
したとする。前述のように回路内部点○イに雑音消
去用の電圧V_Oを生ずるが、トランジスタ６，７
および１１の動作速度や負荷抵抗１０，１３およ
び１４の浮遊容量等により時間おくれを生ずる。
トランジスタ１６がない場合にはかかる時間おく
れと、トランジスタ１５の入力容量等による回路
内部点○イの浮遊容量２０を接地電位（OV）から
V_Oまで充電する時間の和だけ遅くれて、第２図
ｂに破線で示すような波形２２のように時刻t₃に
なつてやつとV_Oにおちつき、第２図ｃに破線で
示す波形２３のような出力を出力端子１９に生ず
る。ところが、トランジスタ１６と電圧源１７を
第１図のように接続することによりスピードアツ
プを計ることができる。回路内部点○イの電圧は検
出回路が動作しない場合でも、つねに電圧源１７
の値よりトランジスタ１６のV_BE低い値（V_Cとす
る）がかかつている。そして時刻t¹に雑音が到来
した場合、前述と同様の理由によりある時間おく
れを生じて電圧V_Oが発生するが、このときトラ
ンジスタの入力容量等による回路内部点○イの浮遊
容量２０の充電はV_CからV_Oまで行なわれればよ
く、前述のトランジスタ１６のない場合より短く
てよい。したがつて、第２図ｂに示す波形２４が
得られる。

さらにトランジスタ１５のベースには雑音のな
い場合でもV_Cの電圧がかかつているため検出回
路の動作おくれの期間において、トランジスタ４
のベースが雑音によりV_Nまで大きく下つたとし
ても、出力端子１９の電圧はトランジスタ１５の
エミツタ電圧V_C−V_BEより下ることはない。した
がつて出力端子１９には第２図ｂに示す波形２５
のような出力が得られる。これは同図の波形２３
にくらべ充分小さな雑音成分しかのこつておら
ず、出力端子１９に接続される同期分離回路（図
示せず）に対する影響は充分少なくすることがで
きる。

電圧源１７は電池あるいは直流電源をわざわざ
もつてくるまでもなく、電源１８あるいは９を必
要に応じて分圧あるいはレベルシフトしたものを
用いればよい。またトランジスタ１６で検出回路
の出力（回路内部点○イ）の理論振幅を少なくする
ことと、出力端子１９の電圧をV_C−V_BEにクラン
プすることの両方を同時に受けもたせているが
別々にこれを実行してもよい。またクランプする
手段として他の方法、たとえばダイオードを用い
る等の方法でもよい。

以上の実施例は、雑音が所定レベルを越えたと
き、これを検出して所定の直流電圧を出力する信
号切換を行なつて雑音消去する場合について述べ
たものであるが、本考案は信号中の所定レベルを
越える雑音を分離して逆極性でもとの信号に加え
て雑音成分を打ち消す雑音消去回路にも適用しう
る。すなわち、例えば、回路内部点○イからパルス
成分を抜き出したのち増幅回路等を通して、信号
中の雑音成分と逆極性の雑音消去信号を得、これ
をエミツタ・ホロア・トランジスタ４の出力と加
え合せればよい。具体的な回路は慣用の技術を用
いて容易に構成しうるものであるから説明しな
い。

このように、本考案は雑音消去回路一般に適用
しうるのであつて、要するに雑音を消去する回路
の出力を出力端子に生じせしめるしきい値電圧よ
りわずかに高い（信号の極性によつてはわずかに
低くということもある）電圧とクランプする回路
を付加して、雑音消去動作のスピードをあげるの
が本考案の特徴とするところである。また、テレ
ビジヨン受信機以外の雑音消去回路に用いてもよ
いことはいうまでもない。

以上詳細に説明したように、本考案によれば、
雑音と雑音消去信号間の時間遅れの非常に少ない
雑音消去回路が得られるから、受信機の性能向上
に大きな効果がある。更に、本考案はコンデンサ
を用いないで実施できるから集積回路化するのに
適している。

【図面の簡単な説明】

第１図は本考案雑音消去回路の一実施例の等価
回路図、第２図ａ，ｂおよびｃは第１図に示す実
施例のそれぞれ入力端子３、回路内部点○イおよび
出力端子１９におけるタイムチヤートである。１……信号源、２……バイアス電圧源、３……
入力端子、４……エミツタ・ホロア用トランジス
タ、５……抵抗、６，７……比較器用トランジス
タ、８……定電流源、９……基準電圧源、１０…
…負荷抵抗、１１……トランジスタ、１２……抵
抗、１３，１４……抵抗、１５……トランジス
タ、１６……トランジスタ、１７……電圧源、１
８……電源、１９……出力端子、２０……浮遊容
量、２１……入力信号、２２……クランプ回路な
しの場合の回路内部点○イにおける雑音波形、２３
……クランプ回路なしの場合の出力端子１９にお
ける雑音波形、２４……クランプ回路を設けた場
合の回路内部点○イにおける雑音波形、２５……ク
ランプ回路を設けた場合の出力端子１９における
雑音波形、○イ………回路内部点、V_A……同期信
号レベル、V_B……バイアス電圧、V_R……電圧源
９の電圧、V_N……雑音電圧、V_O……雑音発生時
の回路内部点○イの電圧、V_BE……トランジスタの
ベース・エミツタ間順方向電圧、V_C……回路内
部点○イの定常電圧。

Claims

【実用新案登録請求の範囲】

信号入力端と、該信号入力端に印加された入力
信号と予め設定された電圧とを比較し、前記入力
信号が大きい場合に雑音検出信号を発生する比較
器と、前記比較器の前記雑音検出信号をベースに
うける第１のトランジスタと、該第１のトランジ
スタの一端と電源の一方の端子との間に設けられ
た第１の抵抗と、前記第１のトランジスタの他端
と電源の他方の端子との間に直列接続された第２
および第３の抵抗と、該第２および第３の抵抗の
接続点にベースが接続され、そのエミツタから出
力が取り出される第２のトランジスタと、ベース
に定電圧をうけ、コレクタが電源の前記一方の端
子に接続されエミツタが前記第２のトランジスタ
の前記ベースに直接接続された第３のトランジス
タとを有し、前記第３のトランジスタは雑音がな
い時にオンして前記第２の抵抗と前記第３の抵抗
との接続点電位が一定電圧以下にならないように
クランプすることを特徴とする雑音消去回路。