KR890003485B1 - 합성비디오신호에 포함되어 있는 디지탈 정보신호 분리집적회로 - Google Patents

Abstract

내용 없음.

Description

합성비디오신호에 포함되어 있는 디지탈 정보신호 분리집적회로

제1도는 종래의 디지탈 정보신호 분리집적회로.

제2도는 본 발명에 따른 디지탈 정보신호 분리집적회로의 블럭도.

제3도는 본 발명에 따른 제2도 블럭도의 구체회로도.

제4도는 제3도인 구체회로도의 각부의 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 버퍼회로 2 : 능동형 저주파필터

3 : 샘플링회로 4 : 기억회로

5 : 임피던스 버퍼회로 6 : 비교회로

7 : 드라이브회로 8 : 정전압발생회로

본 발명은 합성비디오 신호에 실려 들어오는 디지탈 정보신호를 분리해 내는 집적회로에 관한 것이다.

통상적으로 합성비디오 신호로 실려 들어오는 정보신호는 디지탈 정보신호이기 때문에 하나의 정보신호도 잃어버림 없이 안정되고 정확하게 분리해 내는 디지탈 정보신호 분리회로가 필요하게 된다.

종래의 디지탈 정보신호를 분리해 내는 집적회로는 제1도와 같은 구성을 하고 있었다. 이와 같은 종래의 디지탈 정보신호를 분리하는 집적회로는 비교회로(6)내의 트랜지스터 Q30과 저항R9가 전원전압 Vcc에 직접 연결되어 있어, 전원 스파이크(Spike)나 리플(ripple) 등과 같은 전원잡음이 비교회로(6)의 출력에 영향을 기치는 결점이 있었다. 또한 트랜지스터 Q29와 Q33 및 저항 R10으로 구성된 비교회로(6)내의 정전류회로도 트랜지스터 Q29와 Q33의 베이스에 에미터간 전압 VBE가 같지 않은 경우에는 정전류회로로서 동작을 하지 못할 뿐만 아니라, 이와같은 정전류회로는 온도에 매우 민감한 단점이 있었다. 즉, 상기 두 트랜지스터 Q29, Q33의 VBE전압차가 수밀리볼트(mV)만 되어도 두 트랜지스터의 콜렉터 전류는 4%와차가 발생하게 된다. 이러한 전류의 오차는 심할경우 출력 트랜지스터 Q36의 베이스-에미터 포화전압에 영향을 주어 트랜지스터 Q36의 스위칭 동작이 오동작을 일으킬 우려가 있다. 또한 종래의 드라이브회로(7)에서 출력 트랜지스터 Q36에 출적된 전하를 방지하는 루투가 저항 R13으로 구성되어 있기 때문에 출력의 상승시간이 길어지며, 이로 인해 출력펄스의 폭이 좁아지므로 정확한 디지탈 정보신호의 분리가 어려운 단점이 있었다. 따라서 본 발명의 목적은 전원전압의 잡음이나 온도의 영향을 극소화시키며 출력 트랜지스터의 스위칭 속도를 빠르게 하여 디지탈 정보신호를 원래신호와 같게 정확히 분리해내는 집적회로를 제공함에 있다. 이하 본 발명을 첨부도면에 참조하여 상세히 설명한다. 제2도는 본 발명에 따른 집적회로의 블럭도로서 버퍼회로(1), 능동형 저주파필터(2), 샘플링회로(3), 기억회로(4), 고임피던스 버퍼회로(5), 비교회로(6), 드라이브회로(7) 및 정전압발생회로(8)로 구성된다. 합성비디오신호(a)가 버퍼회로(1)에 입력되고, 이 출력은 비교회로(6)와 능동형 저주파필터(2)로 입력된다. 능동형 저주파필터(2)에 입력된 합성비디오신호는 이 신호에 실린 고주파 잡음신호가 제거되어 샘플링회로(3)에 입력된다.

샘플링회로(3)에 입력된 신호는 동기신호 기간동안에는 굴곡이 강하게 나오므로, 중앙처리장치(이하 CPU라 함)로부터 입력되는 샘플링신호(C)에 의해 동기신호 기간보다 훨씬긴 충분한 신호유지 시간을 갖는 기억회로(4)에서는 동기 시간제거 샘플링 시간이 끝날때까지 거의 일정한 전압크기를 유지하게 된다. 따라서 이 신호는 샘플링기간 동안 신호전압을 그대로 유지하여 고임피던스 버퍼회로(5)를 통해 비교회로(6)에 입력된다. 정전압발생회로(8)에 의해 기준전압이 설정된 비교회로(6)에서는 상기 버퍼회로(1)로부터 입력된 신호와 고임피던스 버퍼회로(5)로부터 입력된 비교신호의 차에 따라 디지탈 정보신호를 출력하게 된다. 이 디지탈 정보신호는 고속의 드라이브회로(7)를 통해 필요한 레벨의 디지탈신호로 출력되게 한다. 따라서 고임피던스 버퍼회로(5)를 통해 비교회로(6)에 입력되는 비교전압은 디지탈 정보신호의 중간위치 정도를 나타나게 되며, 또한 정전압 발생회로(8)에 의해 기준전압이 설정된 비교회로(6) 및 드라이브회로(7)는 전원전압 및 온도에 영향을 받지 않는 정확한 디지탈 정보를 출력할 수 있게 된다.

제3도는 본 발명에 따른 제2도의 구체회로도로서, 도면중 Q40-Q83은 트랜지스터, R20-R40은 저항, C10-C13은 캐패시터이며, Vcc는 전원전압, VBB는 TTL출력을 얻기 위한5볼트 전원이다. 이중 캐패시터 C10-C13은 외부소자이다. 상술한 제2도의 블럭도중 버퍼회로(1)는 제3도의 트랜지스터 Q40-Q41과 저항 R20-R21 및 캐패시터 C10의 구성부분에 대응하고, 능동형 저주파필터(2)는 트랜지스터 Q42-Q49와 저항 R22-R23, R25 및 캐패시터 C11-C12로 구성부분에 대응하며, 샘플링회로(3)는 트랜지스터로 Q50-Q57 및 저항 R24, R26으로 구성된 부분에 대응하고, 기억회로(4)는 캐패시터 C13에 대응하며, 고임피던스 버퍼회로(5)는 트랜지스터Q58-Q65와 저항R27의 구성부분에 대응하며, 비교회로(6)는 트랜지스터 Q66-Q68 및 Q70과 저항 R28-R30으로 구성된 부분에 대응하며, 드라이브회로(7)는 트랜지스터 Q69 및 Q71-Q73과 저항 R31-R34로 구성된 부분에 대응하여, 정전압발생회로(8)는 트랜지스터 Q74-Q83과 저항 R35-R40으로 구성된 부분에 대응한다. 한편 제4(a)도-제4(f)도는 본 발명에 따른 구체회로도인 제3도의 각부분의 파형도이며, 도면중 시간 T1은 동기시간, T2는 버어스트 신호시간, T3는 디지탈 동기신호기간, T4는 디지탈 정보신호 기간이다.

또한, a는 입력단자 Is를 통해 입력되는 합성 비디오신호이며, b는 트랜지스터 Q44의 에미터단을 출력하는 필터신호이고, c는 외부에서 인가되는 수평동기신호로 Iu단자를 통해 트랜지스터 Q50의 베이스로 인가되는 샘플링신호이며, d는 캐패시터 C13의 전압변화파형이고, e는 합성비디오신호의 수직 귀선 기간(Vertical Blacking)에 실리는 디지탈 정보신호이며, f는 상기 디지탈 정보통과시의 캐패시터 C16의 파형도이고, g는 트랜지스터 Q73의 콜렉터를 통해 출력단자 Op로 출력되는 합성비디오 신호에서 분리된 디지탈 정보 신호이다.

이하 제3도의 본 발명에 따른 구체회로도를 제4도의 파형도를 참조하여 상세히 설명한다. 합성비디오신호 입력단자 Is로 입력되는 제4(a)도와 같은 합성비디오신호 a는 버퍼회로(1)를 거쳐 동상의 파형으로 능동형 저주파필터(2)로 입력된다. 능동형 저주파필터(2)는 수동형 저주파필터인 저항 R22, R23 및 캐패시터 C11, C12의 밴드패스필터에 의한 2차 능동형 저주필터가 된다. 여기서 트랜지스터 Q42-Q49 및 저항 R25로 구성된 부분은 차동증폭기의 역할을 하며, 이 증폭기는 캐패시터 C11, C12에 의한 반주기의 저항 R22, R23의 공진 에너지소모를 보충해 준다. 따라서 상기 능동형 저주파필터(2)의 전달함수 H(S)는 다음과 같다.

(단, C11=C12, R22=R23) 그러므로 상기 능동형 저주파필터(2)는

를 -3dB 주파수로 갖고 -40dB/decade의 전달특성을 갖게 된다. 이 능동형 저주파필터(2)의 출력은 제4(b)도의 파형 b중 삼각파의 굴곡을 갖는 동기신호주기 동안에는 제4(c)도와 같은 샘플링 신호 c가 샘플링신호 입력단자 Iu로 입력되어 트랜지스터 Q52를 오프(OFF)시키므로, 기억회로(4)의 캐패시터 C13에 충전되었던 전압은 트랜지스터 Q61 통해 방전된다. 또한 CPU로부터 샘플링 신호가 없을때(즉 제4(b)도의 파형 b가 삼각파 굴곡을 갖지 않을때)에는 트랜지스터 Q52가 온(ON)되며, 이로 인해 전원전압 Vcc이 트랜지스터 Q55를 통해 기억회로(4)의 캐패시터 C13으로 충전을 하게 되므로, 제4(d)도와 같은 파형을 이루게 된다. 그러나 이 샘플링 기간에 있어서의 제4(d)도와 같은 기억회로(4)의 캐패시터 C13의 전압변화는 저항 R27을 크게하여 상기 샘플링 기간중에 트랜지스터 Q61의 베이스 전류를 작게함으로써 매우 미약하게 되어 회로동작상전혀 지장을 주지 않는다. 상기 고임피던스버퍼회로(5)는 차동트랜지스터 Q61과 Q62를 사용하고 트랜지스터 Q58과 Q59의 정전류전압을 능동부하로 사용하여 충분한 전압증폭을 하며, 트랜지스터 Q60과 Q64의 에미터 폴로워 증폭기를 사용함으로써 입력임피던스가 높고 출력 임피던스가 낮은 버퍼회로를 구성한다. 상기 비료회로(6)는 기억회로(4)에 기억된 극히 미약하게 변동하는 전압변화를 정확하게 비교 검출해야 하므로 매우 안정된 회로구성이 요구된다. 따라서 상기 비교회로(6)는 전원 전압음 Vcc의 리플이나 전원잡음이 비교회로(6)의 출력에 영향을 주지 못하도록 하며, 또한 온도변화에 의한 정전류 회로의 오동작을 방지하기 위해 제3도 구체회로도와 같이 정전압 발생회로(8)의 기준전압을 사용하였다.

트랜지스터 Q68과 Q70 및 저항 R29, R30으로 구성된 정전류회로(8)에서 트랜지스터 Q68과 Q70의 콜렉터전류는 트랜지스터 Q68 과 Q70의 VBE전압의 함수가 아닌 저항 R29 및 R30의 저항비로서 표시되므로 온도변화에 의한 영향은 충분히 제거가 될 수 있으며, 전원잡음이 발생하더라도 비교회로(6)의 트랜지스터 Q67 콜렉터와 저항 R28이 정전압발생회로(8)에 연결되어 있어 안정되게 동작할 수가 있다.

제4(e)도에 도시한 바와같이 정보신호 e가 트랜지스터 Q67베이스에 입력되고, 기억회로(4)로부터 고임피던스 버퍼회로(5)를 통해 비교신호 f가 트랜지스터 Q66베이스에 입력된다. 이때 정보신호 e가 비교신호 f보다 클경우에는 트랜지스터 Q69가 오프되므로 TTL입력단과 같이 구성된 드라이브회로(7)의 트랜지스터Q72가 온되어 출력단자 Op에는 VBB전압이 나타나게 된다. 반대로 정보신호 e가 비교신호f보다 작을 경우에는 트랜지스터 Q69가 온되고 트랜지스터 Q72의 베이스 전류는 출력 트랜지스터 Q73을 온시키므로, 출력단자 Op에는 "로우"전압이 나타나게 된다. 이와 같은 출력파형은 제4(f)도와 같다. 트랜지스터 Q72 트랜지스터 Q73이 오프될때 베이스에 축적된 전하를 매우 빠르게 방전시키므로, 출력의 상승시간을 짧게 하여 펄스폭이 정확한 출력을 얻을 수 있다. 정전압발생회로(8)는 베이스가 서로 접속된 트랜지스터 Q80과 Q81의 에미터와 전원공급전압 Vcc사이에 각각 저항 R35, R36이 접속되며, 상기 트랜지스터 Q80과 Q81의 베이스와 접지사이에 트랜지스터 Q82의 에미터와 콜렉터를 각각 접속되고, 상기 트랜지스터 Q82의 베이스는 상기 트랜지스터 Q81의 콜렉터의 접속되는 동시에 저항 R37을 통해 접지되는 정전류 회로를 구비하고 있다. 상기 정전류회로(8)에서 저항 R35 와 R36의 비에 의해 트랜지스터 Q80의 콜렉터 전류와 저항 R37에 흐르는 전류의 비가 일정하게 결정된다. 또한 트랜지스터 Q82는 상기 전류비를 한층 일정하게 유지하기 위한 제어 트랜지스터로 사용된다. 따라서 트랜지스터 Q80의 콜렉터에 흐르는 정전류는 아이오드 접속트랜지스터 Q74 및 제너다이오드 접속트랜지스터 Q75와 다이오드 접속트랜지스터 Q76-Q79의 직렬접속에 의해 분류된다. 또한 상기 트랜지스터Q74의 에미터는 비교회로(6)의 저항 R28과 트랜지스터 Q67의 콜렉터에 접속되며, 상기 다이오드 스트링중 트랜지스터 Q78의 콜렉터는 상기 비교회로(6)의 정전류원이 되는 트랜지스터 Q68과 Q70의 베이스에 접속된다. 그러므로 상기 트랜지스터 Q80과 Q81의 온도변화에 따른 베이스 에미터간 전압특성에 의한 정전류와, 상기 다이오드 Q74의 베이스 에미터간의 온도특성(온도가 올라가면 베이스 에미터간 전압이 감소)에 의한 정전류를 상기 비교회로(6)의 저항 R28과 트랜지스터 Q67의 콜렉터에 정전류를 공급하게 되며, 또한 마찬가지로 상기 트랜지스터 Q68과 Q70의 베이스에 정전류를 공급하여 온도의 변화에 따른 안정된 동작을 할 수 있게되며, 전원전압 변동에 대해 상기 제너다이오드 접속 트랜지스터 Q75의 동작에 의해 일정 정전압이 유지되어 상기 비교회로(6)는 안정된 동작을 할 수 있게 된다. 또한 정전류 회로(8)는 저항 R38-R40과 트랜지스터 Q83으로 구성된 정전류 회로를 구비하여 트랜지스터 Q83의 콜렉터와 저항 R38에 흐르는 정전류를 발생시킨다. 따라서 저항 R39의 전압강하와 트랜지스터 Q72의 베이스로 인가하여 에미터측의 전압상태에 따른 정확한 온, 오프동작을 도모할 수 있다. 상술한 바와같이 본 발명의 집적회로에서는 정전압발생회로(8)를 사용하여 전원 스파이크나 리플등과 같은 전원전압 잡음이나 온도의 변화에 따른 비교회로(6)의 불안정을 제거할 수 있으며, 드라이브회로(7)에서는 트랜지스터 Q73을 사용함으로써 출력파형의 상승시간을 짧게 할 수 있어 출력펄스의 폭이 원래 신호와 거의 같은 정확한 출력을 얻을 수 있다.

Claims (1)

1. 합성비디오 신호에 포함된 디지탈 정보신호를 분리하는 집적회로에 있어서, 입력신호의 전력 증폭을 위한 버퍼회로(1)와, 상기 입력신호의 고주파부분을 제거하는 능동형 저주파필터(2)와, 상기 능동형 저주파필터를 통한 신호중 굴곡으로 나타나는 저주파의 동기신호부분을 제거하는 샘플링회로(3)와, 상기 샘플링회로(3)에서 출력되는 전압을 비교전압으로 기억하는 기억회로(4)와, 상기 기억된 비교전압을 적절한 레벨의 전압으로 변환하고 샘플링 기간동안 상기 비교전압을 유지하기 위한 고임피던스 버퍼회로(5)와, 상기 기억회로(4)로부터 입력되는 비교전압과 비디오 신호의 정보신호를 비교하는 비교회로(6)와, 상기 비교된 신호를 적당한 레벨의 데이타로 출력하는 드라이브회로(7)와, 상기 비교회로(6) 및 드라이브회로(7)에 안정된 전압을 공급하여 정확한 출력을 얻을 수 있게 하는 정전압 발생회로(8)로 구성된 것을 특징으로 하는 합성비디오신호에 포함되어 있는 디지탈 정보신호 분리집적회로.

Images