KR900003077B1 - 합성동기신호분리 및 합성비디오신호의 디지탈정보 신호 분리와 디지탈 동기신호 분리용 집적회로 - Google Patents

Abstract

내용 없음.

Description

합성동기신호분리 및 합성비디오신호의 디지탈정보 신호 분리와 디지탈 동기신호 분리용 집적회로

제 1 도는 문자다중 방송에서 데이타라인을 보인 도면.

제 2 도는 본 발명에 따른 집적회로의 블럭도.

제 3 도는 본 발명에 따른 제 2 도의 구체회로도.

제 4 도는 제 3 도의 구체회로도의 각부 파형도.

* 도면의 주요부분에 대한 설명

1 : 버퍼회로 2 : 제 1 저주파필터

3 : 샘플링회로 4 : 기억회로

5 : 임피던스버퍼회로 6 : 비교회로

7 : 제 1 드라이버회로 8 : 증폭기

9 : 공진회로 10 : 비교전압발생회로

11 : 비교기 12 : 제 2 드리이브회로

13 : 제 2 저주파필터 14 : 합성동기분리회로

본 발명은 텔레비전 수상기의 텔레텍스트 시스템에 있어서, 합성동기신호분리 및 합성비디오신호의 디지탈 정보신호 분리와 디지탈 동기신호분리용 집적회로에 관한 것이다.

일반적으로 텔레비전수상기를 사용하여 문자방송(Teletext)정보를 수신할때는 수신되는 비디오신호중 특별한 정보처리를 위해 디지탈정보가 실려있게 된다. 상기한 바와같이 특별한 정보처리를 하기위해서는 디지탈 정보신호 및 기본 클럭신호의 동기화를 위해 특정 주파수로된 디지탈동기신호 및 합성동기신호가 같이 실려들어오게 된다.

상기 텔레텍스트(Teletext)에서 사용되고 있는 문자 또는 도형정보가 실려있는 합성비디오신호는 제 1 도에 도시하였을 경우 수평동기 신호기간 T1과 칼라버어스트신호 기간 T2와 데이터라인 T5으로 구성되며, 데이터라인 T5는 동기클럭과 프레이밍 코오드(Framing Code)로 구성된 동기신호기간과 각종 디지탈 정보신호를 포함하는 데이터 패킷기간으로 구성된다.

따라서 문자다중방송을 수신하는 텔레비젼수상기의 텔레텍스트시스템은 상기 데이터라인에 실려있는 모든 디지탈 정보신호 및 동기신호를 분리하여, 고도의 안정된 방법으로 하나의 정보신호도 잃어버림 없이 분리해내는 회로가 필요하게 된다. 종래방식으로는 전송주파수가 높아짐에 따라 정확한 데이터정보신호분리 및 디지탈 동기신호를 분리해낼 수 없었으며, 소비전류가 크고, 전압 마아진(Margin)의 여유도 및 신호의 왜율이 크게되는 결점이 있었다.

따라서 본 발명의 목적은 문자방송데이터 패킷트에 실려있는 디지탈정보 신호분리 및 디지탈동기신호를 정확히 분리해내며 동시에 합성동기신호 분리를 할 수 있는 집적회로를 제공함에 있다.

따라서 상기 목적을 수행하기 위한 본 발명은 합성비디오신호에 포함된 디지탈정보신호 및 디지탈동기신호를 분리하는 집적회로에 있어서, 입력신호의 전력증폭을 위한 버퍼회로와, 상기 입력된 신호의 고주파부분을 제거하는 능동형 제 1 저주파필터와, 상기 제 1 저주파필터에서 여파된 신호중 굴곡으로 나타나는 저주파의 동기신호부분을 제거하는 샘플링회로와, 상기 샘플링회로에서 출력하는 전압을 비교전압으로 기억하는 기억회로와, 상기 기억회로의 기억된 비교전압을 적절한 레벨의 전압으로 변환하고 샘플링 기간동안 상기 비교전압을 일정레벨로 유지하기 위한 고임피던스 버퍼회로와, 상기 임피던스 버퍼회로로부터 출력하는 상기 비교전압과 상기 버퍼회로로부터 출력되는 비디오신호의 데이터와 비교하는 비교회로와, 상기 비교회로에서 비교된 신호를 출력에서 원하는 레벨의 데이터로 출력하는 제 1 드라이브회로와, 디지탈 동기신호분리를 위해 상기 합성비디오신호를 증폭하기 위한 증폭기와, 상기 증폭기에서 출력되는 합성비디오신호중 특정 주파수인 동기신호를 선별하기 위한 공진회로와, 상기 공진회로 출력을 비교하기 위한 비교전압을 발생하는 비교전압발생회로와, 상기 비교전압 발생회로의 비교전압에 따라 상기 공진회로의 공진출력을 비교하는 비교기와, 상기 비교기에서 비교된 출력을 출력에서 원하는 레벨의 구형파로 출력하는 제 2 드라이브회로와, 상기 합성비디오신호중 수평동기신호만 통과시키는 제 2 저주파필터와, 상기 제 2 저주파필터에서 출력되는 수평동기신호에만 오프동작을 하여 소정레벨의 펄스를 출력하는 합성동기분리회로로 구성됨을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제 2 도는 본발명에 따른 블록도로서, 제 1 입력단(Is)의 합성 비디오 입력신호의 전력증폭을 위한 버퍼회로(1)와, 상기 버퍼회로(1)로부터 출력되는 상기 입력된 신호의 고주파성분을 제거하는 능동형 제 1 저주파필터(2)와, 상기 제 1 저주파필터(2)에서 여파된 신호중 굴곡으로 나타나는 저주파의 동기신호 부분을 제 2 입력단(Iu)을 통해 입력되는 신호에 의해 제거하는 샘플링회로(3)와, 상기 샘플링회로(3)에서 출력하는 전압을 비교전압으로 기억하는 기억회로(4)와, 상기 기억회로(4)에서 기억된 비교전압을 적절한 레벨의 전압으로 변환하고 샘플링기간동안 상기 비교전압을 일정하게 유지하기 위한 임피던스버퍼회로(5)와, 상기 임피던스 버퍼회로(5)로부터 출력되는 출력과 상기 버퍼회로(1)로부터 출력되는 비디오신호의 데이터를 비교하는 비교회로(6)와, 상기 비교회로(6)의 비교된 신호를 원하는 일정한 레벨의 데이터로 출력하는 제 1 드리이브회로(7)와, 디지탈동기신호 분리를 위해 상기 제 1 입력단(Is)를 통해 입력되는 합성비디오신호를 증폭하기 위한 증폭회로(8)와, 상기 제 1 입력단(Is)을 통해 입력되는 합성비디오신호중 특정주파수인 동기신호를 선별하기 위한 공진회로(9)와, 상기 공진회로(9)출력을 비교하기 위한 기준이 되는 비교전압을 발생하는 비교전압발생회로(10)와, 상기 비교전압발생회로(10)에 출력되는 비교전압에 따라 상기 공진회로(9)의 공진출력을 비교하는 비교기(11)와, 상기 비교기(11)에서 비교된 출력을 출력에서 원하는 일정한 레벨의 구형파로 출력하는 제 2 드라이브회로(12)와, 상기 제 1 입력단(Is)를 통해 입력되는 합성비디오신호중 수평동기신호만 통과시키는 제 2 저주파필터(13)와, 상기 제 2 저주파필터(13)을 통해 입력되는 수평동기신호에만 오프동작을 하며 소정레벨의 펄스를 출력하는 합성동기분리회로(14)로 구성된다.

따라서 상술한 구성에 의한 본 발명의 실시예를 기술하면, 제 1 도와 같은 합성비디오신호(a)가 제 1 입력단(Is)을 통해 버퍼회로(1) 및 증폭회로(8), 제 2 저주파필터(13)에 각각 입력된다.

상기 버퍼회로(1)를 거친 신호출력은 비교회로(6)로 입력되는 한편 능동형 제 1 저주파필터(2)에 입력된다.

상기 능동형 제 1 저주파필터(2)에 입력된 합성비디오신호는 이 신호에 실린 고주파 잡음신호가 여파되어 샘플링회로(3)에 입력된다.

상기 샘플링회로(3)에서 능동형 제 1 저주파필터(2)를 통해 잡음성분은 제거되지만, 아직 굴곡이 강하게 출력되어 나오는 동기신호기간은 제 2 입력단(Iu)을 통해 입력되는 중앙처리장치(도시하지 않았음)로부터 발생되는 샘플링신호에 의해 이 기간동안 기억회로(4)로 입력되지 못하게 함으로서 이 기간보다 훨씬 긴 충분한신호 보지시간을 가진 기억회로(4)에서 동기신호제거 샘플링시간이 끝날때까지 거의 일정한 전압크기를 유지할 수 있게한다.

따라서 이 신호는 임피던스 버퍼회로(5)에 입력되어 샘플링시간동안 신호전압을 그대로 유지하여 비교회로(6)에 입력된다. 상기 비교회로(6)에서는 버퍼회로(1)로부터 출력한 신호의 임피던스 버퍼회로(5)로부터 입력된 비교신호의 차에 따라 디지탈 정보신호를 출력하게 된다.

상기 디지탈정보신호는 고속의 제 1 드라이브회로(7)를 통해 필요한 레벨의 디지탈신호 레벨의 구형파로 출력시키게 된다.

또한 증폭기(8)에 입력된 상기 합성비디오신호(a)는 전압증폭을 하게되며, 상기 증폭된 합성비디오 신호는 상기 증폭기(8)의 부하로 되어 있는 공진회로(9)에 입력된다. 상기 공진회로(9)에서는 상기 합성비디오신호(a)중의 디지탈동기신호의 주파수로 공진을 하여 증폭시킨다. 상기 공진회로(9)로부터의 공진출력전압과 비교전압발생회로(10)의 출력전압인 비교전압이 비교기(11)에 입력되며 전압비교를 함으로서 디지탈동기신호만이 상기 비교기(11)로부터 출력되고, 드라이브회로(12)에 입력하여 필요한 적정레벨의 전압값으로 상기 디지탈동기신호가 출력하게 된다.

한편, 제 1 입력단(Is)으로 입력되는 합성비디오 신호의 데이터 패킷트내의 수평동기신호를 제 2 저주파필터(13)에서 여파하여 출력하고, 상기 여파된 제 2 저주파필터(13)의 수평동기신호 이외의 합성동기신호를 합성동기분리회로(14)에서 분리해 낸다.

제 2 도는 본 발명에 따른 제 1 도의 블럭도의 구체회로도로서 도면중 Q1-Q52은 트랜지스터, R1-R34는 저항, C1-C9은 캐패시터이며, Vcc는 전원전압, V_BB는 5볼트 전원이다. 이중 캐패시터 C1-C9는 본 발명의 집적회로의 외부에서 접속되는 외부소자이다.

상술한 제 2 도의 블럭도중 버퍼회로(1)는 제 1 입력단(Is)을 입력으로 하여 제 3 도의 트랜지스터 Q1-Q2와 저항 R1-R2 및 캐패시터 C1의 구성부분에 대응하며, 제 1 저주파필터(2)는 트랜지스터 Q3-Q10과 저항 R3-R5 및 캐패시터 C2-C3로 구성된 부분에 대응하며, 샘플링회로(3)는 제 2 입력단(Iu)을 입력으로 하여 트랜지스터 Q11-Q18과 저항 R6 및 R15로 구성된 부분에 대응하며, 기억회로(4)는 캐패시터 C4에 대응하며, 임피던스 버퍼(5)는 트랜지스터 Q21-Q28 및 저항 R8의 구성부분에 대응하며, 비교회로(6)는 트랜지스터 Q29-Q33 및 저항 R9, R10으로 구성된 부분에 대응하며, 제 1 드라이브회로(7)는 트랜지스터 Q34-Q36 및 저항 R11-R14로 구성된 부분에 대응하고, 증폭기(8)는 캐패시터 C5와 저항 R15-R17 및 트랜지스터 Q37-Q41로 구성된 부분에 대응하며, 공진회로(9)는 캐패시터 C6와, 코일 L1로 구성된 부분에 대응하고, 비교전압회로(10)은 저항 R20-R21에 대응하며, 비교기(11)는 캐패시터 C7와 저항 R18, R19, R22, R35 및 트랜지스터 Q42-Q46로 구성된 부분에 대응하고, 제 2 드라이브회로(12)는 저항 R23-R26과 트랜지스터 Q47-Q49로 구성된 부분에 대응하며, 제 2 저주파필터(13)는 저항 R27와 코일 L2 및 캐패시터 C8로 구성된 부분에 대응하고, 합성동기분리회로(14)는 저항 R28-R34와 캐패시터 C9 및 트랜지스터 Q50-Q52를 구성된 부분에 대응한다.

한편 제 4 도(a)-(j)는 본 발명에 따른 구체회로도인 제 3 도의 각 부분의 파형도이며, 도면중 시간 T1은 동기기간, T2는 버어스트신호기간, T3는 디지탈 동기신호기간, T4는 디지탈정보신호기간이다.

이하, 제 3 도의 본 발명에 따른 구체회로도를 제 4 도의 파형도를 참조하여 상세히 설명한다.

직류차단용 결합캐패시터 C1을 통한 합성비디오신호가 제 1 입력단(Is)을 통해 제 4 도의 (a)와 같이 버퍼회로(1)의 트랜지스터 Q1의 베이스 증폭기(8)의 결합 캐패시터 C5을 통해 트랜지스터 Q37의 베이스에 각각 입력된다.

버퍼회로(1)의 저항 R1 및 R2는 트랜지스터 Q1의 바이어스 설정용 저항이며, 트랜지스터 Q2는 트랜지스터 Q1의 에미터의 능동부하로 작용을 한다. 따라서 상기 합성비디오신호가 제 1 입력단(Is)를 통해 버퍼회로(1)에 입력되면 입력임피던스가 높은 버퍼회로(1)에 의해 동상의 전압파형이 출력하게 된다.

따라서 제 4 도(a)에 표시한 디지탈신호가 실려있는 합성비디오신호는 버퍼회로(1)를 통해 능동형 제 1 저주파필터(2)로 입력된다.

능동형 제 1 저주파필터(2)는 수동형 저주파필터 저항 R3, R4 및 캐패시터 C2, C3로 리드레그밴드 패스필터에 의한 2차능동형 저주파필터가 된다.

여기서 트랜지스터 Q3-Q10 및 저항 R5로 구성된 부분은 차동증폭기의 역할을 하며, 캐패시터 C2, C3에 의한 반주기의 저항 R3, R4의 공진에너지 소모를 이 증폭기가 보충해주는 역할을 하게된다.

상기의 능동형 제 1 저주파필터(2)의 출력파형은 제 4 도(b)에 도시한 파형 b로 능동형 제 1 저주파필터(2)에서 출력하여 샘플링회로(3)의 트랜지스터 Q14의 베이스로 입력된다.

한편 중앙처리장치(CPU)에서 출력되는 신호가 제 2 입력단(Iu)으로 제 4 도의 (c)와 같이 샘플링회로(3)의 저항 R15를 통해 트랜지스터 Q11의 베이스로 입력한다.

따라서 제 4 도(b)의 파형(b)중 삼각파의 굴곡을 갖는 동기부분에는 제 4 도(c)와 같은 샘플링신호(c)가 트랜지스터 Q11의 베이스로 입력하게 되고, 이 샘플링기간동안 트랜지스터 Q11은 "온"상태가 되므로 트랜지스터 Q13은 "오프"상태가 되어 트랜지스터 Q14 및 Q15가 모두 "오프"상태로 되며, 제 4 도(b)의 신호(b)가 샘플링회로(3)의 트랜지스터 Q14의 베이스로 입력되지 못한다.

따라서 트랜지스터 Q14 및 Q15가 "오프"상태이므로 기억회로(4)의 캐패시터 C4에 충전된 전압은 트랜지스터 Q24의 베이스 에미터 및 트랜지스터 Q21을 통해 방전을 하게되고, 중앙처리장치로부터 공급되는 샘플링신호가 없는 "로우"상태로 트랜지스터 Q11의 베이스로 입력되면 상기 트랜지스터 Q11은 "오프"상태가 되고, 트랜지스터 Q13은 "온"상태가 되므로 전원전압이 트랜지스터 Q18을 통해 기억회로(4)의 캐패시터 C4로 출전을 하게되므로 제 4 도(d)와 같은 파형을 이루게 된다.

그러나 이 샘플링기간에 있어서의 제 4 도(d)와 같은 기억회로(4)의 캐패시터 C4의 전압변화는 그리큰 변화가 아니므로 동작상 전혀 지장을 주지 않는다.

또한 트랜지스터 Q21 및 Q23 및 저항 R8로 구성되는 정전류회로에서 트랜지스터 Q21의 콜렉터에 흐르는 소오스 전류의 양을 저항 R8을 크게해줌으로서 아주 작은 값으로 조정해 놓으면, 상기 중앙처리장치로부터 공급되는 신호의 샘플링 기간중에 트랜지스터 Q24의 베이스로 통해 흐르는 전류량은 극히 적어 캐패시터(C4)의 충전전압을 극히 미약하게 공급할 수 있게 된다.

한편 임피던스버퍼(5)는 차동트랜지스터 Q24와 Q25을 사용하고 트랜지스터 Q26과 Q27로 구성된 정전류원을 능동부하로 사용함으로써 충분히 전압증폭을 하고 그 출력이 트랜지스터 Q28의 베이스로 입력된다. 상기 트랜지스터 Q28과 Q22는 에미터플로워 증폭기를 구성하고, 트랜지스터 Q22는 Q23과 함께 정전류회로로 구성되는 상기 에미터플로워 증폭기의 능동부하로 사용된다. 따라서 입력임피던스가 높게되고, 출력임피던스가 낮은 버퍼회로로 구성된다.

그러므로 임피던스 버퍼회로(5)는 상술한 바와같이 기억회로(4)에 기억된 전압변화가 극히 미약하게 변동하도록 샘플링기간동안 유지하여 상기 기억회로(4)에 기억된 비교전압을 비교회로(6)의 트랜지스터 Q30의 베이스로 입력시키는 역할을 하게된다.

상기 비교회로(6)은 트랜지스터 Q29-Q33 및 저항 R9, R10으로 구성되며, 상술한 바와같이 기억회로(4)에 기억된 비교전압이 트랜지스터 Q30의 베이스로 입력되며, 트랜지스터 Q31의 베이스에 버퍼회로(1)를 통해 출력하는 데이터신호가 입력하게 된다.

따라서 제 4 도(e)에 도시한 바와같이 데이터신호(e)가 트랜지스터 Q31의 베이스에 입력되고, 기억회로(4)로부터 임피던스회로(5)를 통해 비교전압(f)이 트랜지스터 Q30의 베이스에 입력되는데, 이는 상기 버퍼회로(1)에서 전압증폭된 데이터신호(e)보다 낮게 고임피던스버퍼(5)에서 설정해주면 비교회로(6)은 상기 제 4 도(e)의 데이터신호(e)에 대해 상기 도시된 비교신호(f)와 같이 변화되므로 데이터의 기준오프세트 전위가 급격히 변동해도 이에 지정없이 데이터를 분리해 낼수 있다.

그러므로 제 4 도(e)의 데이터신호(e)가 있을때에는 트랜지스터 Q31의 콜렉터에 흐르는 전류가 크게되므로 트랜지스터 Q34는 오프되고, 또한 트랜지스터 Q36도 "오프"상태가 되므로 출력단자 OP에는 V_BB의 전압이 나타나게 된다. 그러나 상기 데이터신호(e)가 없을시에는 트랜지스터 Q31의 콜렉터에는 트랜지스터 Q30의 콜렉터에 흐르는 전류보다 훨씬 작게되므로 트랜지스터 Q34는 온상태가 되고, 또한 트랜지스터 Q36도 "온"상태가 되므로 출력단자 OP에 출력하는 전압은 로우상태가 된다. 따라서 제 4 도(f)와 같이 데이터(g)가 출력을 하게되며, 제 1 드라이브회로(7)의 출력은 통상의 TTL사용 전압(최대 5볼트)으로 데이터를 출력할 수 있게 된다.

또한 증폭기(8)의 결합캐패시터 C5를 통해 트랜지스터 Q37의 베이스로 합성비디오신호(a)가 입력되면, 동상으로 트랜지스터 Q38의 베이스로 입력되고, 상기 트랜지스터 Q38에서 증폭되어 상기 트랜지스터 Q38의 콜렉터의 출력이 공진회로(9)로 입력된다.

여기서 트랜지스터 Q39, Q40, Q41는 정전류회로가 되며, 트랜지스터 Q39 및 Q40은 각 트랜지스터 Q37 및 Q38의 능동부하의 역할을 하게된다. 한편 공진회로(9)는 상기 증폭기(8)의 부하가 되기도 한다.

따라서 상기 제 4 도(a)의 합성영상신호(a)는 디지탈동기신호의 주파수에서 공진하도록 캐패시터 C6와 인덕터 L1로 구성된 공진회로(9)에서 공진되고 증폭되어 제 4 도(g)의 h와 같은 신호가 중간전압(K)에 실려 출력하게 된다. 이때의 중간전압 K는 전원전압 Vcc가 되게된다.

이와같이 디지탈동기신호의 주파수로 공진된 제 3 도(g)의 신호 h는 비교기(11)의 결합캐패시터 C7를 통해 트랜지스터 Q42의 베이스로 상기 신호(h)의 반전된 신호로 입력된다.

이때 저항 R18-R21은 모두같은 저항값을 가지므로 트랜지스터 Q42의 베이스에서 중간전압 K는 Vcc/2가 된다.

또한 비교전압발생회로(10)은 저항 R20과 R21도 같은 값을 갖는 저항이므로 비교기(11)의 트랜지스터 Q43의 베이스에 입력하는 전압 Vcc/2의 일정값이 된다.

이때 제 2 드라이브회로(12)의 트랜지스터 Q47의 베이스 전압은 최대일때 트랜지스터 Q48로 이루어진 제너전압과 트랜지스터 Q47, Q49으로 이루어진 베이스 에미터 전압의 합이되고, 트랜지스터 Q49은 "온"이 되고 출력단자 0에는 로우상태가 된다.

따라서 이때 트랜지스터 Q47을 통해 과전류가 흐르는 것을 방지하기 위해 저항 R24를 보호저항으로 사용하고, 트랜지스터 Q46전류소오스를 사용하여 트랜지스터 Q47의 베이스전압을 제 4 도(h)의 t의 크기로 하기위해 저항 R22을 통해 전류를 흘려준다. 따라서 트랜지스터 Q48가 포화가 되는 것을 방지해준다.

따라서 트랜지스터 Q47의 베이스로 입력하는 제 4 도(g)의 h신호의 반전된 신호는 비교기(11)의 트랜지스터 Q42과 Q43의 작동에 의해 트랜지스터 Q42의 베이스 입력전압이 트랜지스터 Q43의 베이스 입력전압보다 작을때에는 트랜지스터 Q47의 베이스 전압은 제 4 도(h)의 t전압이 된다.

따라서 트랜지스터 Q47의 베이스로 입력하는 동기신호의 파형은 제 4 도(h)의 i와 같이 상부의 신호 t전압이상이 제거되고 하부만이 나오게 된다.

즉 i신호가 t신호일때는 트랜지스터 Q47, Q48 및 Q49을 "온"시키고, t신호 이하일때는 트랜지스터 Q47, Q48 및 Q49이 "오프"되어 제 4 도(i)의 신호 j를 얻게되는데 이 신호가 바로 디지탈동기신호이다.

이때 R24과 R25은 스위칭 동작에 의한 축적전하를 방전시켜 스위칭 동작을 빠르게 하기위한 것이다. 또한 트랜지스터 Q44, Q45, Q46은 정전류회로가 된다.

한편 제 1 입력단(Is)을 통해 합성비디오신호 즉, 텔레텍스트 데이터를 싣고 있는 데이터 패킷트가 입력하면 저항 R27와 코일 L2 및 캐패시터 C8로 구성된 제 2 저주파필터(13)에 의해 고주파인 칼라버어스트신호 및 데이터 동기신호와 데이터신호들은 차단되고, 수평동기신호만이 상기 제 2 저주파필터(13)를 통과하여 합성동기분리회로(14)로 입력하게 된다. 따라서 상기 수평동기신호는 "로우"상태로 트랜지스터 Q50의 베이스에 입력하므로 트랜지스터 Q50은 도통상태로 되고, 저항 R30에 걸리는 전압에 의해 트랜지스터 Q51 또한 도통상태로 된다.

따라서 저항 R32에 의한 전압이 트랜지스터 052을 도통시켜 합성동기분리회로(14)의 출력단자(Q)는 "로우"상태의 전압이 출력하고, 상기 수평동기기간 이외의 기간에서는 트랜지스터 Q50이 오프상태로 되므로 트랜지스터 Q51 및 Q52가 오프상태로 되어 출력단자(Q)에는 V_BB의 전압이 출력하게 된다.

따라서 제 4 (j) 도와 같은 파형이 출력단자(Q)에서 출력하게 된다.

상술한 바와같이 디지탈정보신호를 분리해내기 위한 비교레벨을 비디오신호의 변화에 따라 같이 변동가능한 비교레벨 샘플링방법을 사용하여, 변동이 심한 외부회로에 대해서도 안정되게 신호를 분리해 낼 수 있으며, 또한 높은 주파수의 디지탈동기신호도 안정되게 출력시킬 수 있으며, 고주파 디지탈동기신호를 외율 및 위상차 없이 입력하여 동기클럭을 분리할 수 있는 이점이 있다.

또한, 디지탈정보신호분리, 디지탈동기신호분리, 합성동기분리기능을 모두 집적하므로서 PCB면적감소와 원가, 공수절감의 효과를 얻을 수 있다.

Claims (1)

1. 텔레비젼 수상기의 텔레텍스트 시스템의 합성비디오신호의 포함된 디지탈정보신호 및 디지탈동기신호를 분리하는 집적회로에 있어서, 제 1 입력단(Is)의 합성 비디오 입력신호의 전력증폭을 위한 버퍼회로(1)와, 상기 버퍼회로(1)로부터 출력되는 상기 입력된 신호의 고주파성분을 제거하는 능동형 제 1 저주파필터(2)와, 상기 제 1 저주파필터(2)에서 여파된 신호중 굴곡으로 나타나는 저주파의 동기신호 부분을 제 2 입력단(Iu)을 통해 입력되는 신호에 의해 제거하는 샘플링회로(3)와, 상기 샘플링회로(3)에서 출력하는 전압을 비교전압으로 기억하는 기억회로(4)와, 상기 기억회로(4)와, 상기 기억회로(4)에서 기억된 비교전압을 적절한 레벨의 전압으로 변환하고 샘플링기간동안 상기 비교전압을 일정하게 유지하기 위한 임피던스버퍼회로(5)와, 상기 임피던스 버퍼회로(5)로부터 출력되는 출력과 상기 버퍼회로(1)로부터 출력되는 비디오신호의 데이터를 비교하는 비교회로(6)와, 상기 비교회로(6)의 비교된 신호를 원하는 일정한 레벨의 데이터로 출력하는 제 1 드라이브회로(7)와, 디지탈동기신호 분리를 위해 상기 제 1 입력단(Is)를 통해 입력되는 합성비디오신호를 증폭하기 위한 증폭회로(8)와, 상기 제 1 입력단(Is)을 통해 입력되는 합성비디오신호중 특정주파수인 동기신호를 선별하기 위한 공진회로(9)와, 상기 공진회로(9)출력을 비교하기 위한 기준이 되는 비교전압을 발생하는 비교전압발생회로(10)와, 상기 비교전압발생회로(10)에서 출력되는 비교전압에 따라 상기 공진회로(9)의 공진출력을 비교기(11)와, 상기 비교기(11)에서 비교된 출력을 출력에서 원하는 일정한 레벨의 구형파로 출력하는 제 2 드라이브회로(12)와, 상기 제 1 입력단(Is)을 통해 입력되는 합성비디오신호중 수평동기신호만 통과시키는 제 2 저주파필터(13)와, 상기 제 2 저주파필터(13)을 통해 입력되는 수평동기신호에만 오프동작을 하며 소정레벨의 펄스를 출력하는 합성동기분리회로(14)로 구성됨을 특징으로 하는 회로.

Images