JP3148453B2 - バッファ回路 - Google Patents
バッファ回路Info
- Publication number
- JP3148453B2 JP3148453B2 JP07332693A JP7332693A JP3148453B2 JP 3148453 B2 JP3148453 B2 JP 3148453B2 JP 07332693 A JP07332693 A JP 07332693A JP 7332693 A JP7332693 A JP 7332693A JP 3148453 B2 JP3148453 B2 JP 3148453B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- current
- transistors
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明はバッファ回路に関し、
特にたとえば位相検波回路，直流再生回路またはカラー
キラー回路などに用いられる、バッファ回路に関する。
特にたとえば位相検波回路，直流再生回路またはカラー
キラー回路などに用いられる、バッファ回路に関する。
【０００２】
【従来の技術】図１１を参照して、直流再生回路１に従
来のバッファ回路２を組み込む場合、直流再生回路１は
次のように動作していた。ただし、トランジスタＴ１の
ベースに入力される映像信号の直流成分はトランジスタ
Ｔ２のベース電位源である直流電圧Ｖ１より高く設定さ
れている。また、トランジスタＴ３はクランプ期間だけ
導通する定電流源として動作し、このトランジスタＴ３
がオンする期間にトランジスタＴ４およびトランジスタ
Ｔ５の差動対によってレベル差が検出される。
来のバッファ回路２を組み込む場合、直流再生回路１は
次のように動作していた。ただし、トランジスタＴ１の
ベースに入力される映像信号の直流成分はトランジスタ
Ｔ２のベース電位源である直流電圧Ｖ１より高く設定さ
れている。また、トランジスタＴ３はクランプ期間だけ
導通する定電流源として動作し、このトランジスタＴ３
がオンする期間にトランジスタＴ４およびトランジスタ
Ｔ５の差動対によってレベル差が検出される。
【０００３】クランプ期間において、トランジスタＴ５
のベース電位がトランジスタＴ４のベース電位より低
く、トランジスタＴ３からの電流Ｉ１がトランジスタＴ
５に流れると、トランジスタＴ６，Ｔ７およびＴ８で構
成されているカレントミラー回路３によってトランジス
タＴ９のコレクタ・エミッタ間にＩ１とほぼ等しい電流
が流れる。ここで、ＮＰＮトランジスタＴの増幅率をβ
N とすると、トランジスタＴ９のベース電流はほぼＩ１
／βN となる。これがトランジスタＴ１０のベース電流
となるから、ＰＮＰトランジスタＴの増幅率をβP とす
ると、トランジスタＴ１０のコレクタ電流はほぼ（Ｉ１
／βN ）×βP となる。さらに、トランジスタＴ１０の
コレクタ電流はトランジスタＴ１１のエミッタ電流とな
るから、コンデンサＣ１の充電電流となるトランジスタ
Ｔ１１のベース電流は（Ｉ１／βN）×βP ÷βP ＝Ｉ
１／βN となる。
のベース電位がトランジスタＴ４のベース電位より低
く、トランジスタＴ３からの電流Ｉ１がトランジスタＴ
５に流れると、トランジスタＴ６，Ｔ７およびＴ８で構
成されているカレントミラー回路３によってトランジス
タＴ９のコレクタ・エミッタ間にＩ１とほぼ等しい電流
が流れる。ここで、ＮＰＮトランジスタＴの増幅率をβ
N とすると、トランジスタＴ９のベース電流はほぼＩ１
／βN となる。これがトランジスタＴ１０のベース電流
となるから、ＰＮＰトランジスタＴの増幅率をβP とす
ると、トランジスタＴ１０のコレクタ電流はほぼ（Ｉ１
／βN ）×βP となる。さらに、トランジスタＴ１０の
コレクタ電流はトランジスタＴ１１のエミッタ電流とな
るから、コンデンサＣ１の充電電流となるトランジスタ
Ｔ１１のベース電流は（Ｉ１／βN）×βP ÷βP ＝Ｉ
１／βN となる。
【０００４】一方、クランプ期間において、トランジス
タＴ４のベース電位がトランジスタＴ５のベース電位よ
りも高くなった場合には、トランジスタＴ３のコレクタ
電流Ｉ２がトランジスタＴ４に流れ、トランジスタＴ１
２，Ｔ１３およびＴ１４によって構成されるカレントミ
ラー回路４によってトランジスタＴ１５のコレクタ電流
はほぼＩ２と等しくなる。したがって、コンデンサＣ１
の放電電流となるトランジスタＴ１５のベース電流は、
Ｉ２／βN となる。
タＴ４のベース電位がトランジスタＴ５のベース電位よ
りも高くなった場合には、トランジスタＴ３のコレクタ
電流Ｉ２がトランジスタＴ４に流れ、トランジスタＴ１
２，Ｔ１３およびＴ１４によって構成されるカレントミ
ラー回路４によってトランジスタＴ１５のコレクタ電流
はほぼＩ２と等しくなる。したがって、コンデンサＣ１
の放電電流となるトランジスタＴ１５のベース電流は、
Ｉ２／βN となる。
【０００５】これより、トランジスタＴ４およびＴ５の
ベース電位がつり合ったときは、Ｉ１＝Ｉ２となり、充
放電電流が等しくなるため、トランジスタＴ１１のベー
ス電流はトランジスタＴ１５のベースに入力され、３段
ダーリントン回路５にかかる電圧が一定値となる。した
がって、カレントミラー回路６および７によって、トラ
ンジスタＴ１６に電流が流れ、Ｒ１に電圧降下が生じ
る。これによってトランジスタＴ１のベース電位がＶ１
と等しくなり、出力映像信号のクランプレベルが所定の
レベルとなる。クランプ期間以外において、コンデンサ
Ｃ１の電荷は３段ダーリントン回路５によってホールド
されるため、トランジスタＴ１６に一定の電流が流れ、
Ｒ１に電圧降下が生じ、出力映像信号の直流レベルおよ
び映像レベルが所定のレベルとなる。
ベース電位がつり合ったときは、Ｉ１＝Ｉ２となり、充
放電電流が等しくなるため、トランジスタＴ１１のベー
ス電流はトランジスタＴ１５のベースに入力され、３段
ダーリントン回路５にかかる電圧が一定値となる。した
がって、カレントミラー回路６および７によって、トラ
ンジスタＴ１６に電流が流れ、Ｒ１に電圧降下が生じ
る。これによってトランジスタＴ１のベース電位がＶ１
と等しくなり、出力映像信号のクランプレベルが所定の
レベルとなる。クランプ期間以外において、コンデンサ
Ｃ１の電荷は３段ダーリントン回路５によってホールド
されるため、トランジスタＴ１６に一定の電流が流れ、
Ｒ１に電圧降下が生じ、出力映像信号の直流レベルおよ
び映像レベルが所定のレベルとなる。
【０００６】
【発明が解決しようとする課題】このような従来のバッ
ファ回路２では、３段ダーリントン回路５を用いるた
め、構成が複雑になる。また、３段ダーリントン回路５
を用いると、トランジスタＴ１７のコレクタ浮遊容量な
どによって、コンデンサＣ１のチャージ電圧がピーク検
波され、クランプのオフセットが生じる。
ファ回路２では、３段ダーリントン回路５を用いるた
め、構成が複雑になる。また、３段ダーリントン回路５
を用いると、トランジスタＴ１７のコレクタ浮遊容量な
どによって、コンデンサＣ１のチャージ電圧がピーク検
波され、クランプのオフセットが生じる。
【０００７】それゆえに、この発明の主たる目的は、簡
単な構成で正確に動作させることができる、バッファ回
路を提供することである。
単な構成で正確に動作させることができる、バッファ回
路を提供することである。
【０００８】
【課題を解決するための手段】第１の発明は、入力信号
に対応した平滑出力を生じるバッファ回路であって、互
いにカスケード接続されかつそのカスケード接続点に入
力信号が与えられる第１および第２のトランジスタ、第
１および第２のトランジスタの各々のベースに対応する
ベースを有するかつ互いにカスケード接続された第３お
よび第４のトランジスタ、および第２および第４のトラ
ンジスタのベースと基準電位との間に介挿されたコンデ
ンサを備える、バッファ回路である。
に対応した平滑出力を生じるバッファ回路であって、互
いにカスケード接続されかつそのカスケード接続点に入
力信号が与えられる第１および第２のトランジスタ、第
１および第２のトランジスタの各々のベースに対応する
ベースを有するかつ互いにカスケード接続された第３お
よび第４のトランジスタ、および第２および第４のトラ
ンジスタのベースと基準電位との間に介挿されたコンデ
ンサを備える、バッファ回路である。
【０００９】第２の発明は、入力信号に対応した平滑出
力を生じるバッファ回路であって、互いにカスケード接
続されかつそのカスケード接続点に入力信号が与えられ
る第１および第２のトランジスタ、第１および第２のト
ランジスタの対応のベースに接続されたベースを有しか
つ互いにカスケード接続された第３および第４のトラン
ジスタ、第３および第４のトランジスタの間にカスケー
ド接続されかつそのベースがカスケード接続点に接続さ
れた第５のトランジスタ、第４のトランジスタとカスケ
ード接続されかつそのベースが第２のトランジスタの出
力に接続された第６のトランジスタ、および第２および
第４のトランジスタのベースと基準電位との間に接続さ
れたコンデンサを備える、バッファ回路である。
力を生じるバッファ回路であって、互いにカスケード接
続されかつそのカスケード接続点に入力信号が与えられ
る第１および第２のトランジスタ、第１および第２のト
ランジスタの対応のベースに接続されたベースを有しか
つ互いにカスケード接続された第３および第４のトラン
ジスタ、第３および第４のトランジスタの間にカスケー
ド接続されかつそのベースがカスケード接続点に接続さ
れた第５のトランジスタ、第４のトランジスタとカスケ
ード接続されかつそのベースが第２のトランジスタの出
力に接続された第６のトランジスタ、および第２および
第４のトランジスタのベースと基準電位との間に接続さ
れたコンデンサを備える、バッファ回路である。
【００１０】第３の発明は、入力信号に対応した平滑出
力を生じるバッファ回路であって、入力信号に応じた電
流が流れる第１のトランジスタ、第１のトランジスタの
ベース電流と同じ大きさの電流を出力するカレントミラ
ー回路、カレントミラー回路の出力電流を平滑するコン
デンサ、およびコンデンサによって平滑された電流によ
って導通する第２のトランジスタを備える、バッファ回
路である。
力を生じるバッファ回路であって、入力信号に応じた電
流が流れる第１のトランジスタ、第１のトランジスタの
ベース電流と同じ大きさの電流を出力するカレントミラ
ー回路、カレントミラー回路の出力電流を平滑するコン
デンサ、およびコンデンサによって平滑された電流によ
って導通する第２のトランジスタを備える、バッファ回
路である。
【００１１】第４の発明は、入力信号に対応した平滑出
力を生じるバッファ回路であって、互いにカスケード接
続されかつそのカスケード接続点に入力信号が与えられ
る第１および第２のトランジスタ、第１のトランジスタ
のベースに一方のトランジスタの出力および両方のトラ
ンジスタのベースが接続されたカレントミラー回路、カ
レントミラー回路の他方のトランジスタとカスケード接
続され、かつそのベースが第１および第２のトランジス
タのカスケード接続点に接続された第３のトランジス
タ、第３のトランジスタに流れる電流を平滑するコンデ
ンサ、およびコンデンサによって平滑された電流によっ
て導通する第４のトランジスタを備える、バッファ回路
である。
力を生じるバッファ回路であって、互いにカスケード接
続されかつそのカスケード接続点に入力信号が与えられ
る第１および第２のトランジスタ、第１のトランジスタ
のベースに一方のトランジスタの出力および両方のトラ
ンジスタのベースが接続されたカレントミラー回路、カ
レントミラー回路の他方のトランジスタとカスケード接
続され、かつそのベースが第１および第２のトランジス
タのカスケード接続点に接続された第３のトランジス
タ、第３のトランジスタに流れる電流を平滑するコンデ
ンサ、およびコンデンサによって平滑された電流によっ
て導通する第４のトランジスタを備える、バッファ回路
である。
【００１２】第５の発明は、入力信号に対応した平滑出
力を生じるバッファ回路であって、互いにカスケード接
続されかつそのカスケード接続点に入力信号が与えられ
る第１および第２のトランジスタ、第１のトランジスタ
のベースにその出力が与えられる第３のトランジスタ、
第３のトランジスタのベースに接続されたベースを有し
かつそのベースと出力とが接続された第４のトランジス
タ、第４のトランジスタとカスケード接続されかつその
ベースが第１のトランジスタのベースおよび第３のトラ
ンジスタの出力と接続された第５のトランジスタ、およ
び第５のトランジスタの出力および第２のトランジスタ
のベースと基準電位との間に接続されたコンデンサを備
える、バッファ回路である。
力を生じるバッファ回路であって、互いにカスケード接
続されかつそのカスケード接続点に入力信号が与えられ
る第１および第２のトランジスタ、第１のトランジスタ
のベースにその出力が与えられる第３のトランジスタ、
第３のトランジスタのベースに接続されたベースを有し
かつそのベースと出力とが接続された第４のトランジス
タ、第４のトランジスタとカスケード接続されかつその
ベースが第１のトランジスタのベースおよび第３のトラ
ンジスタの出力と接続された第５のトランジスタ、およ
び第５のトランジスタの出力および第２のトランジスタ
のベースと基準電位との間に接続されたコンデンサを備
える、バッファ回路である。
【００１３】第６の発明は、入力信号に応じた平滑出力
を生じるバッファ回路であって、互いにカスケード接続
されかつそのカスケード接続点に入力信号が与えられる
第１および第２のトランジスタ、第１および第２のトラ
ンジスタの対応のベースに接続されたベースを有しかつ
互いにカスケード接続された第３および第４のトランジ
スタ、第１のトランジスタのベースに接続されたベース
を有する第５のトランジスタ、および第１，第３および
第５のトランジスタのベースと基準電位との間に接続さ
れたコンデンサを備える、バッファ回路である。
を生じるバッファ回路であって、互いにカスケード接続
されかつそのカスケード接続点に入力信号が与えられる
第１および第２のトランジスタ、第１および第２のトラ
ンジスタの対応のベースに接続されたベースを有しかつ
互いにカスケード接続された第３および第４のトランジ
スタ、第１のトランジスタのベースに接続されたベース
を有する第５のトランジスタ、および第１，第３および
第５のトランジスタのベースと基準電位との間に接続さ
れたコンデンサを備える、バッファ回路である。
【００１４】第７の発明は、直流電源を基準に入力信号
の直流レベルを調整する直流再生回路であって、第１お
よび第２のトランジスタによって構成され、かつ直流電
源および入力信号に基づいて導通する差動対、入力信号
の所定の期間だけ導通して差動対に電流を入力する第３
のトランジスタ、第２のトランジスタの導通電流に対応
する電流をそのベース電流によって補償する第４および
第５のトランジスタ、ベース電流を平滑するとともに第
３のトランジスタが導通しない期間第４および第５のト
ランジスタを導通させるコンデンサ、および第４のトラ
ンジスタの導通電流に基づいて入力信号の直流レベルを
電圧降下させる抵抗を備える、直流再生回路である。
の直流レベルを調整する直流再生回路であって、第１お
よび第２のトランジスタによって構成され、かつ直流電
源および入力信号に基づいて導通する差動対、入力信号
の所定の期間だけ導通して差動対に電流を入力する第３
のトランジスタ、第２のトランジスタの導通電流に対応
する電流をそのベース電流によって補償する第４および
第５のトランジスタ、ベース電流を平滑するとともに第
３のトランジスタが導通しない期間第４および第５のト
ランジスタを導通させるコンデンサ、および第４のトラ
ンジスタの導通電流に基づいて入力信号の直流レベルを
電圧降下させる抵抗を備える、直流再生回路である。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【作用】第１の発明において、たとえば脈動する入力電
流が第１のトランジスタのたとえばエミッタに印加され
ると、第１のトランジスタのベース電流も脈動する。こ
のベース電流は、たとえば他のトランジスタとカスケー
ド接続されかつ第１のトランジスタとベースどうしで接
続された１のトランジスタのベース電流と等しくなり、
これによって他のトランジスタのベース電流も脈動す
る。そして、たとえば他のトランジスタのベース電流が
第２のトランジスタのベース電流となり、他のトランジ
スタのベース電流はコンデンサによって平滑されるの
で、第２のトランジスタの導通電流は一定値となり、こ
の導通電流に基づいて所定の出力が生じる。
流が第１のトランジスタのたとえばエミッタに印加され
ると、第１のトランジスタのベース電流も脈動する。こ
のベース電流は、たとえば他のトランジスタとカスケー
ド接続されかつ第１のトランジスタとベースどうしで接
続された１のトランジスタのベース電流と等しくなり、
これによって他のトランジスタのベース電流も脈動す
る。そして、たとえば他のトランジスタのベース電流が
第２のトランジスタのベース電流となり、他のトランジ
スタのベース電流はコンデンサによって平滑されるの
で、第２のトランジスタの導通電流は一定値となり、こ
の導通電流に基づいて所定の出力が生じる。
【００２２】
【００２３】第７の発明のようにバッファ回路を直流再
生回路に組み込めば、たとえばクランプ期間第２のトラ
ンジスタを導通した電流によって、たとえば他のトラン
ジスタにベース電流が流れ、このベース電流を補償すべ
く第４および第５のトランジスタが導通する。このう
ち、第４のトランジスタの導通電流と同じ大きさの電流
がたとえばカレントミラー回路を流れ、これによって抵
抗に電圧降下が生じ、入力信号のたとえばクランプレベ
ルが調整される。なお、クランプ期間以外においては、
コンデンサの充電エネルギによって第４のトランジスタ
が導通し、クランプ期間と同じ大きさの電流が流れるの
で、クランプ期間以外の期間における入力信号の直流レ
ベルも調整される。
生回路に組み込めば、たとえばクランプ期間第２のトラ
ンジスタを導通した電流によって、たとえば他のトラン
ジスタにベース電流が流れ、このベース電流を補償すべ
く第４および第５のトランジスタが導通する。このう
ち、第４のトランジスタの導通電流と同じ大きさの電流
がたとえばカレントミラー回路を流れ、これによって抵
抗に電圧降下が生じ、入力信号のたとえばクランプレベ
ルが調整される。なお、クランプ期間以外においては、
コンデンサの充電エネルギによって第４のトランジスタ
が導通し、クランプ期間と同じ大きさの電流が流れるの
で、クランプ期間以外の期間における入力信号の直流レ
ベルも調整される。
【００２４】
【発明の効果】この発明によれば、３段ダーリントン回
路を用いないので、簡単に回路を構成でき、かつ正確に
動作させることができる。この発明の上述の目的，その
他の目的，特徴および利点は、図面を参照して行う以下
の実施例の詳細な説明から一層明らかとなろう。
路を用いないので、簡単に回路を構成でき、かつ正確に
動作させることができる。この発明の上述の目的，その
他の目的，特徴および利点は、図面を参照して行う以下
の実施例の詳細な説明から一層明らかとなろう。
【００２５】
【実施例】図１を参照して、この実施例のバッファ回路
１０は、カスケード接続されたＮＰＮトランジスタＴ２
０およびＴ２１とＰＮＰトランジスタＴ２２およびＴ２
３とを含み、ＮＰＮトランジスタＴ２０およびＰＮＰト
ランジスタＴ２２のベースどうしとＮＰＮトランジスタ
Ｔ２１およびＰＮＰトランジスタＴ２３のベースどうし
とが接続されている。また、ＮＰＮトランジスタＴ２１
のエミッタは定電流源１２を介して接地されており、Ｐ
ＮＰトランジスタＴ２３のベースはコンデンサＣ１１を
介して接地されており、ＰＮＰトランジスタＴ２３のコ
レクタはそのまま接地されている。さらに、ＮＰＮトラ
ンジスタＴ２０のコレクタおよびＰＮＰトランジスタＴ
２２のエミッタにバイアスＶCCがかかっており、ＮＰＮ
トランジスタＴ２０のエミッタに入力信号が印加され、
ＮＰＮトランジスタＴ２１および定電流源１２の間に出
力波形が現れる。
１０は、カスケード接続されたＮＰＮトランジスタＴ２
０およびＴ２１とＰＮＰトランジスタＴ２２およびＴ２
３とを含み、ＮＰＮトランジスタＴ２０およびＰＮＰト
ランジスタＴ２２のベースどうしとＮＰＮトランジスタ
Ｔ２１およびＰＮＰトランジスタＴ２３のベースどうし
とが接続されている。また、ＮＰＮトランジスタＴ２１
のエミッタは定電流源１２を介して接地されており、Ｐ
ＮＰトランジスタＴ２３のベースはコンデンサＣ１１を
介して接地されており、ＰＮＰトランジスタＴ２３のコ
レクタはそのまま接地されている。さらに、ＮＰＮトラ
ンジスタＴ２０のコレクタおよびＰＮＰトランジスタＴ
２２のエミッタにバイアスＶCCがかかっており、ＮＰＮ
トランジスタＴ２０のエミッタに入力信号が印加され、
ＮＰＮトランジスタＴ２１および定電流源１２の間に出
力波形が現れる。
【００２６】動作において、入力信号が印加されないと
きは、定電流源１２によって定電流ＩがＮＰＮトランジ
スタＴ２０およびＴ２１のエミッタ・コレクタ間を流
れ、ＮＰＮトランジスタＴ２０およびＴ２１のベースに
電流Ｉ／βN が入力される。したがって、このベース電
流を補償するためにＰＮＰトランジスタＴ２２およびＴ
２３のベース・エミッタ間に電流（βP ／βN ）×Ｉが
流れる。すなわち、コンデンサＣ１１の充放電は生じな
い。一方、ＮＰＮトランジスタＴ２０のエミッタにたと
えば脈動する入力信号が印加されると、ＮＰＮトランジ
スタＴ２０のエミッタ・コレクタ間を流れる電流が脈動
し、ＮＰＮトランジスタＴ２０のベース電流も脈動す
る。したがって、ＰＮＰトランジスタＴ２２およびＴ２
３のエミッタ・コレクタ間を流れる電流も脈動するが、
ＰＮＰトランジスタＴ２３のベース電流はコンデンサＣ
１１によって平滑される。これより、ＮＰＮトランジス
タＴ２１のエミッタ・コレクタ間に一定の電流が流れ、
定電流源１２によってＮＰＮトランジスタＴ２１のエミ
ッタに平滑出力が現れる。すなわち、入力信号が負であ
る場合はレベルに応じた正の出力が現れ、入力信号が正
の場合はレベルに応じた負の出力が現れる。
きは、定電流源１２によって定電流ＩがＮＰＮトランジ
スタＴ２０およびＴ２１のエミッタ・コレクタ間を流
れ、ＮＰＮトランジスタＴ２０およびＴ２１のベースに
電流Ｉ／βN が入力される。したがって、このベース電
流を補償するためにＰＮＰトランジスタＴ２２およびＴ
２３のベース・エミッタ間に電流（βP ／βN ）×Ｉが
流れる。すなわち、コンデンサＣ１１の充放電は生じな
い。一方、ＮＰＮトランジスタＴ２０のエミッタにたと
えば脈動する入力信号が印加されると、ＮＰＮトランジ
スタＴ２０のエミッタ・コレクタ間を流れる電流が脈動
し、ＮＰＮトランジスタＴ２０のベース電流も脈動す
る。したがって、ＰＮＰトランジスタＴ２２およびＴ２
３のエミッタ・コレクタ間を流れる電流も脈動するが、
ＰＮＰトランジスタＴ２３のベース電流はコンデンサＣ
１１によって平滑される。これより、ＮＰＮトランジス
タＴ２１のエミッタ・コレクタ間に一定の電流が流れ、
定電流源１２によってＮＰＮトランジスタＴ２１のエミ
ッタに平滑出力が現れる。すなわち、入力信号が負であ
る場合はレベルに応じた正の出力が現れ、入力信号が正
の場合はレベルに応じた負の出力が現れる。
【００２７】図２を参照して、他の実施例のバッファ回
路１０は、図１に示すバッファ回路１０にＰＮＰトラン
ジスタＴ２４およびＴ２５が付加されたものである。す
なわち、ＰＮＰトランジスタＴ２４がＰＮＰトランジス
タＴ２２およびＴ２３の間にカスケード接続され、ＰＮ
ＰトランジスタＴ２５がＰＮＰトランジスタＴ２３およ
び接地面の間にカスケード接続されている。また、ＰＮ
ＰトランジスタＴ２４のベースがＮＰＮトランジスタＴ
２０のエミッタと接続され、ＰＮＰトランジスタＴ２５
のベースがＮＰＮトランジスタＴ２１のエミッタと接続
されている。このようにＰＮＰトランジスタＴ２４およ
びＴ２５を付加するのは、付加しなければ以下のような
アーリ効果が生じるからである。すなわち、図１のバッ
ファ回路１０では、入力信号と平滑出力とによってＮＰ
ＮトランジスタＴ２１のエミッタ・コレクタ間電圧が変
動するため、ＮＰＮトランジスタＴ２１のベース電位が
変動する。したがって、ＰＮＰトランジスタＴ２３のエ
ミッタ・コレクタ間電圧が変動し、これに応じてＰＮＰ
トランジスタＴ２２のエミッタ・コレクタ間電圧も変動
する。このため、ＰＮＰトランジスタＴ２２およびＴ２
３のコレクタ電流が一致せず、両者のベース電流も一致
しなくなるため、ＰＮＰトランジスタＴ２３のベース電
流とＮＰＮトランジスタＴ２１のベース電流が一致しな
くなる。これより、コンデンサＣ１１の充放電が生じ、
コンデンサＣ１１が十分に機能しない。
路１０は、図１に示すバッファ回路１０にＰＮＰトラン
ジスタＴ２４およびＴ２５が付加されたものである。す
なわち、ＰＮＰトランジスタＴ２４がＰＮＰトランジス
タＴ２２およびＴ２３の間にカスケード接続され、ＰＮ
ＰトランジスタＴ２５がＰＮＰトランジスタＴ２３およ
び接地面の間にカスケード接続されている。また、ＰＮ
ＰトランジスタＴ２４のベースがＮＰＮトランジスタＴ
２０のエミッタと接続され、ＰＮＰトランジスタＴ２５
のベースがＮＰＮトランジスタＴ２１のエミッタと接続
されている。このようにＰＮＰトランジスタＴ２４およ
びＴ２５を付加するのは、付加しなければ以下のような
アーリ効果が生じるからである。すなわち、図１のバッ
ファ回路１０では、入力信号と平滑出力とによってＮＰ
ＮトランジスタＴ２１のエミッタ・コレクタ間電圧が変
動するため、ＮＰＮトランジスタＴ２１のベース電位が
変動する。したがって、ＰＮＰトランジスタＴ２３のエ
ミッタ・コレクタ間電圧が変動し、これに応じてＰＮＰ
トランジスタＴ２２のエミッタ・コレクタ間電圧も変動
する。このため、ＰＮＰトランジスタＴ２２およびＴ２
３のコレクタ電流が一致せず、両者のベース電流も一致
しなくなるため、ＰＮＰトランジスタＴ２３のベース電
流とＮＰＮトランジスタＴ２１のベース電流が一致しな
くなる。これより、コンデンサＣ１１の充放電が生じ、
コンデンサＣ１１が十分に機能しない。
【００２８】ＰＮＰトランジスタＴ２４を付加すると、
ａ点の電位がＶCC−ＶBEであり、ｂ点の電位がＶCC−２
ＶBEであることから、ｃ点の電位がＶCC−ＶBEとなる。
したがって、ＰＮＰトランジスタＴ２２のコレクタ・エ
ミッタ間電圧がＶBEとなる。また、ｄ点の電位をｖとす
ると、ｅ点の電位がｖ−ＶBEとなるため、ＰＮＰトラン
ジスタＴ２５を付加することによってｆ点の電位がｖと
なり、ＰＮＰトランジスタＴ２３のコレクタ・エミッタ
間電圧がＶBEとなる。このように、ＰＮＰトランジスタ
Ｔ２２およびＴ２３のコレクタ・エミッタ間電圧が等し
くなり、アーリ効果が抑制される。なお、このバッファ
回路１０の基本的動作は図１に示すバッファ回路１０と
同じであるため、詳しい説明は省略する。
ａ点の電位がＶCC−ＶBEであり、ｂ点の電位がＶCC−２
ＶBEであることから、ｃ点の電位がＶCC−ＶBEとなる。
したがって、ＰＮＰトランジスタＴ２２のコレクタ・エ
ミッタ間電圧がＶBEとなる。また、ｄ点の電位をｖとす
ると、ｅ点の電位がｖ−ＶBEとなるため、ＰＮＰトラン
ジスタＴ２５を付加することによってｆ点の電位がｖと
なり、ＰＮＰトランジスタＴ２３のコレクタ・エミッタ
間電圧がＶBEとなる。このように、ＰＮＰトランジスタ
Ｔ２２およびＴ２３のコレクタ・エミッタ間電圧が等し
くなり、アーリ効果が抑制される。なお、このバッファ
回路１０の基本的動作は図１に示すバッファ回路１０と
同じであるため、詳しい説明は省略する。
【００２９】図３を参照して、その他の実施例のバッフ
ァ回路１０は、図２に示すバッファ回路１０にＮＰＮト
ランジスタＴ２６およびＴ２７とＰＮＰトランジスタＴ
２８と定電流源１４とが付加されたものである。すなわ
ち、ＮＰＮトランジスタＴ２１にＮＰＮトランジスタＴ
２６がダーリントン接続されており、ＮＰＮトランジス
タＴ２６のコレクタにバイアスＶCCがかけられ、エミッ
タに定電流源１２が接続されている。また、ＰＮＰトラ
ンジスタＴ２３にＮＰＮトランジスタＴ２７が共通接続
されており、ＮＰＮトランジスタＴ２７のコレクタにバ
イアスＶCCがかけられ、エミッタが定電流源１４を介し
て接地されている。さらに、ＰＮＰトランジスタＴ２５
にＰＮＰトランジスタＴ２８がダーリントン接続されて
おり、ＰＮＰトランジスタＴ２８のベースがＮＰＮトラ
ンジスタＴ２６のエミッタと接続され、ＰＮＰトランジ
スタＴ２８のコレクタが接地されている。
ァ回路１０は、図２に示すバッファ回路１０にＮＰＮト
ランジスタＴ２６およびＴ２７とＰＮＰトランジスタＴ
２８と定電流源１４とが付加されたものである。すなわ
ち、ＮＰＮトランジスタＴ２１にＮＰＮトランジスタＴ
２６がダーリントン接続されており、ＮＰＮトランジス
タＴ２６のコレクタにバイアスＶCCがかけられ、エミッ
タに定電流源１２が接続されている。また、ＰＮＰトラ
ンジスタＴ２３にＮＰＮトランジスタＴ２７が共通接続
されており、ＮＰＮトランジスタＴ２７のコレクタにバ
イアスＶCCがかけられ、エミッタが定電流源１４を介し
て接地されている。さらに、ＰＮＰトランジスタＴ２５
にＰＮＰトランジスタＴ２８がダーリントン接続されて
おり、ＰＮＰトランジスタＴ２８のベースがＮＰＮトラ
ンジスタＴ２６のエミッタと接続され、ＰＮＰトランジ
スタＴ２８のコレクタが接地されている。
【００３０】この場合、ＮＰＮトランジスタＴ２１のベ
ース電流はわずかな量で十分であるため、ＰＮＰトラン
ジスタＴ２３のベース電流のほとんどはＮＰＮトランジ
スタＴ２７のベースに入力される。すなわち、入力信号
が印加されることによって、ＮＰＮトランジスタＴ２０
に、入力信号が印加されないときより大きい電流が流
れ、これとほぼ同じ大きさの電流がＰＮＰトランジスタ
Ｔ２２，Ｔ２４，Ｔ２３およびＴ２５を流れる。このた
め、ＰＮＰトランジスタＴ２３のベース電流がＮＰＮト
ランジスタＴ２１およびＴ２７に分流し、ＮＰＮトラン
ジスタＴ２１のベースにはわずかな量の電流が流れる。
これによって、ＮＰＮトランジスタＴ２６のエミッタに
は入力信号のレベルに応じた平滑出力が現れる。なお、
ＰＮＰトランジスタＴ２４，Ｔ２５およびＴ２８はアー
リ効果を抑制するためのものである。ｇ点の電位がＶCC
−ＶBEであるため、ｈ点の電位はＶCC−２ＶBEとなり、
ｉ点の電位がＶCC−ＶBEとなる。したがって、ＰＮＰト
ランジスタＴ２２のエミッタ・コレクタ間電圧はＶBEと
なる。また、ｊ点の電位をｖとすると、ｋ点の電位はｖ
−２ＶBEとなり、ｌ点の電位はｖとなる。このため、Ｐ
ＮＰトランジスタＴ２３のエミッタ・コレクタ間電圧は
ＶBEとなる。これよりアーリ効果が抑制される。
ース電流はわずかな量で十分であるため、ＰＮＰトラン
ジスタＴ２３のベース電流のほとんどはＮＰＮトランジ
スタＴ２７のベースに入力される。すなわち、入力信号
が印加されることによって、ＮＰＮトランジスタＴ２０
に、入力信号が印加されないときより大きい電流が流
れ、これとほぼ同じ大きさの電流がＰＮＰトランジスタ
Ｔ２２，Ｔ２４，Ｔ２３およびＴ２５を流れる。このた
め、ＰＮＰトランジスタＴ２３のベース電流がＮＰＮト
ランジスタＴ２１およびＴ２７に分流し、ＮＰＮトラン
ジスタＴ２１のベースにはわずかな量の電流が流れる。
これによって、ＮＰＮトランジスタＴ２６のエミッタに
は入力信号のレベルに応じた平滑出力が現れる。なお、
ＰＮＰトランジスタＴ２４，Ｔ２５およびＴ２８はアー
リ効果を抑制するためのものである。ｇ点の電位がＶCC
−ＶBEであるため、ｈ点の電位はＶCC−２ＶBEとなり、
ｉ点の電位がＶCC−ＶBEとなる。したがって、ＰＮＰト
ランジスタＴ２２のエミッタ・コレクタ間電圧はＶBEと
なる。また、ｊ点の電位をｖとすると、ｋ点の電位はｖ
−２ＶBEとなり、ｌ点の電位はｖとなる。このため、Ｐ
ＮＰトランジスタＴ２３のエミッタ・コレクタ間電圧は
ＶBEとなる。これよりアーリ効果が抑制される。
【００３１】図４を参照して、さらにその他の実施例の
バッファ回路１０は、ＮＰＮトランジスタＴ２０および
Ｔ２１がカスケード接続されており、ＮＰＮトランジス
タＴ２０のコレクタにバイアスＶCCがかけられ、ＮＰＮ
トランジスタＴ２１のコレクタが定電流源１２を介して
接地されている。また、ＮＰＮトランジスタＴ２０およ
びＴ２１のベースはそれぞれ、カレントミラー回路１６
を構成するＰＮＰトランジスタＴ２９およびＴ３０のコ
レクタと接続され、ＰＮＰトランジスタＴ３０のコレク
タは、コンデンサＣ１１を介して接地されている。な
お、カレントミラー回路１６において、ＰＮＰトランジ
スタＴ２９のベースとコレクタとが接続されている。さ
らに、ＰＮＰトランジスタＴ２９およびＴ３０のエミッ
タにはバイアスＶCCがかかっている。入力信号はＮＰＮ
トランジスタＴ２０のエミッタに印加され、ＮＰＮトラ
ンジスタＴ２１のエミッタから出力が現れる。
バッファ回路１０は、ＮＰＮトランジスタＴ２０および
Ｔ２１がカスケード接続されており、ＮＰＮトランジス
タＴ２０のコレクタにバイアスＶCCがかけられ、ＮＰＮ
トランジスタＴ２１のコレクタが定電流源１２を介して
接地されている。また、ＮＰＮトランジスタＴ２０およ
びＴ２１のベースはそれぞれ、カレントミラー回路１６
を構成するＰＮＰトランジスタＴ２９およびＴ３０のコ
レクタと接続され、ＰＮＰトランジスタＴ３０のコレク
タは、コンデンサＣ１１を介して接地されている。な
お、カレントミラー回路１６において、ＰＮＰトランジ
スタＴ２９のベースとコレクタとが接続されている。さ
らに、ＰＮＰトランジスタＴ２９およびＴ３０のエミッ
タにはバイアスＶCCがかかっている。入力信号はＮＰＮ
トランジスタＴ２０のエミッタに印加され、ＮＰＮトラ
ンジスタＴ２１のエミッタから出力が現れる。
【００３２】動作において、入力信号が印加されたとき
は、ＮＰＮトランジスタＴ２０のコレクタ・エミッタ間
を流れる電流が変動するため、ＮＰＮトランジスタＴ２
０のベース電流が変動する。ＮＰＮトランジスタＴ２１
のベースには、カレントミラー回路１６によってＮＰＮ
トランジスタＴ２０とベース電流と同じ大きさの電流が
流れ、この電流がコンデンサＣ１１によって平滑される
ため、ＮＰＮトランジスタＴ２１のコレクタ・エミッタ
間に一定電流が流れる。したがって、定電流源１２によ
って、ＮＰＮトランジスタＴ２０のエミッタに入力信号
に対応した平滑出力が現れる。すなわち、入力信号のレ
ベルが正であるときはそのレベルに応じた負の平滑出力
が現れ、入力信号のレベルが負であるときはそのレベル
に応じた正の平滑出力が現れる。
は、ＮＰＮトランジスタＴ２０のコレクタ・エミッタ間
を流れる電流が変動するため、ＮＰＮトランジスタＴ２
０のベース電流が変動する。ＮＰＮトランジスタＴ２１
のベースには、カレントミラー回路１６によってＮＰＮ
トランジスタＴ２０とベース電流と同じ大きさの電流が
流れ、この電流がコンデンサＣ１１によって平滑される
ため、ＮＰＮトランジスタＴ２１のコレクタ・エミッタ
間に一定電流が流れる。したがって、定電流源１２によ
って、ＮＰＮトランジスタＴ２０のエミッタに入力信号
に対応した平滑出力が現れる。すなわち、入力信号のレ
ベルが正であるときはそのレベルに応じた負の平滑出力
が現れ、入力信号のレベルが負であるときはそのレベル
に応じた正の平滑出力が現れる。
【００３３】図５を参照して、他の実施例のバッファ回
路１０は、図４に示すバッファ回路１０のＰＮＰトラン
ジスタＴ３０にＰＮＰトランジスタＴ３１がカスケード
接続されたものであり、ＰＮＰトランジスタＴ３１のベ
ースはＮＰＮトランジスタＴ２０のエミッタと接続され
ている。ＰＮＰトランジスタＴ３１がなければＮＰＮト
ランジスタＴ２１のコレクタ・エミッタ間電圧が変動す
ることによって、ＰＮＰトランジスタＴ３０およびＴ３
１のコレクタ・エミッタ間電圧が異なる（アーリ効果）
ため、ＰＮＰトランジスタＴ３１を設けることでアーリ
効果を抑制している。すなわち、ｍ点の電位がＶCC−２
ＶBEであり、ｎ点の電位がＶCC−ＶBEであるため、ＰＮ
ＰトランジスタＴ３０のエミッタ・コレクタ間電圧はＶ
BEとなり、ＰＮＰトランジスタＴ２９のエミッタ・コレ
クタ間電圧と等しくなるので、アーリ効果が抑制され
る。なお、基本的動作は図４に示すバッファ回路１０と
ほぼ同様であるので、詳しい説明は省略する。
路１０は、図４に示すバッファ回路１０のＰＮＰトラン
ジスタＴ３０にＰＮＰトランジスタＴ３１がカスケード
接続されたものであり、ＰＮＰトランジスタＴ３１のベ
ースはＮＰＮトランジスタＴ２０のエミッタと接続され
ている。ＰＮＰトランジスタＴ３１がなければＮＰＮト
ランジスタＴ２１のコレクタ・エミッタ間電圧が変動す
ることによって、ＰＮＰトランジスタＴ３０およびＴ３
１のコレクタ・エミッタ間電圧が異なる（アーリ効果）
ため、ＰＮＰトランジスタＴ３１を設けることでアーリ
効果を抑制している。すなわち、ｍ点の電位がＶCC−２
ＶBEであり、ｎ点の電位がＶCC−ＶBEであるため、ＰＮ
ＰトランジスタＴ３０のエミッタ・コレクタ間電圧はＶ
BEとなり、ＰＮＰトランジスタＴ２９のエミッタ・コレ
クタ間電圧と等しくなるので、アーリ効果が抑制され
る。なお、基本的動作は図４に示すバッファ回路１０と
ほぼ同様であるので、詳しい説明は省略する。
【００３４】図６を参照して、その他の実施例のバッフ
ァ回路１０は、図４に示すバッファ回路１０と同様にカ
スケード接続されたＮＰＮトランジスタＴ２０およびＴ
２１を含み、ＮＰＮトランジスタＴ２０のコレクタにバ
イアスＶCCがかけられ、ＮＰＮトランジスタＴ２１のエ
ミッタに定電流源１２が接続されている。また、ＮＰＮ
トランジスタＴ２１のベースと接地面との間にはコンデ
ンサＣ１１が介挿されている。入力信号はＮＰＮトラン
ジスタＴ２０のエミッタに印加され、出力はＮＰＮトラ
ンジスタＴ２１のエミッタに現れる。
ァ回路１０は、図４に示すバッファ回路１０と同様にカ
スケード接続されたＮＰＮトランジスタＴ２０およびＴ
２１を含み、ＮＰＮトランジスタＴ２０のコレクタにバ
イアスＶCCがかけられ、ＮＰＮトランジスタＴ２１のエ
ミッタに定電流源１２が接続されている。また、ＮＰＮ
トランジスタＴ２１のベースと接地面との間にはコンデ
ンサＣ１１が介挿されている。入力信号はＮＰＮトラン
ジスタＴ２０のエミッタに印加され、出力はＮＰＮトラ
ンジスタＴ２１のエミッタに現れる。
【００３５】図４に示すバイアス回路１０と異なる点
は、カレントミラー回路１６の代わりに、ウィルソンカ
レントミラー回路１８が設けられている点である。すな
わち、互いにベースが接続されたＰＮＰトランジスタＴ
３２およびＴ３３のエミッタにバイアスＶCCがかけら
れ、ＰＮＰトランジスタＴ３３にＰＮＰトランジスタＴ
３４がカスケード接続されている。そして、ＰＮＰトラ
ンジスタＴ３４のベースにＰＮＰトランジスタＴ３２の
コレクタおよびＮＰＮトランジスタＴ２０のベースが接
続されている。なお、ＰＮＰトランジスタＴ３３のベー
ス・コレクタ間が接続されている。これは、周知のウィ
ルソンカレントミラー回路１８であるため、詳しい説明
は省略するが、このバッファ回路１０では、入力信号に
対応した平滑出力が現れるだけでなく、アーリ効果も抑
制される。
は、カレントミラー回路１６の代わりに、ウィルソンカ
レントミラー回路１８が設けられている点である。すな
わち、互いにベースが接続されたＰＮＰトランジスタＴ
３２およびＴ３３のエミッタにバイアスＶCCがかけら
れ、ＰＮＰトランジスタＴ３３にＰＮＰトランジスタＴ
３４がカスケード接続されている。そして、ＰＮＰトラ
ンジスタＴ３４のベースにＰＮＰトランジスタＴ３２の
コレクタおよびＮＰＮトランジスタＴ２０のベースが接
続されている。なお、ＰＮＰトランジスタＴ３３のベー
ス・コレクタ間が接続されている。これは、周知のウィ
ルソンカレントミラー回路１８であるため、詳しい説明
は省略するが、このバッファ回路１０では、入力信号に
対応した平滑出力が現れるだけでなく、アーリ効果も抑
制される。
【００３６】図７を参照して、さらにその他の実施例の
バッファ回路１０は、カスケード接続されたＰＮＰトラ
ンジスタＴ３５およびＴ３６を含み、ＰＮＰトランジス
タＴ３５には、ＰＮＰトランジスタＴ３７がダーリント
ン接続されるとともにＰＮＰトランジスタＴ３８が共通
接続されている。ＰＮＰトランジスタＴ３５およびＴ３
６のベースには、それぞれ、ＮＰＮトランジスタＴ３９
およびＴ４０のベースが接続され、ＮＰＮトランジスタ
Ｔ３９およびＴ４０は互いにカスケード接続されてい
る。ＮＰＮトランジスタＴ３９のベースと接地面との間
にはコンデンサＣ１１が介挿されている。ＰＮＰトラン
ジスタＴ３７およびＴ３８のエミッタにはそれぞれ定電
流源１２および１４を介してバイアスＶCCがかかってお
り、ＮＰＮトランジスタＴ３９のコレクタには直接バイ
アスＶCCがかかっている。ＰＮＰトランジスタＴ３６，
Ｔ３７およびＴ３８のコレクタとＮＰＮトランジスタＴ
４０のエミッタはそのまま接地されている。入力信号は
ＮＰＮトランジスタＴ３５のコレクタに印加され、出力
はＰＮＰトランジスタＴ３７のエミッタに現れる。
バッファ回路１０は、カスケード接続されたＰＮＰトラ
ンジスタＴ３５およびＴ３６を含み、ＰＮＰトランジス
タＴ３５には、ＰＮＰトランジスタＴ３７がダーリント
ン接続されるとともにＰＮＰトランジスタＴ３８が共通
接続されている。ＰＮＰトランジスタＴ３５およびＴ３
６のベースには、それぞれ、ＮＰＮトランジスタＴ３９
およびＴ４０のベースが接続され、ＮＰＮトランジスタ
Ｔ３９およびＴ４０は互いにカスケード接続されてい
る。ＮＰＮトランジスタＴ３９のベースと接地面との間
にはコンデンサＣ１１が介挿されている。ＰＮＰトラン
ジスタＴ３７およびＴ３８のエミッタにはそれぞれ定電
流源１２および１４を介してバイアスＶCCがかかってお
り、ＮＰＮトランジスタＴ３９のコレクタには直接バイ
アスＶCCがかかっている。ＰＮＰトランジスタＴ３６，
Ｔ３７およびＴ３８のコレクタとＮＰＮトランジスタＴ
４０のエミッタはそのまま接地されている。入力信号は
ＮＰＮトランジスタＴ３５のコレクタに印加され、出力
はＰＮＰトランジスタＴ３７のエミッタに現れる。
【００３７】動作において、たとえば脈動する正の入力
信号が印加されたときは、ＰＮＰトランジスタＴ３６の
エミッタ・コレクタ間に脈動する電流が流れ、ＰＮＰト
ランジスタＴ３６のベースにも脈動する電流が流れる。
このため、ＮＰＮトランジスタＴ３９およびＴ４０のエ
ミッタ・コレクタ間に入力信号と同じ大きさの電流が流
れ、これに対応する電流がＮＰＮトランジスタＴ３９の
ベースに入力される。このベース電流はコンデンサＣ１
１によって平滑され、平滑された電流を補償するため
に、ＰＮＰトランジスタＴ３８およびＴ３５のベース電
流が入力される。ただし、ＰＮＰトランジスタＴ３８の
エミッタ・コレクタ間に流れる電流は一定であり、ベー
ス電流も一定であるため、ＰＮＰトランジスタＴ３５の
ベース電流はＰＮＰトランジスタＴ３９のベース電流の
不足分を補償する。このため、ＰＮＰトランジスタＴ３
７のエミッタ・コレクタ間に所定の電流が流れ、ＰＮＰ
トランジスタＴ３７のコレクタに所定の出力が現れる。
信号が印加されたときは、ＰＮＰトランジスタＴ３６の
エミッタ・コレクタ間に脈動する電流が流れ、ＰＮＰト
ランジスタＴ３６のベースにも脈動する電流が流れる。
このため、ＮＰＮトランジスタＴ３９およびＴ４０のエ
ミッタ・コレクタ間に入力信号と同じ大きさの電流が流
れ、これに対応する電流がＮＰＮトランジスタＴ３９の
ベースに入力される。このベース電流はコンデンサＣ１
１によって平滑され、平滑された電流を補償するため
に、ＰＮＰトランジスタＴ３８およびＴ３５のベース電
流が入力される。ただし、ＰＮＰトランジスタＴ３８の
エミッタ・コレクタ間に流れる電流は一定であり、ベー
ス電流も一定であるため、ＰＮＰトランジスタＴ３５の
ベース電流はＰＮＰトランジスタＴ３９のベース電流の
不足分を補償する。このため、ＰＮＰトランジスタＴ３
７のエミッタ・コレクタ間に所定の電流が流れ、ＰＮＰ
トランジスタＴ３７のコレクタに所定の出力が現れる。
【００３８】上述の図１〜図７に示すバッファ回路１０
は、たとえば位相検波回路，カラーキラー回路および直
流再生回路に組み込むことができる。以下において、こ
れらの回路にバッファ回路１０を組み込んだ場合の動作
について説明する。図８からわかるように、位相検波回
路２０に図１のバッファ回路１０を組み込んだ場合、端
子２２から入力されるＶＣＯ信号出力および端子２４か
ら入力されるカラーバースト信号の位相差に応じた平滑
出力がＮＰＮトランジスタＴ２１のエミッタに現れる。
すなわち、ＮＰＮトランジスタＴ４１およびＴ４２で増
幅されたカラーバースト信号がＶＣＯ信号出力によって
適宜ＮＰＮトランジスタＴ４３〜Ｔ４６を導通するた
め、カラーバースト信号とＶＣＯ信号出力とが同相の場
合は負の半波信号が、カラーバースト信号とＶＣＯ信号
出力とが逆相の場合は正の半波信号が、ＮＰＮ信号Ｔ３
０のエミッタに印加される。したがって、カラーバース
ト信号とＶＣＯ信号出力とが同相の場合は正の平滑出力
がＮＰＮトランジスタＴ２１のエミッタに現れ、カラー
バースト信号とＶＣＯ信号出力とが逆相の場合は負の平
滑出力がＮＰＮトランジスタＴ２１のエミッタに現れ
る。なお、ＶＣＯ信号出力とカラーバースト信号との位
相差が９０°の場合、ＮＰＮトランジスタＴ２０のエミ
ッタには正および負に脈動する信号が印加されるので、
出力は現れない。また、位相検波回路２０に、図１に示
すバッファ回路１０の代わりに図２〜図６に示すバッフ
ァ回路１０を組み込んでも位相検波回路２０が適切に動
作することはもちろんである。
は、たとえば位相検波回路，カラーキラー回路および直
流再生回路に組み込むことができる。以下において、こ
れらの回路にバッファ回路１０を組み込んだ場合の動作
について説明する。図８からわかるように、位相検波回
路２０に図１のバッファ回路１０を組み込んだ場合、端
子２２から入力されるＶＣＯ信号出力および端子２４か
ら入力されるカラーバースト信号の位相差に応じた平滑
出力がＮＰＮトランジスタＴ２１のエミッタに現れる。
すなわち、ＮＰＮトランジスタＴ４１およびＴ４２で増
幅されたカラーバースト信号がＶＣＯ信号出力によって
適宜ＮＰＮトランジスタＴ４３〜Ｔ４６を導通するた
め、カラーバースト信号とＶＣＯ信号出力とが同相の場
合は負の半波信号が、カラーバースト信号とＶＣＯ信号
出力とが逆相の場合は正の半波信号が、ＮＰＮ信号Ｔ３
０のエミッタに印加される。したがって、カラーバース
ト信号とＶＣＯ信号出力とが同相の場合は正の平滑出力
がＮＰＮトランジスタＴ２１のエミッタに現れ、カラー
バースト信号とＶＣＯ信号出力とが逆相の場合は負の平
滑出力がＮＰＮトランジスタＴ２１のエミッタに現れ
る。なお、ＶＣＯ信号出力とカラーバースト信号との位
相差が９０°の場合、ＮＰＮトランジスタＴ２０のエミ
ッタには正および負に脈動する信号が印加されるので、
出力は現れない。また、位相検波回路２０に、図１に示
すバッファ回路１０の代わりに図２〜図６に示すバッフ
ァ回路１０を組み込んでも位相検波回路２０が適切に動
作することはもちろんである。
【００３９】図９からわかるように、カラーキラー回路
２６にバッファ回路１０を組み込んだ場合、端子２８か
ら入力されるバーストゲートパルスがハイレベルの期間
だけＮＰＮトランジスタＴ４７が導通し、端子３０から
入力される副搬送波と端子３２から入力されるカラーバ
ースト信号との位相差に応じた平滑出力が現れる。な
お、バッファ回路１０は、図３に示すバッファ回路１０
から、ＰＮＰトランジスタＴ２４，Ｔ２５およびＴ２８
を取り除き、定電流源１４をＮＰＮトランジスタＴ４８
に置き換えたものである。また、バーストゲートパルス
がハイレベルの期間、ＮＰＮトランジスタＴ４７が導通
することによって、副搬送波およびカラーバースト信号
の位相差に応じた出力がＮＰＮトランジスタＴ２６のエ
ミッタから現れるが、この動作は上述の位相検波回路２
０と同様であるので、詳しい説明は省略する。
２６にバッファ回路１０を組み込んだ場合、端子２８か
ら入力されるバーストゲートパルスがハイレベルの期間
だけＮＰＮトランジスタＴ４７が導通し、端子３０から
入力される副搬送波と端子３２から入力されるカラーバ
ースト信号との位相差に応じた平滑出力が現れる。な
お、バッファ回路１０は、図３に示すバッファ回路１０
から、ＰＮＰトランジスタＴ２４，Ｔ２５およびＴ２８
を取り除き、定電流源１４をＮＰＮトランジスタＴ４８
に置き換えたものである。また、バーストゲートパルス
がハイレベルの期間、ＮＰＮトランジスタＴ４７が導通
することによって、副搬送波およびカラーバースト信号
の位相差に応じた出力がＮＰＮトランジスタＴ２６のエ
ミッタから現れるが、この動作は上述の位相検波回路２
０と同様であるので、詳しい説明は省略する。
【００４０】バッファ回路１０において、バーストゲー
トパルスがローレベルの期間、ＮＰＮトランジスタＴ４
８が導通しないため、ＮＰＮトランジスタＴ２７のベー
スにＰＮＰトランジスタＴ２３のベース電流が入力され
ないが、ローレベル期間、ＮＰＮトランジスタＴ２０を
導通する電流とＮＰＮトランジスタＴ２２およびＴ２３
を導通する電流はほぼ同じ大きさであり、ＰＮＰトラン
ジスタＴ２３のベース電流＝ＮＰＮトランジスタＴ２１
のベース電流となるため、問題はない。なお、カラーキ
ラー回路２６に図１〜図６に示すバッファ回路１０を組
み込んでも、カラーキラー回路２６が適切に動作するこ
とはもちろんである。
トパルスがローレベルの期間、ＮＰＮトランジスタＴ４
８が導通しないため、ＮＰＮトランジスタＴ２７のベー
スにＰＮＰトランジスタＴ２３のベース電流が入力され
ないが、ローレベル期間、ＮＰＮトランジスタＴ２０を
導通する電流とＮＰＮトランジスタＴ２２およびＴ２３
を導通する電流はほぼ同じ大きさであり、ＰＮＰトラン
ジスタＴ２３のベース電流＝ＮＰＮトランジスタＴ２１
のベース電流となるため、問題はない。なお、カラーキ
ラー回路２６に図１〜図６に示すバッファ回路１０を組
み込んでも、カラーキラー回路２６が適切に動作するこ
とはもちろんである。
【００４１】図９に示すカラーキラー回路２６のバッフ
ァ回路１０の部分は、サンプルホールド回路として用い
ることができる。なぜならば、バーストゲートパルスが
ハイレベルの期間は、ＮＰＮトランジスタＴ４７および
Ｔ４８が導通し、ＮＰＮトランジスタＴ２０のエミッタ
への入力に応じてコンデンサＣ１１が充電されるが、バ
ーストゲートパルスがローレベルの期間は、ＮＰＮトラ
ンジスタＴ２０のエミッタへの入力はなく、コンデンサ
Ｃ１１が放電されるからである。また、図１〜図７のバ
ッファ回路１０にスイッチを付加すれば、バッファ回路
１０もサンプルホールド回路として用いることができ
る。すなわち、図１〜図３のバッファ回路１０について
はＰＮＰトランジスタＴ２２のエミッタに、図４および
図５のバッファ回路１０についてはＰＮＰトランジスタ
Ｔ３０のエミッタに、図６のバッファ回路１０について
はＰＮＰトランジスタＴ３３のエミッタに、図７のバッ
ファ回路１０についてはＰＮＰトランジスタＴ３９のコ
レクタに、スイッチを付加すれば、スイッチの開閉によ
ってコンデンサＣ１１の充放電が繰り返される。
ァ回路１０の部分は、サンプルホールド回路として用い
ることができる。なぜならば、バーストゲートパルスが
ハイレベルの期間は、ＮＰＮトランジスタＴ４７および
Ｔ４８が導通し、ＮＰＮトランジスタＴ２０のエミッタ
への入力に応じてコンデンサＣ１１が充電されるが、バ
ーストゲートパルスがローレベルの期間は、ＮＰＮトラ
ンジスタＴ２０のエミッタへの入力はなく、コンデンサ
Ｃ１１が放電されるからである。また、図１〜図７のバ
ッファ回路１０にスイッチを付加すれば、バッファ回路
１０もサンプルホールド回路として用いることができ
る。すなわち、図１〜図３のバッファ回路１０について
はＰＮＰトランジスタＴ２２のエミッタに、図４および
図５のバッファ回路１０についてはＰＮＰトランジスタ
Ｔ３０のエミッタに、図６のバッファ回路１０について
はＰＮＰトランジスタＴ３３のエミッタに、図７のバッ
ファ回路１０についてはＰＮＰトランジスタＴ３９のコ
レクタに、スイッチを付加すれば、スイッチの開閉によ
ってコンデンサＣ１１の充放電が繰り返される。
【００４２】図１０からわかるように、直流再生回路３
４に図７に示すバッファ回路１０を組み込んだ場合、端
子３６から入力される映像信号の直流レベルが調整さ
れ、クランプのオフセットが解消される。なお、入力映
像信号の直流レベルは直流電圧Ｖ１１より高く設定され
ている。また、ＰＮＰトランジスタＴ４９はクランプ期
間だけ導通し、ＰＮＰトランジスタＴ５０のコレクタ電
流の約２倍のコレクタ電流が流れる。
４に図７に示すバッファ回路１０を組み込んだ場合、端
子３６から入力される映像信号の直流レベルが調整さ
れ、クランプのオフセットが解消される。なお、入力映
像信号の直流レベルは直流電圧Ｖ１１より高く設定され
ている。また、ＰＮＰトランジスタＴ４９はクランプ期
間だけ導通し、ＰＮＰトランジスタＴ５０のコレクタ電
流の約２倍のコレクタ電流が流れる。
【００４３】クランプ期間において、ＰＮＰトランジス
タＴ５１のベース電位はＰＮＰトランジスタＴ５２のベ
ース電位より低いため、ＰＮＰトランジスタＴ４９のコ
レクタ電流のほとんどはＰＮＰトランジスタＴ５１およ
びＴ３６を導通する。したがって、ＰＮＰトランジスタ
Ｔ５０のコレクタ電流のほぼ２倍の大きさの電流がＮＰ
ＮトランジスタＴ３９およびＴ４０を導通し、ＮＰＮト
ランジスタＴ３９のベース電流を補償するために、ＰＮ
ＰトランジスタＴ５０およびＴ３８のほかＰＮＰトラン
ジスタＴ３７およびＴ３５も導通する。したがって、Ｎ
ＰＮトランジスタＴ５３およびＴ５４で構成されるカレ
ントミラー回路３８によって、ＮＰＮトランジスタＴ５
４に電流が流れ、Ｒ１２による電圧降下が生じる。これ
より、ＰＮＰトランジスタＴ５２のベース電位が低下す
るが、ＰＮＰトランジスタＴ５１およびＴ５２のベース
電位が等しくなることはない。なぜならば、コンデンサ
Ｃ１１がなければ、ＰＮＰトランジスタＴ５１およびＴ
５２のベース電位が等しくなり、ＰＮＰトランジスタＴ
５１およびＴ３６を導通する電流が半分になる結果、Ｎ
ＰＮトランジスタＴ３９のベース電流の補償量が半分と
なり、ＰＮＰトランジスタＴ３５およびＴ３７が導通し
なくなるが、コンデンサＣ１１が設けられているため
に、ＰＮＰトランジスタＴ３５のベース電流が平滑さ
れ、ＰＮＰトランジスタＴ３７およびＰＮＰトランジス
タＴ３５を導通する電流が一定となるからである。この
電流によってクランプ期間は、Ｒ１２に電圧降下が生
じ、端子４０に現れるクランプレベル出力が調整され
る。
タＴ５１のベース電位はＰＮＰトランジスタＴ５２のベ
ース電位より低いため、ＰＮＰトランジスタＴ４９のコ
レクタ電流のほとんどはＰＮＰトランジスタＴ５１およ
びＴ３６を導通する。したがって、ＰＮＰトランジスタ
Ｔ５０のコレクタ電流のほぼ２倍の大きさの電流がＮＰ
ＮトランジスタＴ３９およびＴ４０を導通し、ＮＰＮト
ランジスタＴ３９のベース電流を補償するために、ＰＮ
ＰトランジスタＴ５０およびＴ３８のほかＰＮＰトラン
ジスタＴ３７およびＴ３５も導通する。したがって、Ｎ
ＰＮトランジスタＴ５３およびＴ５４で構成されるカレ
ントミラー回路３８によって、ＮＰＮトランジスタＴ５
４に電流が流れ、Ｒ１２による電圧降下が生じる。これ
より、ＰＮＰトランジスタＴ５２のベース電位が低下す
るが、ＰＮＰトランジスタＴ５１およびＴ５２のベース
電位が等しくなることはない。なぜならば、コンデンサ
Ｃ１１がなければ、ＰＮＰトランジスタＴ５１およびＴ
５２のベース電位が等しくなり、ＰＮＰトランジスタＴ
５１およびＴ３６を導通する電流が半分になる結果、Ｎ
ＰＮトランジスタＴ３９のベース電流の補償量が半分と
なり、ＰＮＰトランジスタＴ３５およびＴ３７が導通し
なくなるが、コンデンサＣ１１が設けられているため
に、ＰＮＰトランジスタＴ３５のベース電流が平滑さ
れ、ＰＮＰトランジスタＴ３７およびＰＮＰトランジス
タＴ３５を導通する電流が一定となるからである。この
電流によってクランプ期間は、Ｒ１２に電圧降下が生
じ、端子４０に現れるクランプレベル出力が調整され
る。
【００４４】クランプ期間以外においては、コンデンサ
Ｃ１１の充電電荷によってＰＮＰトランジスタＴ３５お
よびＴ３７が導通し、クランプ期間と同じ大きさの電流
が流れる。したがって、端子４０に現れる直流レベル出
力および映像レベル出力も調整される。
Ｃ１１の充電電荷によってＰＮＰトランジスタＴ３５お
よびＴ３７が導通し、クランプ期間と同じ大きさの電流
が流れる。したがって、端子４０に現れる直流レベル出
力および映像レベル出力も調整される。
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の他の実施例を示す回路図である。
【図３】この発明のその他の実施例を示す回路図であ
る。
る。
【図４】この発明のさらにその他の実施例を示す回路図
である。
である。
【図５】この発明の他の実施例を示す回路図である。
【図６】この発明のその他の実施例を示す回路図であ
る。
る。
【図７】この発明のさらにその他の実施例を示す回路図
である。
である。
【図８】位相検波回路を示す回路図である。
【図９】カラーキラー回路を示す回路図である。
【図１０】直流再生回路を示す回路図である。
【図１１】従来逆を組み込んだ直流再生回路を示す回路
図である。
図である。
【符号の説明】 １０ …バッファ回路 １２，１４ …定電流源 １６，３８ …カレントミラー回路 １８ …ウィルソンカレントミラー回路 Ｃ１１ …コンデンサ Ｔ２０，Ｔ２１ …ＮＰＮトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/343 H03D 3/06 H04N 9/70
Claims (7)
- 【請求項１】入力信号に対応した平滑出力を生じるバッ
ファ回路であって、 互いにカスケード接続されかつそのカスケード接続点に
前記入力信号が与えられる第１および第２のトランジス
タ、 前記第１および第２のトランジスタの各々のベースに対
応するベースを有するかつ互いにカスケード接続された
第３および第４のトランジスタ、および前記第２および
第４のトランジスタのベースと基準電位との間に介挿さ
れたコンデンサを備える、バッファ回路。 - 【請求項２】入力信号に対応した平滑出力を生じるバッ
ファ回路であって、 互いにカスケード接続されかつそのカスケード接続点に
前記入力信号が与えられる第１および第２のトランジス
タ、 前記第１および第２のトランジスタの対応のベースに接
続されたベースを有しかつ互いにカスケード接続された
第３および第４のトランジスタ、 前記第３および第４のトランジスタの間にカスケード接
続されかつそのベースが前記カスケード接続点に接続さ
れた第５のトランジスタ、 前記第４のトランジスタとカスケード接続されかつその
ベースが前記第２のトランジスタの出力に接続された第
６のトランジスタ、および前記第２および第４のトラン
ジスタのベースと基準電位との間に接続されたコンデン
サを備える、バッファ回路。 - 【請求項３】入力信号に対応した平滑出力を生じるバッ
ファ回路であって、 前記入力信号に応じた電流が流れる第１のトランジス
タ、 前記第１のトランジスタのベース電流と同じ大きさの電
流を出力するカレントミラー回路、 前記カレントミラー回路の出力電流を平滑するコンデン
サ、および前記コンデンサによって平滑された電流によ
って導通する第２のトランジスタを備える、バッファ回
路。 - 【請求項４】入力信号に対応した平滑出力を生じるバッ
ファ回路であって、 互いにカスケード接続されかつそのカスケード接続点に
前記入力信号が与えられる第１および第２のトランジス
タ、 前記第１のトランジスタのベースに一方のトランジスタ
の出力および両方のトランジスタのベースが接続された
カレントミラー回路、 前記カレントミラー回路の他方のトランジスタとカスケ
ード接続され、かつそのベースが前記第１および第２の
トランジスタのカスケード接続点に接続された第３のト
ランジスタ、 前記第３のトランジスタに流れる電流を平滑するコンデ
ンサ、および前記コンデンサによって平滑された電流に
よって導通する第４のトランジスタを備える、バッファ
回路。 - 【請求項５】入力信号に対応した平滑出力を生じるバッ
ファ回路であって、 互いにカスケード接続されかつそのカスケード接続点に
入力信号が与えられる第１および第２のトランジスタ、 前記第１のトランジスタのベースにその出力が与えられ
る第３のトランジスタ、 前記第３のトランジスタのベースに接続されたベースを
有しかつそのベースと出力とが接続された第４のトラン
ジスタ、 前記第４のトランジスタとカスケード接続されかつその
ベースが前記第１のトランジスタのベースおよび前記第
３のトランジスタの出力と接続された第５のトランジス
タ、および前記第５のトランジスタの出力および第２の
トランジスタのベースと基準電位との間に接続されたコ
ンデンサを備える、バッファ回路。 - 【請求項６】入力信号に応じた平滑出力を生じるバッフ
ァ回路であって、 互いにカスケード接続されかつそのカスケード接続点に
入力信号が与えられる第１および第２のトランジスタ、 前記第１および第２のトランジスタの対応のベースに接
続されたベースを有しかつ互いにカスケード接続された
第３および第４のトランジスタ、 前記第１のトランジスタのベースに接続されたベースを
有する第５のトランジスタ、および前記第１，第３およ
び第５のトランジスタのベースと基準電位との間に接続
されたコンデンサを備える、バッファ回路。 - 【請求項７】直流電源を基準に入力信号の直流レベルを
調整する直流再生回路であって、 第１および第２のトランジスタによって構成され、かつ
前記直流電源および前記入力信号に基づいて導通する差
動対、 前記入力信号の所定の期間だけ導通して前記差動対に電
流を入力する第３のトランジスタ、 前記第２のトランジスタの導通電流に対応する電流をそ
のベース電流によって補償する第４および第５のトラン
ジスタ、 前記ベース電流を平滑するとともに前記第３のトランジ
スタが導通しない期間前記第４および第５のトランジス
タを導通させるコンデンサ、および前記第４のトランジ
スタの導通電流に基づいて前記入力信号の直流レベルを
電圧降下させる抵抗を備える、直流再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07332693A JP3148453B2 (ja) | 1993-03-31 | 1993-03-31 | バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07332693A JP3148453B2 (ja) | 1993-03-31 | 1993-03-31 | バッファ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291566A JPH06291566A (ja) | 1994-10-18 |
| JP3148453B2 true JP3148453B2 (ja) | 2001-03-19 |
Family
ID=13514940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07332693A Expired - Fee Related JP3148453B2 (ja) | 1993-03-31 | 1993-03-31 | バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148453B2 (ja) |
-
1993
- 1993-03-31 JP JP07332693A patent/JP3148453B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291566A (ja) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2897795B2 (ja) | サンプルホールド型位相比較回路 | |
| JPH09260974A (ja) | 増幅回路 | |
| US5801555A (en) | Correlative double sampling (CDS) device | |
| JP3148453B2 (ja) | バッファ回路 | |
| JP3707212B2 (ja) | パルス出力回路 | |
| US6833753B2 (en) | Method and system for signal dependent boosting in sampling circuits | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| US5999045A (en) | Amplification circuit which includes an input-current compensation device | |
| US5874842A (en) | Sample and hold circuit having quick resetting function | |
| JP3034275B2 (ja) | 積分回路 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPH04162876A (ja) | 同期処理回路 | |
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| US5389827A (en) | Quick recovery AC coupling circuit | |
| JPS61998A (ja) | サンプル・ホールド回路 | |
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JPH09331482A (ja) | 積分回路 | |
| JP2738431B2 (ja) | ホールド装置 | |
| JP3843481B2 (ja) | サンプルホールド回路 | |
| JP3460327B2 (ja) | Ｔｔｌ入力回路 | |
| JPH0595260A (ja) | 電圧増幅回路 | |
| JPH0568154B2 (ja) | ||
| JPS6345096Y2 (ja) | ||
| JPS6115619Y2 (ja) | ||
| JP2731070B2 (ja) | ベース電流安定化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |