JP2731070B2 - ベース電流安定化回路 - Google Patents

ベース電流安定化回路

Info

Publication number
JP2731070B2
JP2731070B2 JP4043861A JP4386192A JP2731070B2 JP 2731070 B2 JP2731070 B2 JP 2731070B2 JP 4043861 A JP4043861 A JP 4043861A JP 4386192 A JP4386192 A JP 4386192A JP 2731070 B2 JP2731070 B2 JP 2731070B2
Authority
JP
Japan
Prior art keywords
transistor
base current
base
transistors
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4043861A
Other languages
English (en)
Other versions
JPH05244457A (ja
Inventor
信和 細矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Denki Co Ltd
Original Assignee
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Denki Co Ltd filed Critical Sanyo Denki Co Ltd
Priority to JP4043861A priority Critical patent/JP2731070B2/ja
Publication of JPH05244457A publication Critical patent/JPH05244457A/ja
Application granted granted Critical
Publication of JP2731070B2 publication Critical patent/JP2731070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ベース電流安定化回
路に関し、特にたとえば直流再生回路などにおいてベー
ス電流を安定化させるために用いられる、ベース電流安
定化回路に関する。
【0002】
【従来の技術】図2に示す従来の直流再生回路1では、
トランジスタT1に入力された映像信号は、トランジス
タT2を介してトランジスタT3と差動対を構成するト
ランジスタT4のベースに抵抗R1およびR2とコンデ
ンサC1とによって構成されるローパスフィルタによっ
てバースト信号などの高周波成分が除去された状態で供
給される。
【0003】ここで、トランジスタT4のベース電位が
トランジスタT3のベース電位より十分低いものとする
と、バーストゲートパルスによって周期的に動作する定
電流源トランジスタT5のコレクタ電流はトランジスタ
T3,T6およびT7の経路で入力コンデンサC0を充
電し、トランジスタT4のベース電位をトランジスタT
3のベース電位とほぼ等しくなる点まで充電する。
【0004】電源投入後、安定した状態では、入力コン
デンサC0にはバーストゲートパルスの期間外にトラン
ジスタT1のベース電流によって放電された電荷に相当
する電荷が、トランジスタT7によってバーストゲート
パルス期間に集中的に補充され、この直流再生回路1は
安定的に動作する。
【0005】
【発明が解決しようとする課題】この従来の直流再生回
路1においては、トランジスタT7のベース電流が直流
再生レベルに大きく影響する。他方、トランジスタT7
のベース電流はそれを決定する電流増幅率がIC製造時
に生じる誤差によって100〜400と変動する。この
ため、入力コンデンサC0の充電量が一定せず、トラン
ジスタT1のベース電流が安定しない。したがって、差
動対を構成するトランジスタT3およびT4間にオフセ
ットが生じ、クランプレベルのずれが発生してしまう。
このことは、数ミリボルト〜数十ミリボルトのクランプ
レベルの変動がその性能に影響を与えるようなシステム
においては大きな問題となってしまう。
【0006】それゆえに、この発明の主たる目的は、ベ
ース電流を安定化できる、ベース電流安定化回路を提供
することである。
【0007】
【課題を解決するための手段】この発明は、第1および
第2のトランジスタで構成される差動対、第1および第
2のトランジスタのベースに個別に接続される第3およ
び第4のトランジスタを含む第1および第2のバッファ
アンプ、第3および第4のトランジスタの一方のベース
に接続されるインピーダンス素子、第3および第4のト
ランジスタの他方のベースにインピーダンス素子の電圧
降下に相当する電圧を印加する電圧印加手段、および差
動対の出力を第1のバッファアンプの電流源に負帰還す
る第1の負帰還手段を備える、ベース電流安定化回路で
ある。
【0008】
【作用】インピーダンス素子には第3のトランジスタの
ベース電流が流れる。したがって、インピーダンス素子
には電圧降下が発生し、この電圧降下が電圧印加手段の
電圧に対して小さい場合には第1のトランジスタと差動
対を構成する第2のトランジスタにより多くの電流が流
れ、第1の負帰還手段の電流が増加することになる。し
たがって、第3のトランジスタのベース電流が増加し電
圧降下が大きくなって、それが電圧印加手段の電圧とほ
ぼ等しくなった時点で安定する。つまり、第3のトラン
ジスタのベース電流は電圧印加手段とインピーダンス素
子との値で決定され、電流増幅率に影響されない。この
ような、第3のトランジスタのベース電流がたとえばカ
レントミラー回路を介してたとえば図2に示すような直
流再生回路に与えられる。ただし、このベース電流安定
化回路は直流再生回路以外の回路にも付加することがで
きる。
【0009】
【発明の効果】この発明によれば、ベース電流が安定化
するので、それが付加された回路において、たとえばI
C製造時の電流増幅率のばらつきを抑制できる。この発
明の上述の目的,その他の目的,特徴および利点は、図
面を参照して行う以下の実施例の詳細な説明から一層明
らかとなろう。
【0010】
【実施例】図1を参照して、この実施例の直流再生回路
10は、従来の直流再生回路1にベース電流安定化回路
12を接続したものである。従来の直流再生回路1の動
作は先に述べた直流再生回路1とほぼ同様であるのでこ
こではその説明を省略する。
【0011】ベース電流安定化回路12はPNP型トラ
ンジスタT10およびT11からなる差動対14を含
む。トランジスタT10のベースはバッファアンプとし
て動作するNPN型トランジスタT12のエミッタに接
続される。また、トランジスタT11のベースはこれも
バッファアンプとして動作するNPN型トランジスタT
13のエミッタに接続される。そして、トランジスタT
12およびT13のベース間は抵抗R1および定電圧源
B1を介して接続される。トランジスタT13のベース
には定電圧源B2がさらに接続される。トランジスタT
13のエミッタはNPN型トランジスタT14のコレク
タに接続され、トランジスタT12のエミッタはNPN
型トランジスタT15のコレクタに接続されている。そ
して、トランジスタT15はそのベースがトランジスタ
T14およびNPN型トランジスタT16に接続されて
おり、トランジスタT15およびT16はカレントミラ
ー回路を構成する。
【0012】動作において、抵抗R1には定電圧源B1
およびB2を介してトランジスタT12のベース電流が
流れる。したがって、抵抗R1には電圧降下ΔVが発生
し、トランジスタT12のベースには(B1+B2−Δ
V)に相当する電圧が供給される。トランジスタT12
のエミッタの電位は差動対14すなわち、トランジスタ
T10およびT11を経てトランジスタT11のコレク
タに同位相で現れる。トランジスタT11のコレクタ電
位がトランジスタT15によって反転され、それがトラ
ンジスタT12のエミッタに与えられる。また、トラン
ジスタT11のコレクタ電位がトランジスタT14で反
転されトランジスタT13のエミッタに供給される。
【0013】したがって、ΔVがB1に対して小さい場
合には、トランジスタT10と差動対16を構成するト
ランジスタT11により多くの電流が流れ、トランジス
タT15の電流が増加する。したがって、トランジスタ
T12のベース電流が増加し、かつΔVが大きくなり、
ΔVがB1とほぼ等しくなった時点で安定することにな
る。
【0014】したがって、ベース電流安定化回路12で
は、トランジスタT12のベース電流は数1に示す式で
求められる。
【0015】
【数1】IB1≒B1/R1 IB1:トランジス
タT12のベース電流 このように、トランジスタT12のベース電流は電流増
幅率に依存しない。したがって、トランジスタT12と
トランジスタT15およびT16からなるカレントミラ
ー回路を介して接続された直流再生回路12の初段のト
ランジスタT17のベース電流も一定となる。したがっ
て、トランジスタT17のベース電流は電流増幅率に依
存せず、クランプレベルも変動しない。
【0016】なお、図1ではベース電流安定化回路14
を直流再生回路12に付加した実施例を示した。しかし
ながら、この発明のベース電流安定化回路は他の任意の
回路に付加することができることはもちろんである。
【図面の簡単な説明】
【図1】この発明の一実施例を示す回路図である。
【図2】従来技術を示す回路図である。
【符号の説明】
1,10 …直流再生回路 12 …ベース電流安定化回路 14 …差動対

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】第1および第2のトランジスタで構成され
    る差動対、 前記第1および第2のトランジスタのベースに個別に接
    続される第3および第4のトランジスタを含む第1およ
    び第2のバッファアンプ、 前記第3および第4のトランジスタの一方のベースに接
    続されるインピーダンス素子、 前記第3および第4のトランジスタの他方のベースに前
    記インピーダンス素子の電圧降下に相当する電圧を印加
    する電圧印加手段、および前記差動対の出力を前記第1
    のバッファアンプの電流源に負帰還する第1の負帰還手
    段を備える、ベース電流安定化回路。
  2. 【請求項2】前記差動対の出力を前記第2のバッファア
    ンプの電流源に負帰還する第2の負帰還手段を備える、
    請求項1記載のベース電流安定化回路。
JP4043861A 1992-02-28 1992-02-28 ベース電流安定化回路 Expired - Fee Related JP2731070B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4043861A JP2731070B2 (ja) 1992-02-28 1992-02-28 ベース電流安定化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4043861A JP2731070B2 (ja) 1992-02-28 1992-02-28 ベース電流安定化回路

Publications (2)

Publication Number Publication Date
JPH05244457A JPH05244457A (ja) 1993-09-21
JP2731070B2 true JP2731070B2 (ja) 1998-03-25

Family

ID=12675484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4043861A Expired - Fee Related JP2731070B2 (ja) 1992-02-28 1992-02-28 ベース電流安定化回路

Country Status (1)

Country Link
JP (1) JP2731070B2 (ja)

Also Published As

Publication number Publication date
JPH05244457A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
JPH03259611A (ja) アクティブ・フィルタ
JPH09260974A (ja) 増幅回路
JP2003318656A (ja) ショック音防止回路
JPH1070419A (ja) 増幅回路
JPH11161355A (ja) バンドギャップ式基準電圧源およびその作動方法
JP2731070B2 (ja) ベース電流安定化回路
JP2000091857A (ja) オペアンプ及びそれを用いたボルテージフォロワ回路
JP2982326B2 (ja) 直流帰還増幅器
JP2623954B2 (ja) 利得可変増幅器
JP2698266B2 (ja) ホールド回路
JPH0514767A (ja) クランプ回路
JP2004110593A (ja) 定電流源回路及びこれを使用するアクティブフィルタ
JPH0750534A (ja) 自動利得制御増幅器用チャージポンプ回路
JP2739953B2 (ja) ビデオ信号クランプ装置
JP3744780B2 (ja) 発振回路
JP3123581B2 (ja) 高速複合反転増幅器
JP2723703B2 (ja) 演算回路
JPH0514063A (ja) シヨツク音防止回路
JPH053929B2 (ja)
JPS6314517Y2 (ja)
JPS62111508A (ja) 演算増幅器
JPH0252884B2 (ja)
JP3088138B2 (ja) 検波回路
JPH0216611A (ja) 定電圧電源回路
JPH0720967Y2 (ja) グランドアイソレーション回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees